
Université Côte d'Azur
EUR DS4H – Master 2 ESTel
SMUEL302 – Architecture multicores

Étude de la consommation sur FPGA

TP1 Opérateurs et traitement d'image

Maxime Barbe

2 novembre 2026



Plateforme : Terasic DE10-Nano, Cyclone V 5CSEBA6U23I7.
Outils : Quartus Prime Lite 17.1, Power Analyzer, description VHDL/Verilog.

1 Objectif et méthode

Le TP étudie la relation entre architecture, débit et consommation. L'exercice 1 compare des opérateurs 32 bits, le pipeline et le parallélisme. L'exercice 2 applique ces principes à un filtre vidéo. L'exercice 3 réalise une chaîne complète sur FPGA et mesure son alimentation [1].

1.1 Puissance, énergie et périmètre

La puissance du circuit comprend une contribution statique et une contribution dynamique. La première subsiste sans commutations utiles ; la seconde dépend notamment de l'activité, de la capacité commutée, de la tension et de la fréquence. L'énergie se calcule sur une durée :

$$P = P_{\text{stat}} + P_{\text{dyn}}, \qquad E = \int_0^T P(t)\,dt \simeq \overline{P}\,T.$$

Pour N opérations valides terminées pendant la fenêtre T :

$$E_{\text{op}} = \frac{\overline{P}T}{N} = \frac{\overline{P}}{R_{\text{op}}}.$$

Pour une chaîne vidéo continue de débit r images/s, $E_{\text{image}} \simeq \overline{P}/r$. Cette normalisation est indispensable : une architecture plus puissante peut néanmoins consommer moins d'énergie par résultat si elle termine davantage de travail.

Le Power Analyzer estime une puissance du composant selon son modèle et l'activité fournie. Le testeur d'alimentation de l'exercice 3 inclut la carte et les pertes en aval de son point de mesure. Ces deux périmètres ne sont pas directement comparables.

1.2 Conditions d'une comparaison équitable

Il faut conserver le composant, les contraintes, les conditions électriques et thermiques, une distribution d'entrées comparable et une fenêtre d'activité documentée. Le nombre d'opérations réellement terminées doit être compté après remplissage du pipeline. Le support du TP rappelle l'importance des stimuli et de l'import d'un fichier d'activité VCD dans Power Analyzer [2, diapositives 5–11].

2 Exercice 1 Opérateurs pipeline et parallélisme

2.1 Conditions d'analyse

Les opérateurs sont implantés sur le Cyclone V 5CSEBA6U23I7 avec Quartus Prime Lite 17.1. La consommation est estimée avec Power Analyzer en mode *Vectorless*. L'indice de confiance *Low* reflète l'absence d'activité de simulation représentative. Les valeurs de puissance sont donc des estimations du composant et ne constituent pas des mesures sur carte. Les valeurs de cet exercice ont été obtenues à l'aide de commandes exécutées dans le terminal, l'extraction à partir des fichiers de formes d'onde n'ayant pas pu être réalisée. Aucune activité issue de ces fichiers n'est donc revendiquée pour les estimations présentées.

2.2 Addition entière signée 32 bits

L'IP `LPM_ADD_SUB` réalise une addition signée sur 32 bits. Trois configurations sont étudiées : pipeline 1, 2 et 4.

Pipeline	f (MHz)	P_{tot} (mW)	$P_{dyn,core}$	$P_{stat,core}$	E/S*
1	100,00	441,43	1,15	412,36	27,92
2	337,27	490,76	5,52	412,77	72,47
4	210,70	476,23	3,91	412,65	59,67

*E/S en mW, calculées par différence $P_{tot} - P_{dyn,core} - P_{stat,core}$; la fréquence de 100 MHz est une fréquence d'étude : TimeQuest n'y donnait pas de Fmax exploitable. TimeQuest donne respectivement 337,27 et 210,70 MHz pour les pipelines 2 et 4.

2.3 Énergie par opération : calcul sous hypothèse de débit

Pour un résultat valide par cycle en régime établi, $E_{op} = P/f$. La fenêtre de 1000 opérations est une fenêtre de calcul théorique, et non une séquence dont l'activité aurait été mesurée. En excluant le remplissage du pipeline, $T = N/f$ donne respectivement 10,00, 2,965 et 4,746 μs pour les trois fréquences. Les énergies suivantes sont des estimations normalisées sous cette hypothèse de débit :

Pipeline	E_{tot} (nJ/op)	$E_{dyn,core}$ (pJ/op)	L/f nominal (ns)
1	4,414	11,50	10,00
2	1,455	16,37	5,93
4	2,260	18,56	18,98

Les latences L/f supposent que la profondeur demandée est effectivement réalisée. Parmi ces points estimés, le pipeline 2 minimise l'énergie totale normalisée. Le pipeline 4 n'atteint pas une fréquence supérieure au pipeline 2 : la profondeur seule ne garantit pas une progression de Fmax après placement-routage. Les fréquences différentes empêchent d'attribuer toute variation de puissance au seul pipeline.

2.4 Addition flottante 32 bits

L'IP `ALTFP_ADD_SUB` utilise un exposant de 8 bits, une mantisse de 23 bits, un pipeline de 14 et l'arrondi *To Nearest*. La fréquence maximale retenue est 183,82 MHz. Deux fréquences sont comparées :

f (MHz)	P_{tot} (mW)	$P_{dyn,core}$ (mW)	E_{tot} (nJ/op)	$E_{dyn,core}$ (pJ/op)
100,00	448,09	8,97	4,481	89,70
183,82	467,32	16,48	2,542	89,65

À 183,82 MHz, la puissance statique du cœur est 412,61 mW ; le poste E/S déduit vaut 38,23 mW. La fréquence est multipliée par 1,8382 et la puissance dynamique par environ 1,8372. Cette évolution est compatible avec $P_{dyn} \simeq \alpha C V^2 f$ à activité et tension comparables. L'énergie dynamique normalisée reste presque constante, tandis que le coût statique par opération baisse si le débit augmente.

L'énergie dynamique flottante, environ 89,65 pJ/op, dépasse les 11,50 à 18,56 pJ/op des additions entières étudiées. Le traitement des exposants, l'alignement, la normalisation et l'arrondi ajoutent de la logique. Cette comparaison reste liée aux architectures et au modèle d'activité retenus.

2.5 Multiplication signée 32×32 vers 64 bits

Les trois variantes `LPM_MULT` utilisent trois DSP. Les ressources et puissances obtenues sont :

Pipeline	ALM	Reg.	DSP	P_{tot}	$P_{dyn,core}$	$P_{stat,core}$	E/S
1	24	0	3	532,58	8,23	413,13	111,22
2	24	0	3	530,84	6,50	413,11	111,22
4	46	161	3	532,81	8,72	413,13	110,96

Toutes les puissances sont en mW. Les trois postes retrouvent le total annoncé aux arrondis d'affichage près ; pour le pipeline 2, leur somme vaut 530,83 mW contre 530,84 mW annoncés, soit un écart de 0,01 mW. Le pipeline 4 ajoute des ressources, tandis que le pipeline 2 a la puissance dynamique estimée la plus faible. Les fréquences des variantes 2 et 4 ne sont pas indiquées dans cette analyse : on n'en déduit pas un classement énergétique par opération.

Le rapport du pipeline 1 indique 100 MHz. Le Fitter annonce zéro registre pour les variantes 1 et 2. Ce compteur doit être interprété en tenant compte des registres éventuellement intégrés aux blocs DSP : il ne suffit pas à conclure que la latence est nulle. La latence effective doit être vérifiée dans l'implantation ou en simulation.

2.6 Portée des résultats obtenus

Les valeurs numériques ci-dessus sont des estimations Vectorless : aucune activité provenant des fichiers de formes d'onde n'a été importée. Elles permettent de comparer les configurations documentées sous leurs hypothèses de débit, mais pas d'établir une mesure expérimentale du coût énergétique de chaque opération. La comparaison chiffrée à plusieurs voies et la multiplication sans DSP ne figurent pas parmi les essais retrouvés. Leur analyse ci-après est donc théorique.

2.7 Parallélisme et énergie par opération

Le pipeline réduit la longueur du chemin combinatoire entre registres et permet éventuellement d'augmenter la fréquence. Le parallélisme consiste à utiliser plusieurs opérateurs qui travaillent simultanément. Avec w voies indépendantes, une fréquence f et un résultat utile par voie et par cycle, le débit en régime établi est :

$$R_w = wf, \qquad E_{op,w} = \frac{P_w}{wf}.$$

Le nombre de voies multiplie donc le débit idéal, mais pas nécessairement la puissance dans les mêmes proportions. Un modèle simplifié distingue une puissance fixe de plateforme et une contribution par voie :

$$P_w = P_{fixe} + wP_{voie} + P_{partage}(w), \qquad E_{op,w} = \frac{P_{fixe}}{wf} + \frac{P_{voie}}{f} + \frac{P_{partage}(w)}{wf}.$$

Le terme $P_{partage}$ regroupe notamment les surcoûts d'horloge, d'interconnexion et d'interface. Le terme fixe par opération diminue quand w augmente, à condition d'alimenter réellement toutes les voies. En revanche, les entrées/sorties, le routage ou une baisse de fréquence maximale peuvent limiter ce bénéfice.

Voies	Débit idéal à 100 MHz	Énergie par opération	Nature
1	100 Mop/s	$P_1/10^8$	Relation de calcul
2	200 Mop/s	$P_2/(2 \times 10^8)$	Relation de calcul
4	400 Mop/s	$P_4/(4 \times 10^8)$	Relation de calcul

Les puissances P_2 et P_4 ne sont pas remplacées par des nombres : elles doivent correspondre à leurs propres compilations et activités. Une simple multiplication de la puissance du circuit à une voie ferait notamment compter plusieurs fois sa part fixe.

À fréquence identique, deux voies améliorent l'énergie par résultat si $P_2 < 2P_1$; quatre voies l'améliorent si $P_4 < 4P_1$. Pour une comparaison à fréquences différentes, le critère devient $P_w/(wf_w) < P_1/f_1$. Ces conditions répondent à l'évolution attendue, sans attribuer un gain mesuré à une configuration non caractérisée.

2.8 Comparaison entre blocs DSP et éléments logiques

Les trois multiplieurs chiffrés utilisent chacun trois DSP. Ils illustrent une variation de pipeline, et non deux technologies d'implantation. Le paramètre `USE_EAB=OFF` du schéma ne démontre pas que les DSP sont désactivés.

Une multiplication en DSP utilise les blocs arithmétiques dédiés ; une multiplication en éléments logiques construit le produit à partir des ressources logiques et du routage. Les critères à comparer sont la puissance totale, la puissance dynamique, les ALM, les DSP, la fréquence atteinte et l'énergie par résultat à débit comparable. Une préférence énergétique universelle ne peut pas être déduite de la seule nature du bloc : elle dépend du placement, de l'activité et de la fréquence.

La comparaison doit conserver deux entrées signées de 32 bits et une sortie de 64 bits. Pour la variante logique, le rapport Fitter doit confirmer l'absence de DSP. La latence effective doit être contrôlée, y compris les registres internes aux DSP, car le compteur de registres logiques n'en donne pas à lui seul une description complète.

2.9 Schéma Quartus des opérateurs entiers

La figure 1 montre le câblage des deux opérateurs à partir des mêmes entrées `A0` et `B0`, sur 32 bits, et d'une horloge commune `clk`. Les deux blocs utilisent une représentation signée et le paramètre `LPM_PIPELINE` est réglé à 1.




FIGURE 1 – Schéma Quartus d'un multiplieur signé 32×32 vers 64 bits (`LPM_MULT`) et d'un additionneur signé 32 bits (`LPM_ADD_SUB`, opération `ADD`), avec pipeline réglé à 1.

Le produit est envoyé vers `OUT1[0..63]`, tandis que la somme est envoyée vers `BOUT1[0..31]`. La somme est conservée sur 32 bits ; un éventuel dépassement de capacité ne fournit pas de bit supplémentaire sur cette sortie.

Cette capture illustre le câblage ; elle ne documente pas à elle seule la configuration utilisée pour chaque ligne des tableaux de puissance. Les deux opérateurs sont présents simultanément dans ce schéma. Une estimation de puissance du projet complet inclurait leurs deux contributions et les ressources partagées. Pour comparer séparément addition et multiplication, les résultats de Power Analyzer doivent correspondre à chaque configuration isolée ou à un périmètre hiérarchique explicitement identifié. Le réglage de pipeline visible ne constitue pas, à lui seul, une vérification de la latence après synthèse.

3 Exercice 2 Architecture du filtre vidéo

3.1 Noyau et dimensionnement

Le filtre proposé par l'énoncé [1] utilise le masque :

$$H = \frac{1}{10}\begin{bmatrix} 1 & 1 & 1 \\ 1 & 2 & 1 \\ 1 & 1 & 1 \end{bmatrix}.$$

Pour chaque composante, la sortie est la somme pondérée des neuf pixels, divisée par 10. Les coefficients sont positifs et leur somme vaut 10 : le filtre réalise un lissage tout en préservant une région uniforme. Sur des entrées 8 bits :

$$0 \leq S \leq 10 \times 255 = 2550.$$

Une somme non signée de 12 bits suffit. Le fichier `filtre_video.vhd` étend les entrées à 12 bits avant addition ; la multiplication centrale par 2 est un décalage. La division entière par 10 tronque la partie fractionnaire et la sortie reste dans $[0, 255]$.

3.2 IP isolée et chaîne complète

La version `filtre_video.vhd` du dépôt est combinatoire : neuf pixels 8 bits entrent en parallèle et une valeur filtrée en sort. Elle ne fournit ni voisinage mémoire ni synchronisation vidéo. Son temps de propagation doit être relevé après synthèse et placement-routage ; aucune valeur mesurée de ce délai n'a été retrouvée.

L'intégration de l'exercice 3 reconstruit le voisinage par deux buffers de ligne de 420 pixels et des registres horizontaux. Pour du RGB 24 bits, les buffers représentent logiquement :

$$2 \times 420 \times 24 = 20\,160 \text{ bits.}$$

Le flux utilise les pixels courants et précédents. Le centre du masque est donc situé en $(x-1, y-1)$ pour une sortie affichée en (x, y). Les deux premières lignes et colonnes conservent le pixel initial. Ce choix évite de lire un pixel futur et doit être pris en compte pour comparer les images.

ROM image RGB $\longrightarrow$ buffers de ligne et registres
$\longrightarrow$ somme pondérée par canal $\longrightarrow$ division entière par 10
$\longrightarrow$ sorties RGB et synchronisations HDMI alignées

3.3 Débit et énergie

La chaîne intégrée traite jusqu'à un pixel par cycle de l'horloge vidéo dans la zone image. La lecture ROM prend un cycle ; le calcul et l'enregistrement des sorties en ajoutent un autre. Ce retard de chemin de données ne représente pas la latence complète depuis le premier pixel d'une image jusqu'au premier voisinage filtrable.

Le temps nécessaire pour disposer du premier voisinage comprend au moins deux lignes et deux colonnes. Dans la trame utilisée, les lignes comportent 800 périodes, y compris les zones de suppression vidéo ; la construction du voisinage s'étale donc sur le calendrier vidéo, pas seulement sur les 420 pixels utiles d'une ligne.

La puissance estimée ci-dessous concerne une autre version, à sortie enregistrée. La mesure de la section suivante concerne toute la plateforme. Une comparaison énergétique selon le débit exige encore une activité représentative et des contraintes temporelles complètes.

3.4 Synthèse et consommation du filtre à sortie enregistrée

Le filtre est synthétisé dans le projet `TP1_EX02`. Le fichier `TP1_EX02.vhd` calcule la même somme pondérée, puis enregistre `somme/10` sur le front montant de `clk`. Il traite une composante 8 bits ; les neuf entrées totalisent 72 bits. Cette réalisation possède donc une sortie enregistrée, contrairement au fichier combinatoire du dépôt.

Power Analyzer / Fitter	Valeur
Puissance thermique totale estimée	**428,86 mW**
Puissance dynamique du cœur	1,24 mW
Puissance statique du cœur	412,26 mW
Puissance des E/S	15,36 mW
ALM	75
Registres	8
Blocs DSP / bits mémoire	0 / 0
Horloge déclarée	100 MHz (période 10 ns)

La somme des trois postes de puissance est bien $1{,}24 + 412{,}26 + 15{,}36 = 428{,}86$ mW. Le poste statique domine ce modèle du composant. Le total inclut les E/S : il ne représente pas uniquement la logique arithmétique du filtre, ni l'alimentation de toute la carte.

Activité et confiance. Le rapport classe l'estimation *Low : user provided insufficient toggle rate data.* Aucun signal ne reçoit d'activité issue de simulation. Cette estimation doit être interprétée avec les limites du modèle d'activité Vectorless.

Limite temporelle. Le fichier `SDC1.sdc` impose une période de 10 ns. Cependant, TimeQuest indique 72 ports d'entrée et 8 ports de sortie non contraints ; les rubriques Fmax et setup ne contiennent aucun chemin analysé (*No paths to report*). Les marges de largeur minimale d'impulsion ne donnent pas le délai critique du calcul. La période demandée ne permet donc pas d'affirmer que le filtre accepte réellement un résultat valide toutes les 10 ns.

Sous l'hypothèse d'un résultat par cycle validé, l'énergie se calcule avec $E_{\text{résultat}} = P/f$ et $E_N = NP/f$. Ces expressions exigent un débit établi et une puissance correspondant à son activité ; les rapports retrouvés ne suffisent pas à établir ces deux conditions.

3.5 Débit demandé et coût par image du filtre isolé

Pour une image de $N = M \times H$ pixels, un traitement monochrome à un résultat par cycle nécessite idéalement N cycles utiles par image, après disponibilité des voisinages. En négligeant le remplissage et les interruptions :

$$T_{image} = \frac{N}{f}, \qquad r_{max} = \frac{f}{N}, \qquad E_{image} = P\frac{N}{f}.$$

La latence d'un résultat et l'intervalle entre résultats sont deux grandeurs différentes : ajouter des étages peut augmenter la première tout en conservant un intervalle d'un cycle.

Pour l'image 420×280, on obtient $N = 117\,600$. Les fréquences minimales de calcul utile suivantes sont des exigences de débit, pas des fréquences validées par TimeQuest :

Débit souhaité	Fréquence utile minimale Nr	Durée d'une image $1/r$
30 images/s	3,528 MHz	33,33 ms
60 images/s	7,056 MHz	16,67 ms
100 images/s	11,760 MHz	10,00 ms

Ces chiffres décrivent une IP isolée recevant un pixel utile à chaque cycle. La chaîne HDMI possède un calendrier différent : pour une trame de 800×525, 60 images/s demanderaient 25,2 MHz, car les périodes hors image font aussi partie du balayage.

À titre de normalisation conditionnelle, si le filtre enregistré atteignait effectivement un résultat par cycle à 100 MHz et si sa puissance de 428,86 mW correspondait à cette activité, alors :

$$T_{image} = 1{,}176 \text{ ms}, \qquad E_{image} = 0{,}42886 \times 0{,}001176 \simeq 0{,}5043 \text{ mJ}.$$

Ce résultat n'est pas une énergie mesurée du filtre : la fréquence de fonctionnement n'est pas validée avec les contraintes d'interface et l'activité reste Vectorless. Il concerne une composante 8 bits, et non les trois canaux RGB ni l'ensemble de la plateforme.

3.6 Évolution attendue avec le débit

Dans un modèle où l'activité et la tension restent comparables, la puissance dynamique évolue approximativement avec la fréquence. Si le débit utile est proportionnel à f, une représentation simplifiée est :

$$P(r) \simeq P_{fixe} + kr, \qquad E_{image}(r) \simeq \frac{P_{fixe}}{r} + k.$$

La part fixe par image diminue lorsque le débit augmente. Cette évolution suppose un fonctionnement continu avec toutes les images effectivement traitées ; elle ne prédit pas les gains d'un arrêt d'horloge ou d'une mise en veille entre images. Le seul point Power Analyzer disponible ne permet pas de mesurer une courbe $P(r)$ ni d'en identifier fiablement les coefficients.

3.7 Implémentation du filtre sous Quartus

La figure 2 présente les neuf entrées du filtre, le calcul de la somme pondérée et le registre de sortie commandé par `clk`.




FIGURE 2 – Description VHDL du filtre à sortie enregistrée dans Quartus Prime Lite 17.1.

La figure 3 montre le panneau *Datasheet Report – Setup Times* de TimeQuest. Ces temps de setup aux ports ne constituent pas une mesure du délai critique complet du filtre ; leur interprétation dépend des contraintes d'interface.




FIGURE 3 – Consultation des temps de setup aux ports du projet TP1_EXO2 dans TimeQuest.

4 Exercice 3 Réalisation sur DE10 Nano

4.1 Chaîne matérielle

La réalisation s'appuie sur le FPGA Cyclone V 5CSEBA6U23I7 et le transmetteur HDMI ADV7513. L'image du lapin contient $420 \times 280 = 117\,600$ pixels RGB 24 bits stockés en ROM. Son adresse est $a = x + 420y$; 17 bits permettent d'adresser la totalité de l'image.

Fichier	Fonction
`HDMI_image_student.vhd`	Entité supérieure, démarrage et raccordement des blocs.
`affichage_image_filtre.vhd`	Balayage, buffers, filtre et sorties vidéo.
`vga_rom3.vhd` et `brom24b.mif`	Lecture de la ROM de l'image.
`I2C.vhd`, `i2c_hdmi_config.vhd`	Écriture des registres du transmetteur HDMI.
`affichage.qsf`, `affichage.sdc`	Configuration Quartus et contraintes.

4.2 Calendrier vidéo

L'horloge de 50 MHz est divisée par deux dans le code, donnant une horloge pixel nominale de 25 MHz. Les compteurs parcourent 800×525 positions pour une zone active 640×480. L'image occupe 420×280 positions ; le reste de la zone active est noir.

$$r = \frac{25\,000\,000}{800 \times 525} = 59{,}5238 \text{ images/s}, \qquad T_{\text{trame}} = 16{,}8 \text{ ms}.$$

Ce débit vient du code et de l'horloge nominale. Il n'a pas été mesuré par un instrument. Les coordonnées et les synchronisations sont retardées pour accompagner les deux étages du chemin de données.

4.3 Compilation et validation

Le fichier de provenance du bitstream mentionne une compilation Quartus Lite 17.1 du 19 octobre 2026, sans erreur et avec huit avertissements :


Ressource ou marge contrainte	Résultat
ALM	543 / 41 910
Blocs RAM	351 / 553
Bits mémoire	2 842 560 / 5 662 720
Blocs DSP	1 / 112
Marge setup minimale analysée	+5,925 ns
Marge hold minimale analysée	+0,113 ns

Les délais externes de deux entrées et trente sorties ne sont pas entièrement contraints. Les marges internes positives ne constituent donc pas une validation temporelle complète des interfaces.

Les bancs vidéo, I2C et démarrage vérifient respectivement les pixels et les synchronisations, la configuration du transmetteur et la séquence de réinitialisation. Leur réussite est consignée dans le dépôt. Les photos attestent l'affichage, mais ne vérifient pas chaque pixel filtré.

4.4 Observation sur carte

SW0 sur ON libère le reset : le lapin apparaît à l'écran. SW0 sur OFF maintient le circuit en réinitialisation : l'écran est noir. Ces états ont été confirmés lors du travail sur la carte, le 19 octobre.



SW0 ON : image affichée.



SW0 OFF : écran noir.

4.5 Montage et relevés de puissance

Le montage déclaré est : **port USB du PC → testeur RUI DENG UM25C → entrée DC 5 V de la DE10-Nano**. Le testeur observe l'entrée d'alimentation de la plateforme, avec les pertes du câble situé en aval. Il n'isole pas le FPGA, le filtre ou le transmetteur HDMI.

Photographie	Niveau observé	U (V)	I (A)	UI (W)
IMG_0568	Haut	4,997	0,6293	3,144612
IMG_0566	Bas	4,996	0,6240	3,117504
IMG_0572	Haut	5,004	0,6301	3,153020
IMG_0573	Bas	5,005	0,6238	3,122119

Les puissances sont recalculées à partir des valeurs de tension et de courant lisibles sur les photos. La précision d'affichage du testeur ne constitue pas une incertitude métrologique ; les décimales des produits sont conservées pour rendre le calcul reproductible.

4.6 Courant retenu et énergie par image

Le courant retenu pour la plateforme est d'environ **0,6 A**, valeur validée par l'enseignante. Les relevés du tableau montrent les niveaux haut et bas de la consommation autour de ce niveau de fonctionnement. Ils ne constituent pas une mesure séparée de la consommation du filtre.

Avec une alimentation nominale de 5 V, la puissance correspondante est :

$$P_{\text{nom}} \simeq U_{\text{nom}} I_{\text{retenu}} = 5 \times 0{,}6 = 3 \text{ W}.$$

L'énergie par trame au débit nominal vaut donc :

$$\boxed{E_{\text{image}} \simeq \frac{3}{59{,}5238} = 0{,}0504 \text{ J/image} \approx 50 \text{ mJ/image}.}$$

5 Discussion et conclusion

5.1 Interprétation des niveaux haut et bas

Le calcul nominal donne 50,4 mJ, mais le résultat est présenté comme environ 50 mJ par trame, car le courant de référence de 0,6 A est arrondi. Les photographies donnent des instantanés plus précis, entre 0,6238 et 0,6301 A, pour des puissances calculées entre 3,1175 et 3,1530 W. Leur moyenne arithmétique n'est pas une moyenne temporelle sur une campagne instrumentée.

L'observation principale est une consommation globale de l'ordre de 0,6 A, avec un niveau haut et un niveau bas visibles sur le testeur. Cette lecture est celle retenue après validation par l'enseignante. Les états ON et OFF de SW0 décrivent séparément l'affichage et la réinitialisation ; ils ne suffisent pas à attribuer une différence de puissance au seul traitement d'image.

Les quatre instantanés ne permettent ni d'isoler l'énergie du filtre ni d'établir une incertitude statistique robuste sur les fluctuations. La grandeur caractérisée reste l'alimentation de la plateforme, comprenant les pertes du câble en aval du testeur. Aucun gain énergétique propre au filtre n'est déduit de la différence entre les niveaux haut et bas.



IMG_0572 : niveau haut, 5,004 V et 0,6301 A.



IMG_0573 : niveau bas, 5,005 V et 0,6238 A.

5.2 Conclusion

La chaîne réalisée stocke une image en ROM, construit un voisinage 3×3, effectue un lissage RGB et génère une sortie HDMI. L'affichage sur carte est documenté. Le courant retenu et validé par l'enseignante est d'environ **0,6 A**. Sous 5 V, il correspond à une puissance nominale d'environ **3 W**, soit un ordre de grandeur de **50 mJ par trame** à 59,52 images/s. Les niveaux haut et bas observés décrivent les variations autour de ce courant ; ils ne mesurent pas isolément la consommation du filtre.

Ce résultat valide une première caractérisation de la plateforme. Le filtre enregistré dispose aussi d'une estimation Quartus de 428,86 mW, à faible confiance. L'étude des opérateurs montre l'intérêt du pipeline 2 pour l'énergie totale normalisée de l'addition entière. Les résultats restent conditionnés par le modèle d'activité, le débit effectivement validé et le périmètre de mesure.

Une intelligence artificielle a été utilisée comme aide à la rédaction et à la reformulation de ce rapport.

6 Bilan des réponses et reproduction des calculs

Question	Résultat et statut
1.1 Addition entière et flottante	Puissances estimées documentées et énergies normalisées ; activité Vectorless et hypothèse d'un résultat par cycle.
1.2 Parallélisme	Modèle de débit et conditions de réduction de l'énergie ; aucune puissance à plusieurs voies mesurée.
1.3 DSP et éléments logiques	Trois variantes DSP chiffrées ; comparaison technologique explicitée, sans essai logique chiffré.
2 Filtre vidéo	Masque, architecture, ressources et puissance estimée ; calculs conditionnels du débit et de l'énergie, délai critique non validé.
3 Plateforme FPGA	Affichage et photographies, courant retenu d'environ 0,6 A, puissance nominale d'environ 3 W et énergie d'environ 50 mJ par trame.

6.1 Méthode de calcul vérifiable

Les tableaux CSV associés distinguent les valeurs reprises des rapports et les résultats calculés. Le script `scripts/calculs.py` reproduit les divisions P/f, les produits UI, les moyennes des niveaux observés et le calcul nominal de l'énergie par trame. Il ne lance pas de nouvelle estimation Power Analyzer et ne reconstitue aucune activité manquante.

Pour les estimations Quartus, l'utilisation du terminal sert à lancer les outils et à lire leurs rapports ; elle ne remplace pas le fichier d'activité de simulation. La commande suivante est un exemple de compilation du projet existant, à exécuter depuis son dossier :

```
quartus_sh --flow compile affichage
```

Le projet, les paramètres de l'IP, les contraintes, l'activité importée et le périmètre de puissance doivent accompagner chaque comparaison. Une compilation réussie, une fréquence demandée et une fréquence effectivement validée ne sont pas des preuves équivalentes.

Sources et traçabilité

1. C. Belleudy, *TP1 : Étude de la consommation d'un core*, énoncé SMUEL302, fichier `docs/TP1_M2_2026.pdf`, une page.
2. C. Belleudy, complément au TP1, fichier `TP1_M2_2026-2.pdf`, notamment diapositives 5–11, 14–20, 34–43.
3. Validation du courant de référence : environ 0,6 A, valeur confirmée par Maxime après validation par l'enseignante.
4. Projet TP1_ARCHI, dossier `github_DE10_Nano` : sources classées dans `exo1`, `exo2` et `exo3`, fichier `exo3/bitstream/build-info.txt`, photos et `exo3/resultat/mesures.csv`.
5. Projet local `M2_TP1_Archi/TP1/output_files` : rapports `TP1.pow.rpt`, `TP1.pow.summary` et `TP1.fit.summary`, datés du 29 septembre 2026.
6. Projet `TP1_EXO2`, archive Quartus du 29 septembre 2026 récupérée dans le volume Docker : `TP1_EXO2.vhd`, `SDC1.sdc`, rapports `pow`, `fit` et `sta`, conservés sous `exo2/archive_quartus_2026-09-29/`.
7. Ancien projet Overleaf *M2 TP1 Archi*, lien du projet original : contenu de `main.tex` fourni par Maxime le 27 octobre, archivé sous `rapports/sources/main_overleaf_original.tex`. Les figures et le fichier `preamble.tex` de ce projet n'ont pas été fournis.

Calcul reproductible et niveaux observés

```
i_retenu = 0.6
u_nominal = 5.0
fps = 25_000_000 / (800 * 525)
p_nominale = u_nominal * i_retenu
e_frame = p_nominale / fps
p_haut = (4.997 * 0.6293 + 5.004 * 0.6301) / 2
p_bas = (4.996 * 0.6240 + 5.005 * 0.6238) / 2
```

Distinction des preuves

Nature	Ce qu'elle permet d'affirmer
Sources RTL	Architecture décrite, dimensions, noyau et calendrier nominal.
Rapports Quartus archivés	Résultats de la compilation documentée, avec ses contraintes et limites.
Photos de l'écran	Présence du lapin en ON et écran noir en OFF.
Photos du testeur	Valeurs instantanées de tension et de courant.
Calculs de ce rapport	Puissances par produit UI, moyennes des relevés et normalisation par le débit nominal.

Le projet de rapport conserve les images utilisées, les relevés bruts et les calculs reproductibles. Les sources RTL et projets Quartus complets sont disponibles dans le dépôt technique https://github.com/MaxBarbe/TP1-DE10-Nano-HDMI. Les séries de l'exercice 1 reprennent le rapport original archivé ; leur concordance numérique a été vérifiée, sans nouvelle exécution de Power Analyzer.