
Université Côte d'Azur
EUR DS4H – Master 2 ESTel
SMUEL302 – Architecture multicores

Étude de la consommation d'un core

TP1 – Opérateurs et traitement d'image sur FPGA

Maxime Barbe

27 octobre 2026



Plateforme : Terasic DE10-Nano, Cyclone V 5CSEBA6U23I7.
Outils : Quartus Prime Lite 17.1, Power Analyzer, description VHDL/Verilog.

1 Objectif et méthode

Le TP étudie la relation entre architecture, débit et consommation. L'exercice 1 compare des opérateurs 32 bits, le pipeline et le parallélisme. L'exercice 2 applique ces principes à un filtre vidéo. L'exercice 3 réalise une chaîne complète sur FPGA et mesure son alimentation [1].

1.1 Puissance, énergie et périmètre

Le cours distingue puissance statique et puissance dynamique [3, diapositives 8–9]. La première subsiste sans commutations utiles ; la seconde dépend notamment de l'activité, de la capacité commutée, de la tension et de la fréquence. L'énergie se calcule sur une durée :

$$P = P_{\text{stat}} + P_{\text{dyn}}, \qquad E = \int_0^T P(t)\,dt \simeq \overline{P}\,T.$$

Pour N opérations valides terminées pendant la fenêtre T :

$$E_{\text{op}} = \frac{\overline{P}T}{N} = \frac{\overline{P}}{R_{\text{op}}}.$$

Pour une chaîne vidéo continue de débit r images/s, $E_{\text{image}} \simeq \overline{P}/r$. Cette normalisation est indispensable : une architecture plus puissante peut néanmoins consommer moins d'énergie par résultat si elle termine davantage de travail.

Le Power Analyzer estime une puissance du composant selon son modèle et l'activité fournie. Le testeur d'alimentation de l'exercice 3 inclut la carte et les pertes en aval de son point de mesure. Ces deux périmètres ne sont pas directement comparables.

1.2 Conditions d'une comparaison équitable

Il faut conserver le composant, les contraintes, les conditions électriques et thermiques, une distribution d'entrées comparable et une fenêtre d'activité documentée. Le nombre d'opérations réellement terminées doit être compté après remplissage du pipeline. Le support du TP rappelle l'importance des stimuli et de l'import d'un fichier d'activité VCD dans Power Analyzer [2, diapositives 5–11].

2 Exercice 1 – Opérateurs, pipeline et parallélisme

2.1 Conditions d'analyse

Les opérateurs sont implantés sur le Cyclone V 5CSEBA6U23I7 avec Quartus Prime Lite 17.1. La consommation est estimée avec Power Analyzer en mode *Vectorless*. L'indice de confiance *Low* reflète l'absence d'activité de simulation représentative. Les valeurs de puissance sont donc des estimations du composant et ne constituent pas des mesures sur carte.

2.2 Addition entière signée 32 bits

L'IP `LPM_ADD_SUB` réalise une addition signée sur 32 bits. Trois configurations sont étudiées : pipeline 1, 2 et 4.

Pipeline	f (MHz)	P_{tot} (mW)	$P_{dyn,core}$	$P_{stat,core}$	E/S*
1	100,00	441,43	1,15	412,36	27,92
2	337,27	490,76	5,52	412,77	72,47
4	210,70	476,23	3,91	412,65	59,67

*E/S en mW, calculées par différence $P_{tot} - P_{dyn,core} - P_{stat,core}$; La fréquence de 100 MHz est une fréquence d'étude : TimeQuest n'y donnait pas de Fmax exploitable. TimeQuest donne respectivement 337,27 et 210,70 MHz pour les pipelines 2 et 4.

2.3 Énergie par opération : calcul sous hypothèse de débit

Pour un résultat valide par cycle en régime établi, $E_{op} = P/f$. Une fenêtre de 1000 opérations est considérée pour négliger le remplissage initial. Les énergies suivantes sont calculées sous cette hypothèse de débit :

Pipeline	E_{tot} (nJ/op)	$E_{dyn,core}$ (pJ/op)	L/f nominal (ns)
1	4,414	11,50	10,00
2	1,455	16,37	5,93
4	2,260	18,56	18,98

Les latences L/f supposent que la profondeur demandée est effectivement réalisée. Parmi ces points estimés, le pipeline 2 minimise l'énergie totale normalisée. Le pipeline 4 n'atteint pas une fréquence supérieure au pipeline 2 : la profondeur seule ne garantit pas une progression de Fmax après placement-routage. Les fréquences différentes empêchent d'attribuer toute variation de puissance au seul pipeline.

2.4 Addition flottante 32 bits

L'IP `ALTFP_ADD_SUB` utilise un exposant de 8 bits, une mantisse de 23 bits, un pipeline de 14 et l'arrondi *To Nearest*. La fréquence maximale retenue est 183,82 MHz. Deux fréquences sont comparées :

f (MHz)	P_{tot} (mW)	$P_{dyn,core}$ (mW)	E_{tot} (nJ/op)	$E_{dyn,core}$ (pJ/op)
100,00	448,09	8,97	4,481	89,70
183,82	467,32	16,48	2,542	89,65

À 183,82 MHz, la puissance statique du cœur est 412,61 mW ; le poste E/S déduit vaut 38,23 mW. La fréquence est multipliée par 1,8382 et la puissance dynamique par environ 1,8372. Cette évolution est compatible avec $P_{dyn} \simeq \alpha C V^2 f$ à activité et tension comparables. L'énergie dynamique normalisée reste presque constante, tandis que le coût statique par opération baisse si le débit augmente.

L'énergie dynamique flottante, environ 89,65 pJ/op, dépasse les 11,50 à 18,56 pJ/op des additions entières étudiées. Le traitement des exposants, l'alignement, la normalisation et l'arrondi ajoutent de la logique. Cette comparaison reste liée aux architectures et au modèle d'activité retenus.

2.5 Multiplication signée 32×32 vers 64 bits

Les trois variantes `LPM_MULT` utilisent trois DSP. Les ressources et puissances obtenues sont :

Pipeline	ALM	Reg.	DSP	P_{tot}	$P_{dyn,core}$	$P_{stat,core}$	E/S
1	24	0	3	532,58	8,23	413,13	111,22
2	24	0	3	530,84	6,50	413,11	111,22
4	46	161	3	532,81	8,72	413,13	110,96

Toutes les puissances sont en mW. Les trois postes se somment au total annoncé pour chaque ligne. Le pipeline 4 ajoute des ressources, tandis que le pipeline 2 a la puissance dynamique estimée la plus faible. Les fréquences des variantes 2 et 4 ne sont pas indiquées dans cette analyse : on n'en déduit pas un classement énergétique par opération.

Le rapport du pipeline 1 indique 100 MHz, mais zéro registre au Fitter malgré le paramètre pipeline 1. Le pipeline 2 comporte également zéro registre au Fitter : les latences effectives restent à vérifier. Le seul paramètre de l'IP ne prouve donc pas la profondeur du circuit final.

2.6 Limites et compléments nécessaires

Les estimations Vectorless doivent être complétées par une activité représentative pour renforcer la comparaison. Cette méthode ne garantit pas à elle seule des activités équivalentes. L'étude ne comprend pas de comparaison chiffrée à plusieurs voies ni de multiplication effectivement réalisée sans DSP.

3 Exercice 2 – Architecture du filtre vidéo

3.1 Noyau et dimensionnement

Le filtre proposé par l'énoncé [1] utilise le masque :

$$H = \frac{1}{10}\begin{bmatrix} 1 & 1 & 1 \\ 1 & 2 & 1 \\ 1 & 1 & 1 \end{bmatrix}.$$

Pour chaque composante, la sortie est la somme pondérée des neuf pixels, divisée par 10. Les coefficients sont positifs et leur somme vaut 10 : le filtre réalise un lissage tout en préservant une région uniforme. Sur des entrées 8 bits :

$$0 \leq S \leq 10 \times 255 = 2550.$$

Une somme non signée de 12 bits suffit. Le fichier `filtre_video.vhd` étend les entrées à 12 bits avant addition ; la multiplication centrale par 2 est un décalage. La division entière par 10 tronque la partie fractionnaire et la sortie reste dans $[0, 255]$.

3.2 IP isolée et chaîne complète

La version `filtre_video.vhd` du dépôt est combinatoire : neuf pixels 8 bits entrent en parallèle et une valeur filtrée en sort. Elle ne fournit ni voisinage mémoire ni synchronisation vidéo. Son temps de propagation doit être relevé après synthèse et placement-routage ; aucune valeur mesurée de ce délai n'a été retrouvée.

L'intégration de l'exercice 3 reconstruit le voisinage par deux buffers de ligne de 420 pixels et des registres horizontaux. Pour du RGB 24 bits, les buffers représentent logiquement :

$$2 \times 420 \times 24 = 20\,160 \text{ bits.}$$

Le flux utilise les pixels courants et précédents. Le centre du masque est donc situé en $(x-1, y-1)$ pour une sortie affichée en (x, y). Les deux premières lignes et colonnes conservent le pixel initial. Ce choix évite de lire un pixel futur et doit être pris en compte pour comparer les images.

ROM image RGB $\longrightarrow$ buffers de ligne et registres
$\longrightarrow$ somme pondérée par canal $\longrightarrow$ division entière par 10
$\longrightarrow$ sorties RGB et synchronisations HDMI alignées

3.3 Débit et énergie

La chaîne intégrée traite jusqu'à un pixel par cycle de l'horloge vidéo dans la zone image. La lecture ROM prend un cycle ; le calcul et l'enregistrement des sorties en ajoutent un autre. Ce retard de chemin de données ne représente pas la latence complète depuis le premier pixel d'une image jusqu'au premier voisinage filtrable.

Le temps nécessaire pour disposer du premier voisinage comprend au moins deux lignes et deux colonnes. Dans la trame utilisée, les lignes comportent 800 périodes, y compris les zones de suppression vidéo ; la construction du voisinage s'étale donc sur le calendrier vidéo, pas seulement sur les 420 pixels utiles d'une ligne.

La puissance estimée ci-dessous concerne une autre version, à sortie enregistrée. La mesure de la section suivante concerne toute la plateforme. Une comparaison énergétique selon le débit exige encore une activité représentative et des contraintes temporelles complètes.

3.4 Synthèse et consommation du filtre à sortie enregistrée

Le filtre est synthétisé dans le projet `TP1_EXO2`. Le fichier `TP1_EXO2.vhd` calcule la même somme pondérée, puis enregistre `somme/10` sur le front montant de `clk`. Il traite une composante 8 bits ; les neuf entrées totalisent 72 bits. Cette réalisation possède donc une sortie enregistrée, contrairement au fichier combinatoire du dépôt.

Power Analyzer / Fitter	Valeur
Puissance thermique totale estimée	**428,86 mW**
Puissance dynamique du cœur	1,24 mW
Puissance statique du cœur	412,26 mW
Puissance des E/S	15,36 mW
ALM	75
Registres	8
Blocs DSP / bits mémoire	0 / 0
Horloge déclarée	100 MHz (période 10 ns)

La somme des trois postes de puissance est bien $1{,}24 + 412{,}26 + 15{,}36 = 428{,}86$ mW. Le poste statique domine ce modèle du composant. Le total inclut les E/S : il ne représente pas uniquement la logique arithmétique du filtre, ni l'alimentation de toute la carte.

Activité et confiance. Le rapport classe l'estimation *Low : user provided insufficient toggle rate data.* Aucun signal ne reçoit d'activité issue de simulation. Cette estimation doit être interprétée avec les limites du modèle d'activité Vectorless.

Limite temporelle. Le fichier `SDC1.sdc` impose une période de 10 ns. Cependant, TimeQuest indique 72 ports d'entrée et 8 ports de sortie non contraints ; les rubriques Fmax et setup ne contiennent aucun chemin analysé (*No paths to report*). Les marges de largeur minimale d'impulsion ne donnent pas le délai critique du calcul. La période demandée ne permet donc pas d'affirmer que le filtre accepte réellement un résultat valide toutes les 10 ns.

Pour une campagne ultérieure à un résultat par cycle validé, l'énergie se calculerait avec $E_{\text{résultat}} = P/f$ et $E_N = NP/f$. Ces expressions exigent un débit établi et une puissance correspondant à son activité ; les rapports retrouvés ne suffisent pas à établir ces deux conditions.

3.5 Implémentation du filtre sous Quartus

La figure 1 présente les neuf entrées du filtre, le calcul de la somme pondérée et le registre de sortie commandé par `clk`.




FIGURE 1 – Description VHDL du filtre à sortie enregistrée dans Quartus Prime Lite 17.1.

La figure 2 montre le panneau *Datasheet Report – Setup Times* de TimeQuest. Ces temps de setup aux ports ne constituent pas une mesure du délai critique complet du filtre ; leur interprétation dépend des contraintes d'interface.




FIGURE 2 – Consultation des temps de setup aux ports du projet TP1_EXO2 dans TimeQuest.

4 Exercice 3 – Réalisation sur DE10-Nano

4.1 Chaîne matérielle

La réalisation s'appuie sur le FPGA Cyclone V 5CSEBA6U23I7 et le transmetteur HDMI ADV7513. L'image du lapin contient $420 \times 280 = 117\,600$ pixels RGB 24 bits stockés en ROM. Son adresse est $a = x + 420y$; 17 bits permettent d'adresser la totalité de l'image.

Fichier	Fonction
`HDMI_image_student.vhd`	Entité supérieure, démarrage et raccordement des blocs.
`affichage_image_filtre.vhd`	Balayage, buffers, filtre et sorties vidéo.
`vga_rom3.vhd` et `brom24b.mif`	Lecture de la ROM de l'image.
`I2C.vhd`, `i2c_hdmi_config.vhd`	Écriture des registres du transmetteur HDMI.
`affichage.qsf`, `affichage.sdc`	Configuration Quartus et contraintes.

Les sources intégrées indiquent une adaptation du code de Noé Masse et Alec Passolunghi fourni pour le projet ; cette provenance est conservée.

4.2 Calendrier vidéo

L'horloge de 50 MHz est divisée par deux dans le code, donnant une horloge pixel nominale de 25 MHz. Les compteurs parcourent 800×525 positions pour une zone active 640×480. L'image occupe 420×280 positions ; le reste de la zone active est noir.

$$r = \frac{25\,000\,000}{800 \times 525} = 59{,}5238 \text{ images/s}, \qquad T_{\text{trame}} = 16{,}8 \text{ ms}.$$

Ce débit vient du code et de l'horloge nominale. Il n'a pas été mesuré par un instrument. Les coordonnées et les synchronisations sont retardées pour accompagner les deux étages du chemin de données.

4.3 Compilation et validation

Le fichier de provenance du bitstream mentionne une compilation Quartus Lite 17.1 du 19 octobre 2026, sans erreur et avec huit avertissements :


Ressource ou marge contrainte	Résultat
ALM	543 / 41 910
Blocs RAM	351 / 553
Bits mémoire	2 842 560 / 5 662 720
Blocs DSP	1 / 112
Marge setup minimale analysée	+5,925 ns
Marge hold minimale analysée	+0,113 ns

Les délais externes de deux entrées et trente sorties ne sont pas entièrement contraints. Les marges internes positives ne constituent donc pas une validation temporelle complète des interfaces.

Les bancs vidéo, I2C et démarrage sont conservés ; leur réussite est rapportée dans le README, sans nouvelle exécution ici. Les photos attestent l'affichage, mais ne vérifient pas chaque pixel filtré.

4.4 Observation sur carte

SW0 sur ON libère le reset : le lapin apparaît à l'écran. SW0 sur OFF maintient le circuit en réinitialisation : l'écran est noir. Ces états ont été confirmés lors du travail sur la carte, le 19 octobre.



SW0 ON : image affichée.



SW0 OFF : écran noir.

4.5 Montage et relevés de puissance

Le montage déclaré est : **port USB du PC → testeur RUI DENG UM25C → entrée DC 5 V de la DE10-Nano**. Le testeur observe l'entrée d'alimentation de la plateforme, avec les pertes du câble situé en aval. Il n'isole pas le FPGA, le filtre ou le transmetteur HDMI.

Photographie	SW0	U (V)	I (A)	UI (W)
IMG_0568	ON	4,997	0,6293	3,144612
IMG_0566	OFF	4,996	0,6240	3,117504
IMG_0572	ON	5,004	0,6301	3,153020
IMG_0573	OFF	5,005	0,6238	3,122119

Les puissances sont recalculées à partir des valeurs de tension et de courant lisibles sur les photos. La précision d'affichage du testeur ne constitue pas une incertitude métrologique ; les décimales des produits sont conservées pour rendre le calcul reproductible.

4.6 Puissances moyennes et énergie par image

La moyenne arithmétique des deux instantanés de chaque état donne :

$$\overline{P}_{\mathrm{ON}} = 3{,}14881625 \text{ W}, \qquad \overline{P}_{\mathrm{OFF}} = 3{,}11981150 \text{ W}.$$

Ce ne sont pas des moyennes temporelles sur une campagne instrumentée.

$$\boxed{E_{\mathrm{image,ON}} \simeq \frac{3{,}14881625}{59{,}5238} = 0{,}0529001 \text{ J/image} \simeq 52{,}9 \text{ mJ/image}}$$

Cette énergie correspond à une trame vidéo de sortie comprenant une image de lapin ; il ne s'agit pas d'une mesure isolée de l'énergie de convolution.

5 Discussion et conclusion

5.1 Interprétation de la différence ON / OFF

La différence calculée est :

$$\Delta P = 29{,}00475 \text{ mW}, \qquad \frac{\Delta P}{r} \simeq 0{,}4873 \text{ mJ/image}.$$

Le second nombre compare le fonctionnement au reset, ramené au débit nominal ON. Il ne définit pas un débit de traitement dans l'état OFF, où aucune image utile n'est produite.

Le reset modifie plusieurs activités à la fois : balayage utile, mémoire, calcul et interface vidéo. La différence ON/OFF ne peut donc pas être attribuée uniquement au filtre. Elle est petite devant la puissance d'entrée totale, mais quatre instantanés ne permettent pas d'en établir la significativité ou une incertitude robuste.



IMG_0572 : ON, 5,004 V et 0,6301 A.



IMG_0573 : OFF, 5,005 V et 0,6238 A.

5.2 Conclusion

La chaîne réalisée stocke une image en ROM, construit un voisinage 3×3, effectue un lissage RGB et génère une sortie HDMI. L'affichage sur carte est documenté. Les relevés conduisent à environ **3,149 W en fonctionnement** et **52,9 mJ par trame** au périmètre de l'alimentation, pour un débit nominal de 59,52 images/s.

Ce résultat valide une première caractérisation de la plateforme. Le filtre enregistré dispose aussi d'une estimation Quartus de 428,86 mW, à faible confiance. L'étude des opérateurs montre l'intérêt du pipeline 2 pour l'énergie totale normalisée de l'addition entière. Le parallélisme et la validation temporelle complète du filtre permettraient de prolonger cette comparaison.

Sources et traçabilité

1. C. Belleudy, *TP1 : Étude de la consommation d'un core*, énoncé SMUEL302, fichier `TP1_M2_2026.pdf`, une page.
2. C. Belleudy, complément au TP1, fichier `TP1_M2_2026-2.pdf`, notamment diapositives 5–11, 14–20, 34–43.
3. C. Belleudy, *Estimation et Optimisation de la consommation dans les architectures multicores*, support Moodle `M2_LP_P1_2025.pdf`, diapositives 8–9, 18 et 20.
4. Projet TP1_ARCHI, dossier `github_DE10_Nano` : sources classées dans `exo1`, `exo2` et `exo3`, fichier `exo3/bitstream/build-info.txt`, photos et `exo3/resultat/mesures.csv`.
5. Projet local `M2_TP1_Archi/TP1/output_files` : rapports `TP1.pow.rpt`, `TP1.pow.summary` et `TP1.fit.summary`, datés du 29 septembre 2026.
6. Projet `TP1_EXO2`, archive Quartus du 29 septembre 2026 récupérée dans le volume Docker : `TP1_EXO2.vhd`, `SDC1.sdc`, rapports `pow`, `fit` et `sta`, conservés sous `exo2/archive_quartus_2026-09-29/`.
7. Ancien projet Overleaf *M2 TP1 Archi*, lien du projet original : contenu de `main.tex` fourni par Maxime le 27 octobre, archivé sous `rapports/sources/main_overleaf_original.tex`. Les figures et le fichier `preamble.tex` de ce projet n'ont pas été fournis.

Calcul reproductible à partir des relevés

```
p_on = (4.997 * 0.6293 + 5.004 * 0.6301) / 2
p_off = (4.996 * 0.6240 + 5.005 * 0.6238) / 2
fps = 25_000_000 / (800 * 525)
e_frame = p_on / fps
delta_p = p_on - p_off
delta_e_frame = delta_p / fps
```

Distinction des preuves

Nature	Ce qu'elle permet d'affirmer
Sources RTL	Architecture décrite, dimensions, noyau et calendrier nominal.
Rapports Quartus archivés	Résultats de la compilation documentée, avec ses contraintes et limites.
Photos de l'écran	Présence du lapin en ON et écran noir en OFF.
Photos du testeur	Valeurs instantanées de tension et de courant.
Calculs de ce rapport	Puissances par produit UI, moyennes des relevés et normalisation par le débit nominal.

Le projet de rapport conserve les images utilisées et les relevés bruts. Les autres sources de cours et les projets Quartus restent dans leurs dossiers d'origine.