Université de Nice-Sophia Antipolis
Master 1 ESTel
Composants logiques programmables

TP1 : Programmation de FPGA + synthèse

L'objectif de ce TP est de se familiariser avec la programmation de plateformes matérielles dotées de FPGA. Les cartes utilisées seront des DE0 (FPGA : cyclone3-16F484C6). Pour les exercices qui suivent, les systèmes conçus seront tout d'abord testés en simulation puis, après programmation, sur la carte FPGA. L'objectif est de vérifier si le comportement du système est correct. Il sera nécessaire de mettre en place des simulations et des jeux de test en adéquation avec le type de vérification.

Il est aussi demander de recenser les caractéristiques suivantes pour chaque réalisation :

- Nombre de cellules (valeur max) et temps de réponses (Tpd, Tco, Tsu, Th)

- Tension d'alimentation,

Exercice 1 : Architecture et caractéristiques techniques

La famille de FPGA utilisé est Cyclone III. Etudier l'architecture du composant et des cellules élémentaires.

Exercice 2 : Synthèse FPGA et temps de réponse

Pour cet exercice, il est recommandé d'utiliser la bibliothèque LPM (Megafunctions) de Quartus qui contient un ensemble de fonction générique qu'il est recommandé d'utiliser.

2.1 - Dans cet exercice, l'objectif est d'étudier le temps de réponse d'un opérateur arithmétique et le nombre de cellules élémentaires. Considérons dans un premier temps, un additionneur sur des entiers non signés 32 bits. Pour cet opérateur qui sera pris non pipeline puis pipeline 2 puis 4, relever le nombre de LE, puis avec le Classic timing Analyser, le temps de réponse. Ses valeurs seront relevées pour le cyclone III 16F484C6. Commenter les résultats obtenus.


2.2 - On se propose maintenant d'étudier un additionneur sur les flottants. Rappeler comment s'effectue cette opération. Etudier pour différentes configurations le mapping et le temps de réponse.

2.3 – On se propose d'étudier l'opérateur de la multiplication. Pour différentes implémentations avec bloc multiplieur dédié ou avec LUT, déterminer le temps de réponse et le pourcentage d'utilisation du FPGA.

2.4 – On souhaite réaliser un filtre vidéo qui réalise la fonction suivante :

$g(x,y)=\Sigma_i\Sigma_j\, h(i,j)*I(x+i, y+j)$ avec i et j variant de -n à +n

Exemple :



$$h = 1/10 * \begin{vmatrix} 1 & 1 & 1 \\ 1 & 2 & 1 \\ 1 & 1 & 1 \end{vmatrix}$$

Modéliser cette description en VHDL.
Noter le nombre de cellules utilisées au sein du FPGA ainsi que le temps de réponse.
Est-il possible d'améliorer cette architecture ? Dans Quels ont les gains attendus ?