Architecture des microprocesseur

Module SLEEL602

Cours de deuxième semestre

L3 Electronique

Pré-requis : module SPUE42

LABORATOIRE D'ELECTRONIQUE
ANTENNES ET TELECOMMUNICATIONS

UNIVERSITÉ CÔTE D'AZUR


François VERDIER
Laboratoire LEAT
Université Côte d@Azur


Chapitre 6 :
Les périphériques

Plan du cours

- Les périphériques d'un micro-contrôleur
    1. Les ports d’entrée / sortie parallèles
    2. Le convertisseur analogique / numérique

1. Les ports d’entrée / sortie parallèles





1. Les ports d'entrée / sortie parallèles

- Les ports d'entrée/sortie parallèles font partie des ressources les plus utilisées des micro-contrôleurs. La facilité avec laquelle ils se programment et s'interfacent est en grande partie responsable de ce succès.
- Les micro-contrôleurs AVR disposent donc de ports parallèles en nombre variable, qui dépend du nombre de broches disponibles sur le circuit. Le micro-contrôleur ATmega2560 en possède 86.
- Les ports d'entrée/sortie parallèles respectent tous les mêmes modes de programmation et de fonctionnement. Dans ce cours, nous présenterons uniquement le fonctionnement des ports qui ne sont pas partagés avec d'autres ressources internes.

1.1 Les ports parallèles non partagés

- Ces ports sont tous bidirectionnels et leur sens de fonctionnement est défini par le contenu d'un registre approprié.
- Le fait qu'une ligne soit une sortie ou une entrée du micro-contrôleur peut donc être modifié à tout instant par programme en changeant simplement l'état d'un bit dans un registre. Si le bit DDRx est à 0 alors le bit du port est considéré comme une entrée, si le bit DDRx est à 1, alors ce sera une sortie
- Un port X est donc un port parallèle à N bits (N dépendant du port et du circuit mais étant toujours inférieur ou égal à 8 bits). Il fonctionne grâce à trois registres accessibles dans l'espace mémoire des entrées/sorties :
  - Le registre du sens de transfert DDRX,
  - Le registre des données en sortie PORTX,
  - Et le registre des données en entrée du port PINX

PORTX


Bits	7	6	5	4	3	2	1	0
	PORTX7	PORTX6	PORTX5	PORTX4	PORTX3	PORTX2	PORTX1	PORTX0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Valeur par défaut	0	0	0	0	0	0	0	0

DDRX


Bits	7	6	5	4	3	2	1	0
	DDRX7	DDRX6	DDRX5	DDRX4	DDRX3	DDRX2	DDRX1	DDRX0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Valeur par défaut	0	0	0	0	0	0	0	0

PINX


Bits	7	6	5	4	3	2	1	0
	PINX7	PINX6	PINX5	PINX4	PINX3	PINX2	PINX1	PINX0
Read/Write	R	R	R	R	R	R	R	R
Valeur par défaut	-	-	-	-	-	-	-	-




WP : Ecriture dans PORTX
WD : Ecriture dans DDRX
RL : Lecture dans latch du port
RP : Lecture de la broche PX
RD : Lecture de DDRX



WP : Ecriture dans PORTX
WD : Ecriture dans DDRX
RL : Lecture dans latch du port
RP : Lecture de la broche PX
RD : Lecture de DDRX




WP : Ecriture dans PORTX
WD : Ecriture dans DDRX
RL : Lecture dans latch du port
RP : Lecture de la broche PX
RD : Lecture de DDRX




WP : Ecriture dans PORTX
WD : Ecriture dans DDRX
RL : Lecture dans latch du port
RP : Lecture de la broche PX
RD : Lecture de DDRX

Il y a 11 ports parallèles au total



1.1 Les ports parallèles non partagés

- Il est possible de connecter des résistances de rappel à l'alimentation, qui sont internes au micro-contrôleur, par programme :
  - Si une broche est en entrée (DDRxi = 0)
    - Alors si PORTxi = 0 la broche sera flottante,
    - Si PORTxi = 1 alors la broche sera tirée à l'alimentation par une résistance de rappel
- Tous les bits des ports peuvent être mis à un ou mis à zéro par programme en utilisant par exemple une instruction SBI (Set Bit in I/O) ou CBI (Clear Bit in I/O).




WP : Ecriture dans PORTX
WD : Ecriture dans DDRX
RL : Lecture dans latch du port
RP : Lecture de la broche PX
RD : Lecture de DDRX


2. Le convertisseur analogique / numérique

f_{shanon} : 15kHz → 7kHz.

2. Le convertisseur analogique/numérique


- Quasiment tous les circuits AVR sont maintenant équipés de convertisseurs qui fonctionnent à peu près tous de la même manière
- Les fonctionnalités essentielles de ces convertisseurs sont :
  - Convertisseur à approximation successives,
  - Résolution de 10 bits, non-linéarité inférieure à 1/2 bit, précision absolue meilleure que ± 2bits,
  - Temps de conversion programmable de 13 à 260 µs,
  - Vitesse de conversion maximale de 15.000 échantillons par secondes,
  - Fonctionnement en coup par coup ou en mode continu,
  - Entrées en mode normal ou en mode différentiel,
  - Jusqu'à 16 entrées différentes.


ADC CONVERSION COMPLETE IRQ
INTERRUPT FLAGS
ADTS[2:0]
8-BIT DATABUS
ADIF
ADIE
15
0
ADC MULTIPLEXER SELECT (ADMUX)
ADC CTRL & STATUS REGISTER B (ADCSRB)
ADC CTRL & STATUS REGISTER A (ADCSRA)
ADC DATA REGISTER (ADCH/ADCL)
REFS[1:0]
MUX[4:0]
ADLAR
MUX[5]
ADEN
ADIF
ADPS[2:0]
ADSC
ADFR
ADC[9:0]
TRIGGER SELECT
MUX DECODER
PRESCALER
START
CONVERSION LOGIC
AVCC
INTERNAL REFERENCE (1.1V/2.56V)
AREF
CHANNEL SELECTION
DIFF / GAIN SELECT
10-bit DAC
SAMPLE & HOLD COMPARATOR
ADC[2:0]
ADC[10:8]
GAIN AMPLIFIER
ADC[15:0]
BANDGAP (1.1V) REFERENCE
GND
ADC MULTIPLEXER OUTPUT





Le convertisseur Analogique / Numérique

Les entrées de conversion



Les 4 registres du convertisseur




ADC CONVERSION COMPLETE IRQ
INTERRUPT FLAGS
ADTS[2:0]
8-BIT DATABUS
ADIF
ADIE
15
0
ADC MULTIPLEXER SELECT (ADMUX)
ADC CTRL & STATUS REGISTER B (ADCSRB)
ADC CTRL & STATUS REGISTER A (ADCSRA)
ADC DATA REGISTER (ADCH/ADCL)
REFS[1:0]
MUX[4:0]
ADLAR
MUX[5]
ADEN
ADIF
ADPS[2:0]
ADSC
ADFR
ADC[9:0]
TRIGGER SELECT
La commande des canaux d'entrée
MUX DECODER
PRESCALER
START
CONVERSION LOGIC
AVCC
INTERNAL REFERENCE (1.1V/2.56V)
AREF
CHANNEL SELECTION
DIFF / GAIN SELECT
10-bit DAC
SAMPLE & HOLD COMPARATOR
ADC[2:0]
ADC[10:8]
GAIN AMPLIFIER
ADC[15:0]
Le Gain programmable
BANDGAP (1.1V) REFERENCE
GND
ADC MULTIPLEXER OUTPUT

2.1 Principe de fonctionnement du convertisseur analogique / numérique

- Les entrées de conversion sont dirigées au travers d'un multiplexeur analogique lui-même commandé par un registre de sélection (ADMUX). La sortie de ce multiplexeur est comparée à une sortie analogique issue de la conversion numérique / analogique (convertisseur par approximation successives).
- Si cette comparaison est insuffisante, alors le nombre issu de la logique de conversion augmente. Dans le cas contraire la comparaison est terminée.
- Le résultat de cette conversion, sous forme d'un mot de 10-bits, est disponible dans les deux registres ACH et ADCL.
- Il est possible de mesurer toute tension comprise entre la masse et la tension appliquée sur l'entrée de référence AREF. Cette tension doit être elle-même au maximum égale à la tension d'alimentation du micro-contrôleur.

2.1 Principe de fonctionnement du convertisseur analogique / numérique

- Les seize entrées analogiques (ADC15..0) correspondantes au seize ports parallèles PORTF7:0 et PORTK7:0 peuvent éventuellement être configurées comme des entrées différentielles,
- Si c'est le cas, et ce pour 4 canaux différentiels (ADC1 et ADC0, ADC3 et ADC2, ADC9 et ADC8, ADC11 et ADC10), des amplificateurs de gain peuvent être programmés comme des gain de 0dB (x1), de 20dB (x10) ou 46dB (x200),
- Dans le cas d'entrées différentielles, les seize lignes sont séparées en sections de 8 canaux, chaque section ayant 7 entrées analogiques et 1 entrée de référence (ADC1 et ADC9),
- Si des gain de (x1) ou (x10) sont programmés alors la précision est de 8 bits. Dans le cas d'un gain de (x200) la précision retombe à 7 bits.

2.1 Principe de fonctionnement du convertisseur analogique / numérique


- Le convertisseur possède une tension maximale analogique de AVcc qui doit être stable et ne doit pas varier de plus de ± 0,3V de la tension Vcc
- Le convertisseur Analogique Numérique possède une entrée de tension analogique de référence (Aref) qui peut être programmée à 1.1V, à 2.56V ou à la tension maximale de AVcc,
- Cette tension est fournie directement sur la puce et peut être découplée de la tension Aref par une capacité pour améliorer les performances en bruit.

2.2 La conversion analogique / numérique

- L'ADC convertit une tension analogique en un nombre de 10 bits par approximations successives,
- La valeur minimale représente une tension de GND et la valeur maximale représente la tension Aref moins 1 LSB,
- Par programmation, une tension AVCC ou les tensions internes de 1.1V ou 2.56V peuvent être connectées à AREF en écrivant dans les bits REFS1:0 du registre ADMUX,
- Les canaux analogiques d'entrée sont sélectionnés en écrivant dans les bits MUX des registres ADMUX et ADCSRB. Les canaux d'entrée de l'ADC peuvent être sélectionnés comme les entrées positive ou négative de l'amplificateur analogique.

2.2 La conversion analogique / numérique

- L'ADC est démarré lorsque le bit ADC Enable (ADEN) est à 1 dans le registre ADCSRA.
- Les tensions de référence et la sélection des canaux d'entrée n'ont aucun effet tant que le bit ADEN est à zéro.
- L'ADC ne consomme aucune puissance tant que le bit ADEN est à zéro, donc il est préférable d'arrêter les opération de conversion (ADEN à 0) avant de passer en Sleep mode.
- L'ADC génère un résultat sur 10 bits qui est présent dans les registres ADC Data Registers (ADCH et ADCL). Par défaut le résultat se présente comme une valeur « poussée » à droite mais peut être présentée « poussée » à gauche en écrivant dans le bit ADLAR du registre ADMUX.



2.2 La conversion analogique / numérique

- Si le résultat est présenté « poussé » à gauche (bit ADLAR à 1) et que seule une précision de 8-bits est nécessaire, alors seule la lecture du registre ADCH est requise.
- Dans les autres cas, le registre ADCL doit être lu d'abord, puis le registre ADCH, pour s'assurer que le contenu des registres ADC Registers appartiennent à la même conversion.
- Lorsque le registre ADCL est lu, les accès au registres ADC Data Registers sont bloqués. Ce qui signifie que si le registre ADCL est lu et qu'une nouvelle conversion est terminée avant que le registre ADCH soit lu alors aucun des registres n'est mis à jour et le résultat de cette nouvelle conversion est perdu.
- Lorsque le registre ADCH est lu les accès aux registres ADCH et ADCL son ré-autorisés.
- L'ADC possède sa propre interruption qui peut être déclenchée lorsque la conversion est terminée.

- ADLAR = 0

Bits	7	6	5	4	3	2	1	0	
0x79	-	-	-	-	-	-	ADC9	ADC8	ADCH
0x78	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0	ADCL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Valeur par défaut	0	0	0	0	0	0	0	0	

- ADLAR = 1

Bits	7	6	5	4	3	2	1	0	
0x79	ADC9	ADC8	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADCH
0x78	ADC1	ADC0	-	-	-	-	-	-	ADCL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Valeur par défaut	0	0	0	0	0	0	0	0	

2.4 Le démarrage d'une conversion

- Une simple conversion est démarrée en écrivant un 1 logique dans le bit ADC Start Conversion (ADSC) du registre ADCSRA.
- Ce bit reste à 1 tant que la conversion n'est pas terminée et est remis à 0 par le matériel lorsque la conversion est terminée.
- Si une deuxième entrée de conversion est programmée alors que la conversion n'est pas terminée, alors le convertisseur analogique/numérique finit la première conversion avant de changer son canal d'entrée.
- Lorsque la conversion est terminée, le bit ADIF du registre ADCSRA passera à 1.

	Bits	7	6	5	4	3	2	1	0
ADCSRA	0x7A	ADEN	ADSC	ADATE	ADIF	ADIE	ADPS2	ADPS1	ADPS0
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	Valeur par défaut	0	0	0	0	0	0	0	0

- Bit 7 : ADEN (ADC Enable)
  Ecrire un 1 logique dans ce bit autorise l'ADC à fonctionner. L'ADC est mis en mode OFF si ce bit est à 0

- Bit 6 : ADSC (ADC Start Conversion).
  En mode simple conversion, mettre à 1 ce bit démarre une conversion. La première conversion après que ce bit ait été écrit prendra 25 cycles d'horloge ADC au lieu de 13 car la première conversion initialise l'ADC. Lorsque la conversion est terminée il est remis à 0.

- Bit 5 : ADATE (ADC Auto Trigger Enable)
  Lorsque ce bit est mis à 1, le mode auto trigger de l'ADC est sélectionné. L'ADC démarre alors une conversion à chaque front montant du signal sélectionné. La source est sélectionnée par les valeurs des bits ADTS du registre ADSCRB.

- Bit 4 : ADIF (ADC Interrupt Flag)
  Mis à 1 lorsque une conversion est terminée et que le résultat est disponible dans les registres ADCH et ADCL. Une interruption se produira si le bit ADIE est à 1 et si le bit I du registre d'état SREG est mis à 1.

- Bit 3 : ADIE (ADC Interrupt Enable)
  Activation des interruptions de l'ADC si ce bit est mis à 1 et si le bit I du SREG est mis à 1.

- Bit 2:0 : ADPS2:0 (ADC Prescaler Select Bits)
  Ces bits déterminent le facteur de division entre la fréquence XTAL et l'entrée d'horloge de l'ADC

ADPS2	ADPS1	ADPS0	Division Factor
0	0	0	2
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

2.5 L'interprétation du résultat d'une conversion

- Après qu'une conversion soit terminée (signalée par le bit ADIF du registre ADCSRA qui passe à un) le résultat de cette conversion est disponible dans les registres ADC Result Registers (ADCL et ADCH).
- Pour les conversion de signaux classiques le résultat est :

$$ADC = \frac{Vin \times 1024}{Vref}$$

- Où Vin représente la tension à convertir et Vref la référence de tension. Le résultat 0x000 représente la masse analogique et la valeur 0x3FF représente la référence de tension moins 1 LSB.


2.5 L'interprétation du résultat d'une conversion

- Pour les conversion de signaux différentiels le résultat est :

$$ADC = \frac{(Vpos - Vneg) \times 512}{Vref}$$

- Où Vpos représente la tension positive à convertir, Vneg la tension négative et Vref la référence de tension.
- Le résultat est alors présenté en complément à deux, depuis 0x200 (-512) jusqu'à 0x1FF (+511).

Gamme de mesures différentielles :



V_{ADCn}	Read Code	Corresponding Decimal Value
$V_{ADCm} + V_{REF} / GAIN$	0x1FF	511
$V_{ADCm} + 0.999\ V_{REF} / GAIN$	0x1FF	511
$V_{ADCm} + 0.998\ V_{REF} / GAIN$	0x1FE	510
...	...	...
$V_{ADCm} + 0.001\ V_{REF} / GAIN$	0x001	1
V_{ADCm}	0x000	0
$V_{ADCm} - 0.001\ V_{REF} / GAIN$	0x3FF	-1
...	...	...
$V_{ADCm} - 0.999\ V_{REF} / GAIN$	0x201	-511
$V_{ADCm} - V_{REF} / GAIN$	0x200	-512

Exemple :

ADMUX = 0xFB (ADC3 – ADC2, Gain x10, Référence de 2.56V, Résultat poussé à gauche)

Tension sur ADC3 est de 300mV, tension sur ADC2 est de 500mV

ADCR = 512 x 10 x (300 – 500) x 10^{-3} / 2.56 = -400 qui correspond à 0x270

ADCL aura donc la valeur 0x00 et ADCH aura la valeur 0x9C
Ecrire un 0 dans le bit ADLAR ajustera le résultat à ADCL=0x70 et ADCH=0x02

	Bits	7	6	5	4	3	2	1	0
ADMUX	0x7C	REFS1	REFS0	ADLAR	MUX4	MUX3	MUX2	MUX1	MUX0
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	Valeur par défaut	0	0	0	0	0	0	0	0

- Bit 7:6 : REFS1:0 Programmation de la tension de référence

REFS1	REFS0	Voltage Reference Selection[1]
0	0	AREF, Internal V_{REF} turned off
0	1	AVCC with external capacitor at AREF pin
1	0	Internal 1.1V Voltage Reference with external capacitor at AREF pin
1	1	Internal 2.56V Voltage Reference with external capacitor at AREF pin

Note : La tension de référence 2.56V est utilisée pour les gains de x10 et x200, pour les conversion différentielles la tension de référence de 1.1V doit être utilisée

- Bit 5 : Bit ADLAR (ADC Left Adjust Result). Mis à 1 pour une présentation « poussée » à gauche, 0 pour une présentation à droite. Les changements du bit ADLAR affectent immédiatement les registres ADC Data Registers.

- Bit 4:0 : MUX4:0 Bits de sélection de Gain et de canal Analogique
  Ces bits sont utilisés en combinaison avec le bit 3 (MUX5) du registre ADCSRB pour programmer le gain et le canal analogique d'entrée de l'ADC

MUX5:0	Single Ended Input	Positive Differential Input	Negative Differential Input	Gain
000000	ADC0	N/A		
000001	ADC1			
000010	ADC2			
000011	ADC3			
000100	ADC4			
000101	ADC5			
000110	ADC6			
000111	ADC7			

Note 1 : Pour atteindre la meilleure performance, les gain x10 et x200 ne doivent pas être utilisés pour des tensions inférieures à 2.7V

MUX5:0	Single Ended Input	Positive Differential Input	Negative Differential Input	Gain
001000[1]	N/A	ADC0	ADC0	10×
001001[1]		ADC1	ADC0	10×
001010[1]		ADC0	ADC0	200×
001011[1]		ADC1	ADC0	200×
001100[1]		ADC2	ADC2	10×
001101[1]		ADC3	ADC2	10×
001110[1]		ADC2	ADC2	200×
001111[1]		ADC3	ADC2	200×
010000		ADC0	ADC1	1×
010001		ADC1	ADC1	1×
010010		ADC2	ADC1	1×
010011		ADC3	ADC1	1×
010100		ADC4	ADC1	1×
010101		ADC5	ADC1	1×
010110		ADC6	ADC1	1×
010111		ADC7	ADC1	1×
011000		ADC0	ADC2	1×
011001		ADC1	ADC2	1×
011010	N/A	ADC2	ADC2	1×
011011		ADC3	ADC2	1×
011100		ADC4	ADC2	1×
011101		ADC5	ADC2	1×
011110	1.1V (V_{BG})	N/A		
011111	0V (GND)			
100000	ADC8	N/A		
100001	ADC9			
100010	ADC10			
100011	ADC11			
100100	ADC12			
100101	ADC13			
100110	ADC14			
100111	ADC15			

MUX5:0	Single Ended Input	Positive Differential Input	Negative Differential Input	Gain
101000[1]	N/A	ADC8	ADC8	10×
101001[1]		ADC9	ADC8	10×
101010[1]		ADC8	ADC8	200×
101011[1]		ADC9	ADC8	200×
101100[1]		ADC10	ADC10	10×
101101[1]		ADC11	ADC10	10×
101110[1]		ADC10	ADC10	200×
101111[1]		ADC11	ADC10	200×
110000		ADC8	ADC9	1×
110001		ADC9	ADC9	1×
110010		ADC10	ADC9	1×
110011		ADC11	ADC9	1×
110100		ADC12	ADC9	1×
110101		ADC13	ADC9	1×
110110		ADC14	ADC9	1×
110111		ADC15	ADC9	1×
111000		ADC8	ADC10	1×
111001		ADC9	ADC10	1×
111010		ADC10	ADC10	1×
111011		ADC11	ADC10	1×
111100		ADC12	ADC10	1×
111101	N/A	ADC13	ADC10	1×
111110	Reserved	N/A		
111111	Reserved	N/A		

	Bits	7	6	5	4	3	2	1	0
ADCSRB	0x7A	-	ACME	-	-	MUX5	ADTS2	ADTS1	ADTS0
	Read/Write	R	R/W	R	R	R/W	R/W	R/W	R/W
	Valeur par défaut	0	0	0	0	0	0	0	0

- Bit 7 : Res (Bit réservé)
  Bit réservé à de futures utilisation. Doit être écrit à 0 à chaque fois que le registre ADCSRB est écrit.

- Bit 2:0 : ADTS2:0 (ADC Auto Trigger Source)
  Si le bit ADATE du registre ADCSRA est mis à un, ces bits permettent de sélectionner la source du signal de déclenchement d'une nouvelle conversion.

ADTS2	ADTS1	ADTS0	Trigger Source
0	0	0	Free Running mode
0	0	1	Analog Comparator
0	1	0	External Interrupt Request 0
0	1	1	Timer/Counter0 Compare Match A
1	0	0	Timer/Counter0 Overflow
1	0	1	Timer/Counter1 Compare Match B
1	1	0	Timer/Counter1 Overflow
1	1	1	Timer/Counter1 Capture Event


Note : Le mode Free Running Mode ne peut pas être utilisé pour des canaux différentiels

	Bits	7	6	5	4	3	2	1	0
DIDR0	0x7E	ADC7D	ADC6D	ADC5D	ADC4D	ADC3D	ADC2D	ADC1D	ADC0D
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	Valeur par défaut	0	0	0	0	0	0	0	0

	Bits	7	6	5	4	3	2	1	0
DIDR0	0x7D	ADC15D	ADC14D	ADC13D	ADC12D	ADC11D	ADC10D	ADC9D	ADC8D
	Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	Valeur par défaut	0	0	0	0	0	0	0	0

- Bit ADC15:0D : ADC15:0 input bit Disable

  Ces bits permettent d'indiquer que le buffer d'entrée ADC15:0 correspondant est invalidé si le bit est écrit à 1. Si c'est le cas, la broche PIN correspondante sera toujours lue à 0.




```
Convertit :
        ldi r16,    (1<<ADEN) |
                    (1<<ADSC) |
                    (1<<ADPS1) |
                    (1<<ADPS0)

        sts ADCSRA,       r16  // ADCSRA = 11000011


        ldi r16,    (1<<ADLAR) |
                    (1<<REFS0)
        sts ADMUX, r16

wait_main:
        lds  r16, ADCSRA
        sbrs r16, 4
        rjmp wait_main

        lds r16, ADCL
        lds r16, ADCH


Fin :
        Rjmp Fin                ; boucle sans fin
```

2ème exemple : La boucle d'attente




```
Attente :
        ldi r20, Valeur       ; R20 ← Valeur

Boucle :
        Subi R20, 1           ; R20 ← R20 - 1
        Brne boucle           ; Boucle si Z=0
Fin :
```



1

2

2 ou 1

Au total :
Cycles = 1 + (Valeur-1)*(2 + 2) + 2 + 1

Exemple avec Valeur = 255
Cycles = 1 + 254*4 + 3 = 1020

Exemple avec une fréquence de 16 MHz :

Temps = Cycles/16MHz = 1020/16MHz
Temps = 63,75 µs !!