

Rapport de laboratoire No 4 CPU Hiver 2023

Conception de systèmes digitaux 6GEI367

Département des Sciences Appliquées Module d'ingénierie

Travail d'équipe

Maxime Simard SIMM26050001

Samuel Gaudreault GAUS09109500

Date de remise : 30 03 2023



Table des matières

Introduction		3
Partie 1 : Processeur simple		3
Processeur		3
AddSub		5
Registre		5
FSM		6
Partie 2 : Testbench		8
Processeur		8
AddSub		9
Registre		10
FSM		12
Partie 3 : Interfacer le circuit		14
Interface		14
Partie 4 : Utilisation de la mémoire		15
Interface mémoire		15
Mémoire		16
Conclusion		17
Références		A
Liste des figures		
Figure 1 - Code VHDL Processeur		3
Figure 2 - Code VHDL AddSub		5
Figure 3 - Code VHDL Registre		5
Figure 4 - Code VHDL FSM #1 Figure 5 - Code VHDL FSM #2		6 7
Figure 6 - Code VHDL du testbench Processeur		8
Figure 7 - Résultat du testbench Processeur		9
Figure 8 - Code VHDL du testbench AddSub		9
Figure 9 - Résultat du testbench AddSub		10
Figure 10 - Code VHDL du testbench Registre Figure 11 - Résultat du testbench Registre		10 11
Figure 12 - Code VHDL du testbench FSM		12
Figure 13 - Résultat du testbench FSM		13
Figure 14 - Code VHDL Interface		14
Figure 15 - Code VHDL Interface Mémoire		15
Figure 16 - Mémoire du fichier « inst_mem.mif »		16
Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 2 de 18



Introduction

Dans ce laboratoire, nous devrons concevoir et mettre en place un processeur simple. Après avoir implémenter et tester à l'aide de « testbenchs » les instructions « MV », « MVI », « ADD » et « SUB », nous devrons interfacer ce processeur sur le FPGA. Pour finir, nous devrons ajouter une mémoire au processeur.

Partie 1: Processeur simple

Processeur

```
LIBRARY | Seet |

UBS tempt. processeur constants ALL;

UBS tempt. processeur constants IS

G COMPONENT processeur IS

OPACKAGE |

OFFICE |

OFFIC
```

Figure 1 - Code VHDL Processeur

Ce code VHDL prend en entrée 3 bits (run, clk et rst) et un vecteur de 9 bits permettant d'envoyer des commandes dans le format IIIXXXYYY, où III est l'instruction, XXX est l'adresse du registre X et YYY est l'adresse du registre Y. En buffer, on retrouve un vecteur de 9 bits représentant le bus de données principal du processeur. C'est par ce bus que les différents registres et composantes du processeur communiquent ensemble et partagent des données. Finalement, il y a en sortie l'état « done » du processeur. Si ce bit est à « 1 », cela signifie que le processeur n'est pas en train d'effectuer une opération, et donc qu'il est prêt à recevoir une nouvelle instruction.

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 3 de 18
---	------------	--------------



Dans l'architecture du processeur, on peut voir qu'il instancie huit registres (r0 à r7). Ces registres reçoivent en entrée le bus de données, et leur activation est contrôlée par un signal « inControl » géré par la FSM du processeur.

Il y a un registre « a » et « g » pour l'ALU du processeur ainsi qu'une entité « addsub » permettant l'addition et la soustraction entre les registres. Le registre « a » permet de garder la valeur du premier registre envoyé sur le bus de données, puis la deuxième valeur sera envoyée par le bus directement dans l'entité « addsub ». Finalement, on sort la valeur de « addsub » dans le registre « g » pour garder en mémoire le résultat de l'opération. Le mode addition et soustraction est géré par un bit « mode ».

Une FSM gère les différents états du processeur et contrôle les signaux selon les instructions données. Les entrées de la FSM sont prétraitées par un décodeur qui transforme les 3 bits d'adresse X et Y en « one hot ». La sortie « inControl » active les registres à modifier, et le « outControl » permet de sélectionner d'où proviendront les données du bus en « one hot ».

Le mux prend entrée une valeur prétraitée par un encodeur qui transforme le « one hot » sortant de la FSM en vecteur de 3 bits pouvant être utilisé pour indiquer quel registre devrait être sur le bus de données.



AddSub

Figure 2 - Code VHDL AddSub

L'entité « addsub » prend en entrée un vecteur a et b, ainsi que le mode (addition ou soustraction). Son architecture consiste à faire une simple addition ou soustraction de vecteur de « n » longueur, puis de sortir ce résultat dans le signal c.

Registre

Figure 3 - Code VHDL Registre

L'entité de registre prend en entrée un vecteur « rin » qui représente les nouvelles données, un bit « clk » et « activated » qui représente l'horloge du processeur et l'activation du registre permettant son écriture, et

Rapport de laboratoire 4	Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 5 de 18
--------------------------	---	------------	--------------



sort un vecteur « rout » représentant la valeur courante du registre. Lors d'un front montant de l'horloge, si le registre est activé, on remplace la valeur actuelle du registre par la nouvelle valeur.

FSM

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
     END fsm;
     BARCHITECTURE arch OF fsm IS
SIGNAL Tstep_Q, Tstep_D : State_type;
BBEGIN
           GIN

statetable : PROCESS (Tstep_Q, i, run, rst)

BEGIN

CASE Tstep_Q IS

WHEN TO =>

IF run = '0' THEN

Tstep_D <= T0;

ELSE

Tstep_D <= T1;

END IF;
                    WHEN T1 =>
    IF run = '0' THEN
    Tstep_0 <= T1;
    ELSIF i = "000" OR i = "001" THEN
    Tstep_0 <= T0;
    ELSIF i = "010" OR i = "011" THEN
    Tstep_0 <= T2;
    END IF:
                         END IF;
                    WHEN T3 =>
    IF run = '0' THEN
        Tstep_D <= T3;
    ELSE
                              Tstep_D <= T0;
           END CASE;
END PROCESS;
```

Figure 4 - Code VHDL FSM #1

La FSM prend en entrée un vecteur de 3 bits « i » représentant l'instruction actuelle, deux vecteurs de 8 bits « xReg » et « yReg » représentant les adresses de registres en « one hot ». Il y a aussi 3 bits (run, clk, rst) permettant d'activer le processeur, de faire un avancé l'état d'une étape et de réinitialiser la FSM. La FSM sort finalement le « inControl » contrôlant en quels registres doivent être activés, et le « outControl » contrôlant quel registre sera sur le bus. Le mode permet de contrôler le mode de l'ALU dans le processeur.

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 6 de 18
---	------------	--------------



Dans le « package », on définit le « State_type » qui contient « T0 », « T1 », « T2 » et « T3 ». Ces temps sont les états possibles de la FSM, et donc du processeur. Dans le processus « statetable », on détermine le prochain état de la FSM selon le bit « run » et « rst », mais aussi l'état et l'instruction actuel.

```
controlsignals : PROCESS (Tstep_Q, i, xReg, yReg)
           BEGIN

CASE Tstep_Q IS

WHEN TO =>
                        N T0 =>
done <=
                        inControl <= "10000000000";
outControl <= "01000000000";
                        done <= '0';
                       cLSE
    mode <= '0';
    END IF;
WHEN OTHERS =>
    inControl <= (OTHERS => '0');
    outControl <= (OTHERS => '0');
END CASE;
EN T2 =>
                  IN OTHERS =>
inControl <= (OTHERS => '0');
outControl <= (OTHERS => '0');
                        END CASE:
            END CASE;
END PROCESS;
            fsmflipflops: PROCESS (clk, rst, Tstep_D)
                    rising_edge(clk) THEN
IF rst = '1' THEN
   Tstep_Q <= T0;</pre>
                        Tstep_Q <= Tstep_D;
                    END IF;
           END IF;
END PROCESS;
            stateValue <= Tstep_Q;</pre>
        END arch:
```

Figure 5 - Code VHDL FSM #2

Dans le processus « controlsignals », on décide quels registres activés, quel registre doit-on mettre sur le bus, mais aussi quelle sera la valeur du bit « mode ». Cette décision est prise selon l'état et l'instruction actuel. On utilise la représentation « one hot » de l'adresse des registres X et Y afin de faciliter l'assignation du « inControl » et « outControl ».

Finalement, dans le processus « fsmflipflops », on change l'état de la FSM selon l'horloge et le bouton « reset », mais aussi le prochain état qui a été déterminé auparavant.

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 7 de 18
---	------------	--------------



Partie 2: Testbench

Processeur

```
DUT : processeur PORT MAP(run, clk, rst, din, buswire, done);
                                                                                                                                         PROCESS
BEGIN

REPORT "Testbench starting...";
run <= '1';
rst <= '0';
clk <= '0';
din <= "0000000000";
WAIT FOR 10 ns;
rst <= '1';
clk <= 0';
wait FOR 10 ns;
rst <= '0';
clk <= '0';
wait FOR 10 ns;
-- mv'
din <= "001001001";
wait FOR 10 ns;
clk <= '1';
wait FOR 10 ns;
clk <= '0';
wait FOR 10 ns;
clk <= '0';
wait FOR 10 ns;
clk <= '1';
wait FOR 10 ns;
clk <= '0';
wait FOR 10 ns;
clk <= '1';

                                                                                                                                                          WAIT;
END PROCESS;
```

Figure 6 - Code VHDL du testbench Processeur

Ce testbench vérifie effectue un déplacement de constante, un déplacement de registre à registre, une addition et une soustraction.

Rapport de laboratoire 4 Hiver 2023 Page 8 de 18	Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 8 de 18
--	---	------------	--------------






Figure 7 - Résultat du testbench Processeur

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Réinitialise la FSM
- 2. MVI une valeur de 1 dans le reg1
- 3. MV le reg1 dans le reg0
- 4. Additionne le reg0 avec le reg1
- 5. Enregistre la valeur dans le reg0
- 6. Soustrait le reg1 du reg0
- 7. Enregistre la valeur dans le reg0

AddSub

Figure 8 - Code VHDL du testbench AddSub

Ce testbench effectue trois soustractions et quatre additions, tout en testant des valeurs normales et des exceptions comme les « overflows ».

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 9 de 18
---	------------	--------------






Figure 9 - Résultat du testbench AddSub

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Soustrait
 - a. 0-0=0
 - b. 1-1=0
 - c. 511-1=510
- 3. Additionne
 - a. 1+511=0
 - b. 511+1=0
 - c. 511+511=510
 - d. 1+1=2

Registre

```
DUT : registre PORT MAP(rin, clk, activated, rout);

PROCESS BEGIN

REPORT "Testbench starting...";

rin <= 9d"0";
clk <= '0';
activated <= '0';
wAIT FOR 10 ns;
clk <= '1';
wAIT FOR 10 ns;
clk <= '0';
wAIT FOR 10 ns;
clk <= '0';
wAIT FOR 10 ns;
-- test sans activated
rin <= 9d"3";
clk <= '1';
wAIT FOR 10 ns;
-- test avec activated
activated <= '1';
clk <= '1';
wAIT FOR 10 ns;
clk <= '0';
wAI
```

Figure 10 - Code VHDL du testbench Registre

Ce testbench essaie d'assigner une valeur sans que le registre soit activé, puis réessaie avec le registre activé.

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 10 de 18
---	------------	---------------






Figure 11 - Résultat du testbench Registre

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Tente d'assigner la valeur 3 au registre sans l'activer
- 3. Le « rout » reste à « undefined » (X)
- 4. Réessaie avec l'activation
- 5. Le « rout » devient 3



FSM

```
process begin
    report "Testbench starting...";
    run <= '1';
    clk <= '0';
    wait for 10 ns;
    -- mv
    i <= "0000";
    xReg <= "000000001";
    yReg <= "000000001";
    clk <= '1';
    wait for 10 ns;
    clk <= '1';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '1';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '1';
    wait for 10 ns;
    clk <= '1';
    wait for 10 ns;
    clk <= '1';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '1';
    wait for 10 ns;
    clk <= '0';
    wait for 10 ns;
    clk <= '1';
    wait for 10
```

Figure 12 - Code VHDL du testbench FSM

Ce testbench vérifie les étapes et le contrôle des signaux de la FSM pour le MV, MVI, ADD et SUB, puis teste le RESET.

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 12 de 18
---	------------	---------------






Figure 13 - Résultat du testbench FSM

Afin de réduire la grosseur de l'image, les « one hot » sont affichés en décimales. Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Fait un MV (000)
 - a. Passe au T1 et retourne au T0
- 3. Fait un MVI (001)
 - a. Passe au T1 et retourne au T0
- 4. Fait un ADD (010)
 - a. Passe au T1, T2, T3 et retourne au T0
- 5. Fait un SUB (011)
 - a. Passe au T1, T2, T3 et retourne au T0
- 6. Fait un ADD (010) pour tester le RESET
 - a. Passe au T1, T2, puis on active le RESET et retourne au T0
- 7. À chaque T0, le bit « done » est à 1.
- 8. DIN est utilisé en outControl et IR en inControl au T0



Partie 3: Interfacer le circuit

Interface

Figure 14 - Code VHDL Interface

Afin d'interfacer le circuit, nous avons créé une entité « processeur_interface ». Cette entité utilise en entrée et en sortie les différents contrôles du FPGA, notamment les interrupteurs, les boutons, l'horloge, les témoins lumineux et les afficheurs 7-segments. Les neuf premiers interrupteurs représentent le DIN (IIIXXXYYY) et le dernier est le bit « run ». Le bouton 0 sert à l'horloge et le bouton 1 sert au RESET. Les boutons sont « debouncer » afin de s'assurer qu'il n'y a qu'une activation par enfoncement. Les témoins lumineux affichent les valeurs du bus de données, ainsi que l'état « done » du processeur. Finalement, les trois premiers 7-segments affichent les valeurs des interrupteurs en octale, puis les trois derniers affichent la valeur du bus sous forme hexadécimale.



Partie 4 : Utilisation de la mémoire

Interface mémoire

```
USE ieee.std_logic_1164.ALL;
USE work.sseg_constants.ALL;
         USE work.processeur_constants.ALL;
USE work.ff.ALL;
         USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE work.inst_mem;
6
7
8
9
         USE work.registre_constants.ALL;
       □ ENTITY processeur_mem_interface IS □ PORT (
                    T (
SW: IN STD_LOGIC_VECTOR(0 DOWNTO 0);
KEY: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
CLOCK_50: IN STD_LOGIC;
LEDR: OUT STD_LOGIC,
HEXO, HEX1, HEX2, HEX3, HEX4, HEX5: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
11234156789012224567890123345678901224443
         END processeur_mem_interface;
       ■ARCHITECTURE arch OF processeur_mem_interface IS
               SIGNAL run, clk, rst : STD_LOGIC;
SIGNAL buswire, din : STD_LOGIC_VECTOR(8 DOWNTO 0);
               SIGNAL done : STD LOGIC
               SIGNAL address, nextAddress : STD_LOGIC_VECTOR(4 DOWNTO 0) := "00000";
       ⊟BEGIN
               run <= SW(0);
d_key0 : ENTITY work.debounce PORT MAP(CLOCK_50, KEY(0), clk);
d_key1 : ENTITY work.debounce PORT MAP(CLOCK_50, KEY(1), rst);</pre>
               processeur0 : processeur PORT MAP(run, clk, rst, din, buswire, done);
               LEDR <= address & "0000" & done;
              sseg0 : sseg PORT MAP(buswire(3 DOWNTO 0), HEX0);
sseg1 : sseg PORT MAP(buswire(7 DOWNTO 4), HEX1);
sseg2 : sseg PORT MAP("000" & buswire(8), HEX2);
sseg3 : sseg PORT MAP("0" & din(2 DOWNTO 0), HEX3);
sseg4 : sseg PORT MAP("0" & din(5 DOWNTO 3), HEX4);
sseg5 : sseg PORT MAP("0" & din(8 DOWNTO 6), HEX5);
               nextAddress <= address + "00001";
counter : registre GENERIC MAP(5) PORT MAP(nextAddress, clk, done and run, address);
mem : inst_mem PORT MAP(address, clk, din);</pre>
```

Figure 15 - Code VHDL Interface Mémoire

Pour interfacer la mémoire, on remplace les interrupteurs 9 à 1 par un signal de 9 bits « din ». Afin de savoir l'adresse actuelle, on utilise un registre qui prend en entrée l'adresse suivante (adresse actuelle plus un), l'horloge, le bit « done » et « run » comme bit d'activation, et qui sort l'adresse actuelle. L'adresse actuelle change donc pour l'adresse suivante chaque fois que le processeur retourne à l'état T0. On donne finalement en entrée à l'instance mémoire cette adresse, l'horloge et on sort la valeur à l'adresse dans le vecteur « din ». On affiche aussi l'adresse actuel sur les témoins lumineux 9 à 5. Les trois premiers 7-segments, eux, affichent la valeur sortant de la mémoire.



Mémoire

```
1
2
3
4
5
6
7
8
9
     DEPTH = 32;
     WIDTH = 9;
     ADDRESS_RADIX = HEX;
     DATA_RADIX = BIN;
      CONTENT
     BEGIN
      00 : 001001001; -- MVI REG1 <= 1
           001000010; --
     01:
                            MVI REGO <= 2
           010000001;
000010000;
                            ADD REGO \leftarrow REGO + REG1 (2 + 1 = 3)
11
     03
                            MV REG2 \leftarrow REG0 (3)
12
     04:
           011010001; -- SUB REG2 <= REG2
                                                 - REG1 (3 - 1 = 2)
13
     05:
           000011010;
                         -- MV
                                 REG3 <= REG2 (2)
14
15
16
     06 :
07 :
           000000000;
           000000000;
     08
           00000000;
17
     09 :
           000000000:
18
     0A :
           00000000;
     OB :
19
20
21
22
23
24
25
26
27
28
30
31
           00000000;
           000000000
     OD :
           000000000;
     0E :
           000000000:
     0F
           00000000;
     10:
           00000000;
     11
           000000000:
      12
           000000000;
     13
           000000000:
           00000000;
     15
           000000000;
     16
           000000000
     17
           000000000
32
33
     18
           000000000:
     19 :
           00000000;
     1A :
1B :
1C :
34
35
36
           00000000;
           000000000;
           00000000;
37
     1D :
           000000000:
38
     1E :
           00000000;
39
     1F : 000000000;
40
      END;
```

Figure 16 - Mémoire du fichier « inst_mem.mif »

Dans la mémoire, on utilise seulement les 6 premières adresses, puisqu'elles sont suffisantes pour tester toutes les fonctionnalités du processeur. Voici les instructions en ordre :

- 1. MVI: On déplace la valeur 1 dans le registre 1
- 2. MVI: On déplace la valeur 2 dans le registre 0
- 3. ADD : On additionne le registre 0 avec le registre 1, puis on enregistre la valeur dans le registre 0 (2+1=3)
- 4. MV : On déplace le registre 0 dans le registre 2 (3)
- 5. SUB: On soustrait le registre 1 du registre 2, puis on enregistre la valeur dans le registre 2 (3-1=2)
- 6. MV : On déplace le registre 2 dans le registre 3 (2)

Conception de systèmes digitaux Rapport de laboratoire 4	Hiver 2023	Page 16 de 18
---	------------	---------------



Conclusion

En conclusion, ce laboratoire nous a permis de concevoir un processeur implémentant des opérations de bases, mais aussi de mieux comprendre son fonctionnement et l'utilisation des machines à états. Il a aussi permis de bien mettre en application les connaissances accumulés jusqu'à présent au travers des précédents laboratoires, et de voir comment ses connaissances pourraient être utilisées dans des problèmes plus réels.



Université du Québec à Chicoutimi

Module d'ingénierie

Références

Aucune référence.