

Projet de conception Calculatrice / Processeur Hiver 2023

Conception de systèmes digitaux 6GEI367

Département des Sciences Appliquées Module d'ingénierie

Travail d'équipe

Maxime Simard SIMM26050001

Samuel Gaudreault GAUS09109500

Date de remise : 28 04 2023



Table des matières

Introduction		3
Modification du processeur simple		4
Processeur		4
ALU		5
FSM		6
Registre		8
Testbench des modifications		8
Processeur		8
ALU		12
FSM		14
Affichage VGA		18
Résultat		18
Processeur		19
Affichage		19
Digit Converter		23
Testbench VGA		24
Digit Converter		24
Communication UART		25
Interface		25
UART		26
Conclusion		26
Références		A
Liste des figures		
Figure 1 - Code VHDL Processeur		4
Figure 2 - Code VHDL ALU		5
Figure 3 - Code VHDL FSM #1		6
Figure 4 - Code VHDL FSM #2		7
Figure 5 - Code VHDL du testbench Processeur #1 Figure 6 - Code VHDL du testbench Processeur #2		9
Figure 7 - Code VHDL du testbench Processeur #2 Figure 7 - Code VHDL du testbench Processeur #3		10
Figure 8 - Résultat du testbench Processeur		11
Figure 9 - Code VHDL du testbench ALU		12
Figure 10 - Résultat du testbench ALU		12
Conception de systèmes digitaux	Hivor 2023	Paga 2 da 28

Projet de conception

Hiver 2023

Page 2 de 28



14
15
16
17
18
19
19
20
20
21
21
22
23
24
24
25
26

Introduction

Dans ce projet de conception, nous devrons modifier le processeur simple conçu lors du laboratoire 4 afin d'ajouter quatre instructions supplémentaires, mais aussi pour supporter un affichage VGA des instructions disponibles et des valeurs des registres pendant son utilisation. De plus, nous devrons modifier l'interfaçage du processeur afin d'utiliser comme entrée un clavier qui communiquera avec le processeur par protocole UART. Ce clavier remplacera les interrupteurs qui permettaient d'indiquer au processeur l'instruction à faire et les registres X et Y qui seront affectés par l'instruction (format IIIXXXYYY).

Les instructions déjà présentent sont les suivantes :

- MV (000)
- MVI (001)
- ADD (010)
- SUB (011)

Les instructions qui seront ajoutées au processeur sont les suivantes :

- MUL (100)
- DIV (101)
- POW (110)
- CLR (111)

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 3 de 28
J		



L'instruction MUL permettra de multiplier le registre X avec le registre Y, puis d'enregistrer la valeur résultante dans le registre X. L'instruction DIV permettra de diviser le registre X par le registre Y, puis d'enregistrer la valeur résultante dans le registre X. L'instruction POW permettra de calculer le carré du registre X (donc sa valeur à la puissance 2), puis d'enregistrer la valeur résultante dans le registre X. L'instruction CLR permettra de réinitialiser tous les registres en leur assignant la valeur 0 (leur valeur initiale).

Modification du processeur simple

Processeur

Figure 1 - Code VHDL Processeur

Afin de permettre l'ajout des nouvelles instructions mathématiques, il faut tout d'abord modifier l'entité qui permet de calculer ces instructions. Nous avons donc modifié le nom de l'entité « addsub » pour « alu » (arithmetic-logic unit). Cette entité prend en entrée un vecteur de 3 bits représentant l'instruction qu'elle doit gérer. Pour remplacer le bit « mode » qui était auparavant entrant à l'ancienne entité, nous connectons simplement le signal de 3 bits « i » (l'instruction du registre IR) à l'entrée de l'ALU. Pour permettre le fonctionnement de l'instruction CLR, nous avons dû changer la taille du vecteur « outControl » de 10 bits à 11 bits.

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 4 de 28
---------------------------------------------------------	------------	--------------



Le reste de l'architecture du processeur (connexion des registres au bus et à l'ALU) ne change pas puisqu'il permet déjà de faire les nouvelles instructions dans leur structure actuelle.

ALU

```
library ieee;
use ieee.std_logic_1164.all;
       □package alu_constants is
 5
             component alu is
  GENERIC (n : INTEGER := 9);
                 PORT (
    a, b : IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);
    mode : in std_logic_vector(2 downto 0);
    c : OUT STD_LOGIC_VECTOR(8 DOWNTO 0)
10
);
end component;
       end package;
         LIBRARY ieee;
USE ieee.std_logic_1164.all;
use work.ch8.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
         use ieee.numeric_std.all;
       □ENTITY alu IS

| GENERIC (n : INTEGER := 9);
             PORT (
    a, b : IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);
    mode : in std_logic_vector(2 downto 0);
    c : OUT STD_LOGIC_VECTOR(n-1 DOWNTO 0)

         · );
END alu;
       □ARCHITECTURE arch OF alu IS
       BEGIN
              calculate : process(a, b, mode)
       case mode is
                      41
42
43
44
                  end case;
I process calculate;
         END arch;
```

Figure 2 - Code VHDL ALU

L'entité « alu » prend en entrée un vecteur a et b, ainsi que le mode (l'instruction actuelle). Afin de simplifier l'entièreté des opérations, on convertit les vecteurs en « unsigned » ou en « integer » au besoin afin d'avoir accès aux opérateurs mathématiques. L'addition, la soustraction et la division se font simplement avec l'opérateur. La multiplication, elle, retourne un vecteur ayant une taille correspondante à la somme de la taille du vecteur a et b. Afin de pouvoir retourner un vecteur de même taille que les entrées, on utilise la fonction « resize », qui tronque le vecteur à la taille souhaitée (la longueur du vecteur a). Le calcul de la puissance nécessite une constante, c'est pourquoi nous avons décidé de calculer la puissance de 2. Avant de pouvoir calculer cette puissance, on doit d'abord transformer le vecteur a en « integer ». Finalement, si l'instruction n'est pas une instruction en lien avec l'ALU, on retourne l'addition du vecteur a et b par défaut. L'entité sort ce résultat dans le signal c de taille « n ».



FSM

Figure 3 - Code VHDL FSM #1

Les premières modifications de la FSM se trouve dans le port de l'entité. Nous avons retiré le bit sortant « mode » puisqu'il n'était plus utilisé dans le processeur. Nous avons aussi modifié la taille du vecteur « outControl » de 10 bits à 11 bits pour permettre l'instruction CLR.

Dans le processus « statetable », nous avons ajoutés les instructions MUL (100), DIV (101), POW (110) aux mêmes endroits que l'addition et la soustraction puisque ce sont des instructions mathématiques qui utilisent eux aussi trois coups d'horloge afin d'être complétées. L'instruction CLR (111) a été ajouté où l'instruction MV et MVI se trouvent puisqu'elle n'a besoin qu'un coup d'horloge.



```
70
71
72
73
74
75
76
77
78
                 controlsignals: PROCESS (Tstep_Q, i, xReg, yReg)
         BEGIN
                CASE Tstep_Q IS
                     WHEN TO =>
                          done <= '1';
incontrol <= "10000000000";
outControl <= "00100000000";</pre>
                     WHEN T1 =>
done <= '0';
                          CASE i IS
when "000" =>
  80
         白
  81
                                    inControl <= "000" & xReg;
outControl <= "000" & yReg;</pre>
 82
83
 84
                               when "001
                                    inControl <= "000" & xReg;
  85
                                    outControl <= 000 & xkeg;
outControl <= "00100000000";
en "010" | "011" | "100" | "101" | "110" =>
inControl <= "00100000000";
outControl <= "000" & xkeg;
 86
  87
                               when "010"
 88
  89
  90
                                    inControl <= "00011111111":
  91
 92
93
                                    outControl <= "10000000000":
                               when others =>
                                    inControl <= (others => '0')
outControl <= (others => '0')
 94
 95
 96
                          END CASE;
 97
                     WHEN T2 =>
                          done <= '0';
 98
                          CASE i IS

when "010" | "011" | "100" | "101" | "110" =>

inControl <= "01000000000";
 99
         Ė
100
101
                                    outControl <= "000" & yReg;
102
103
                               when others =>
                                    inControl <= (others => '0');
outControl <= (others => '0');
104
105
106
                          END CASE;
107
                     WHEN T3 =>
                          done <= '0';
108
                          CASE i IS

when "010" | "011" | "100" | "101" | "110" =>
    inControl <= "000" & xReg;
    outControl <= "010000000000";
109
         ፅ
110
111
112
113
                                    inControl <= (others => '0');
outControl <= (others => '0');
114
115
                          END CASE;
116
117
                END CASE;
           END PROCESS:
```

Figure 4 - Code VHDL FSM #2

Dans le processus « controlsignals », on ajoute encore les instructions MUL, DIV et POW aux mêmes endroits que l'addition et soustraction puisqu'ils utilisent les mêmes systèmes de signaux d'entrée et de sortie. L'instruction CLR cependant utilise un « outControl » différent que les autres instructions. Nous avons modifié la taille de ce vecteur afin d'avoir 1 bit de plus dans la représentation « one hot », ce qui permet de tomber dans le cas par défaut du Mux du processeur. Ce cas par défaut met sur le bus le vecteur de 9 bits « 000000000 ». On change ensuite le vecteur « inControl » pour activer l'ensemble des registres. À la suite du coup d'horloge, l'ensemble des registres activés reçoivent la valeur de 0 en entrée, et donc sont réinitialisés à leur valeur initiale.

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 7 de 28
---------------------------------------------------------	------------	--------------



```
-0-00-0-
120
121
             fsmflipflops: PROCESS (clk, rst, Tstep_D)
             IF rising_edge(clk) THEN
IF rst = '1' THEN
122
123
123
124
125
126
127
128
129
                         Tstep_Q <= T0;
                    ELSE
                         Tstep_Q <= Tstep_D;
                     END IF;
             END IF;
END PROCESS;
130
131
              stateValue <= Tstep_Q;
132
133
          end arch;
```

Le processus « fsmflipflops » ne change pas puisqu'il n'est pas touché par l'ajout des nouvelles instructions n'impacte pas

Registre

Aucun changement n'a été fait à l'entité « registre ».

Testbench des modifications

Processeur



Figure 5 - Code VHDL du testbench Processeur #1

```
72
73
din <= "100000001";
74
wait for 5 ns;
75
clk <= '1';
76
wait for 10 ns;
77
clk <= '0';
78
wait for 10 ns;
79
clk <= '1';
80
wait for 10 ns;
81
clk <= '1';
82
wait for 10 ns;
83
clk <= '1';
84
wait for 10 ns;
85
clk <= '1';
88
wait for 10 ns;
87
clk <= '1';
88
wait for 10 ns;
87
clk <= '1';
88
wait for 10 ns;
89
clk <= '0';
90
wait for 10 ns;
91
-- div
yait for 10 ns;
92
din <= "101000001";
93
wait for 10 ns;
clk <= '1';
95
wait for 10 ns;
clk <= '1';
97
wait for 10 ns;
clk <= '1';
98
clk <= '1';
99
wait for 10 ns;
clk <= '1';
103
wait for 10 ns;
clk <= '1';
104
wait for 10 ns;
clk <= '1';
105
wait for 10 ns;
clk <= '1';
107
wait for 10 ns;
clk <= '1';
108
wait for 10 ns;
clk <= '1';
109
wait for 10 ns;
clk <= '1';
107
wait for 10 ns;
clk <= '1';
108
wait for 10 ns;
clk <= '1';
109
wait for 10 ns;
clk <= '1';
110
wait for 10 ns;
121
wait for 10 ns;
122
clk <= '1';
123
wait for 10 ns;
124
clk <= '1';
125
wait for 10 ns;
126
clk <= '1';
127
wait for 10 ns;
128
clk <= '1';
129
wait for 10 ns;
120
clk <= '1';
121
wait for 10 ns;
122
clk <= '1';
123
wait for 10 ns;
124
clk <= '1';
125
wait for 10 ns;
126
clk <= '1';
127
wait for 10 ns;
128
clk <= '1';
129
wait for 10 ns;
120
clk <= '1';
121
wait for 10 ns;
122
clk <= '1';
123
wait for 10 ns;
124
clk <= '1';
125
wait for 10 ns;
126
clk <= '1';
127
wait for 10 ns;
128
clk <= '1';
129
wait for 10 ns;
120
clk <= '1';
121
wait for 10 ns;
122
clk <= '1';
123
wait for 10 ns;
124
clk <= '1';
125
wait for 10 ns;
126
clk <= '1';
127
wait for 10 ns;
128
clk <= '1';
129
wait for 10 ns;
120
clk <= '1';
121
wait for 10 ns;
122
clk <= '1';
123
wait for 10 ns;
124
clk <= '1';
125
wait for 10 ns;
126
clk <= '1';
127
wait for 10 ns;
128
clk <= '1';
129
wait for 10 ns;
120
clk <= '1';
120
mait for 10 ns;
120
clk <= '1';
120
mait for 10 ns;
120
clk <= '1';
120
mait for 10 ns;
120
clk <= '1';
121
mait for 10 ns;
122
clk <= '1';
123
mait for 10 ns;
124
clk <= '1';
125
mait for 10 ns;
126
clk <= '1';
127
mait for 10 ns;
128
clk <= '1';
129
mait for 10 ns;
120
clk <= '1';
120
mait for
```

Figure 6 - Code VHDL du testbench Processeur #2

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 9 de 28
---------------------------------------------------------	------------	--------------



```
-- clr
din <= "111000000";
wait for 5 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
wait;
end process;
end architecture test;
131
132
133
134
135
136
137
138
139
  140
141
142
143
144
```

Figure 7 - Code VHDL du testbench Processeur #3

Ce testbench vérifie effectue un déplacement de constante, un déplacement de registre à registre, une addition, une multiplication, une division, une puissance de 2, une soustraction et une réinitialisation des registres.






Figure 8 - Résultat du testbench Processeur

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Réinitialise la FSM
- 2. MVI une valeur de 2 dans le reg1
- 3. MV le reg1 dans le reg0
- 4. Additionne le reg0 avec le reg1
- 5. Enregistre la valeur dans le reg0
- 6. Multiplie le reg0 avec le reg1
- 7. Enregistre la valeur dans le reg0
- 8. Divise le reg0 par le reg1
- 9. Enregistre la valeur dans le reg0
- 10. Soustrait le reg1 du reg0
- 11. Enregistre la valeur dans le reg0
- 12. Réinitialise les registres



ALU

Figure 9 - Code VHDL du testbench ALU

Ce testbench effectue trois additions, trois soustractions, une multiplication, une division et une puissance de 2.




Figure 10 - Résultat du testbench ALU

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Additionne
 - a. 1+1=2

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 12 de 28
---------------------------------------------------------	------------	---------------



- b. 511+1=0
- c. 1+511=0
- 3. Soustrait
 - a. 511-1=510
 - b. 511-511=0
 - c. 1-1=0
- 4. Multiplie
 - a. 10*2=20
- 5. Divise
 - a. 10/2=5
- 6. Puissance de 2
 - a. 10^2=100



FSM

```
22
23
                                run <= '1';
clk <= '0';
24
25
                                wait for 10 ns;
                                i <= "000";
xReg <= "00000001";
yReg <= "00000001";
clk <= '1';
26
27
28
29
30
                                wait for 10 ns;
clk <= '0';
31
                               clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
32
33
34
35
36
37
                                wait for 10 ns;
                                valt for 10 is,
-- mvi
i <= "001";
clk <= '1';
wait for 10 ns;
clk <= '0';</pre>
38
39
40
41
42
                                wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
43
44
45
46
                                wait for 10 ns;
47
                                i <= "010";
clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
48
49
50
51
52
53
54
55
56
57
                                wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
58
                                clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
59
60
61
62
63
64
                                wait for 10 ns;
65
```

Figure 11 - Code VHDL du testbench FSM #1






Figure 12 - Code VHDL du testbench FSM #2



```
-- pow
120
                        i <= "110";
clk <= '1';
121
122
                        wait for 10 ns;
clk <= '0';
123
124
125
                        wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
126
127
128
                        wait for 10 ns;
clk <= '1';
129
130
                        wait for 10 ns;
clk <= '0';
131
132
                        wait for 10 ns;
clk <= '1';
133
                       wait for 10 ns;
clk <= '0';
wait f</pre>
134
135
136
                        wait for 10 ns;
137
                        -- clr
i <= "111"
138
139
                        clk <= '1'
140
                        wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
141
142
143
144
                        wait for 10 ns;
clk <= '0';
145
146
                        wait for 10 ns;
147
                        -- test reset
i <= "010";
clk <= '1';
148
149
150
                        wait for 10 ns;
clk <= '0';
151
152
                        wait for 10 ns;
clk <= '1';
153
154
                       clk <= 1;
wait for 10 ns;
clk <= '0';
wait for 10 ns;
rst <= '1';
clk <= '1';</pre>
155
156
157
158
159
                       wait for 10 ns;
rst <= '0';
clk <= '0';</pre>
160
161
162
163
                        wait;
                   end process;
164
165
             end architecture test;
```

Figure 13 - Code VHDL du testbench FSM #3

Ce testbench vérifie les étapes et le contrôle des signaux de la FSM pour le MV, MVI, ADD, SUB, MUL, DIV, POW et CLR, puis teste le RESET.





Figure 14 - Résultat du testbench FSM

Afin de réduire la grosseur de l'image, les « one hot » sont affichés en décimales. Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Fait un MV (000)
 - a. Passe au T1 et retourne au T0
- 3. Fait un MVI (001)
 - a. Passe au T1 et retourne au T0
- 4. Fait un ADD (010)
 - a. Passe au T1, T2, T3 et retourne au T0
- 5. Fait un SUB (011)
 - a. Passe au T1, T2, T3 et retourne au T0
- 6. Fait un MUL(100)
 - a. Passe au T1, T2, T3 et retourne au T0
- 7. Fait un DIV (101)
 - a. Passe au T1, T2, T3 et retourne au T0
- 8. Fait un POW (110)
 - a. Passe au T1, T2, T3 et retourne au T0
- 9. Fait un CLR (111)
 - a. Passe au T1, T2, T3 et retourne au T0
- 10. Fait un ADD (010) pour tester le RESET
 - a. Passe au T1, T2, puis on active le RESET et retourne au T0
- 11. À chaque T0, le bit « done » est à 1.
- 12. DIN est utilisé en outControl et IR en inControl au T0



Affichage VGA

Résultat




Figure 15 - Affichage VGA

Ceci est le résultat de l'affichage VGA. Comme on peut le voir, les instructions et leur valeurs correspondantes sont écrits en haut. En dessous, on voit les valeurs actuelles des registres 0 à 7 en base 10. On voit aussi la valeur du DIN en octal.



Processeur

Figure 16 - Code VHDL Processeur

On ajoute l'entité « text_screen » au processeur. On donne en entrée les paramètres nécessaires pour la communication VGA ainsi que les sorties des registres.

Affichage

```
BENTITY text_screen IS

PORT (
CLOCK_50 : IN STD_LOGIC;
KEY : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
VGA_R, VGA_G, VGA_B : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
VGA_RS : OUT STD_LOGIC;
VGA_VS : OUT STD_LOGIC;
CPU_clk : IN STD_LOGIC,
CPU_clk : IN STD_LOGIC_VECTOR(8 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(1 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(2 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(3 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR IS
CPU_clk : IN STD_LOGIC_VECTOR(3 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(1 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(3 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(1 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(3 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(1 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(3 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(1 DOWNTO 0)
CPU_clk : IN STD_LOGIC_VECTOR(1
```

Figure 17 - Code VHDL VGA #1

Ce code est basé sur lui fournit par le professeur en classe. Les modifications apportées sur le port est principalement l'état du CPU ainsi que les valeurs enregistrées dans chaque registre et dans le DIN. Dans cette entité, nous avons créer trois fonctions permettant de simplifier des conversions de vecteurs. La fonction « ascii_to_vector » permet de convertir un « integer » représentant un caractère en vecteur 7 bits. La fonction « ternary_to_ascii » convertie un vecteur de 3 bits en sa valeur ASCII. La fonction « nibble_to_ascii » fait la même chose, mais pour un vecteur de 4 bits.

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 19 de 28
---------------------------------------------------------	------------	---------------



```
70
71
72
73
74
75
76
77
78
80
81
82
83
84
85
88
89
90
                               SIGNAL curr_char : STD_LOGIC_VECTOR(6 DOWNTO 0) := STD_LOGIC_VECTOR(to_unsigned(32, 7));
                               SIGNAL reg0h, reg0t, reg0u :
SIGNAL reg1h, reg1t, reg1u :
SIGNAL reg2h, reg2t, reg2u :
SIGNAL reg3h, reg3t, reg3u :
SIGNAL reg4h, reg4t, reg4u :
                                                                                                                                              STD_LOGIC_VECTOR(3 DOWNTO 0);
                               SIGNAL reg4h, reg4t, reg4u
SIGNAL reg5h, reg5t, reg5u
SIGNAL reg6h, reg6t, reg6u
                               SIGNAL reg7h, reg7t, reg7u : STD_LOGIC_VECTOR(3 DOWNTO
              ⊟BEGIN
                                            : digit_converter PORT MAP(reg0, reg0h, reg0t, reg0u); : digit_converter PORT MAP(reg1, reg1h, reg1t, reg1u); : digit_converter PORT MAP(reg2, reg2h, reg2t, reg2u); : digit_converter PORT MAP(reg3, reg3h, reg3t, reg3u); : digit_converter PORT MAP(reg4, reg4h, reg4t, reg4u); : digit_converter PORT MAP(reg5, reg5h, reg5t, reg5u); : digit_converter PORT MAP(reg6, reg6h, reg6t, reg6u); : digit_converter PORT MAP(reg7, reg7h, reg7t, reg7u);
```

Figure 18 - Code VHDL VGA #2

Les modifications ci-dessus ajoute un signal pour l'unité, la dizaine et la centaine de chaque registre. Cela permet de faire un affichage en base 10. Les « digit_converter » sont les entités qui permettent cette conversion d'un vecteur 9 bits à trois vecteurs 3 bits.

```
CASE SV IS
WHEN clean0 =>
mem_wr <= '1';
mem_in <= curr_char;
11178
11178
111190
1112122236
11129
1112212256
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
111229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
11229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
1229
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        MEN clean o =>

men_wr = 1;
men_in = curr_char;
men_in = curr_char;
men_wr = 1;
men_in = curr_char;

CASE y IS

WHEN to_unsigned(1, 7) =>

CASE y IS

WHEN to_unsigned(2, 7) =>

curr_char = ascil_to_vector(3);
WHEN to_unsigned(4, 7) =>

curr_char = ascil_to_vector(83);
WHEN to_unsigned(4, 7) =>

curr_char = ascil_to_vector(84);
WHEN to_unsigned(4, 7) =>

curr_char = ascil_to_vector(82);
WHEN to_unsigned(6, 7) =>

curr_char = ascil_to_vector(83);
WHEN to_unsigned(7, 7) =>

curr_char = ascil_to_vector(67);
WHEN to_unsigned(7, 7) =>

curr_char = ascil_to_vector(67);
WHEN to_unsigned(7, 7) =>

curr_char = ascil_to_vector(73);
WHEN to_unsigned(1, 7) =>

curr_char = ascil_to_vector(78);
WHEN to_unsigned(1, 7) =>

curr_char = ascil_to_vector(77);
WHEN to_unsigned(1, 7) =>

curr_char = ascil_to_vector(77);
WHEN to_unsigned(2, 7) =>

curr_char = ascil_to_vector(77);
WHEN to_unsigned(2, 7) =>

curr_char = ascil_to_vector(78);
WHEN to_unsigned(2, 7) =>

curr_char = ascil_to_vector(78);
WHEN to_unsigned(2, 7) =>

curr_char = ascil_to_vector(78);
WHEN to_unsigned(2, 7) =>

curr_char = ascil_to_vector(48);
WHEN to_unsigned(4, 7) =>

curr_char
```

Figure 19 - Code VHDL VGA #3

Afin d'écrire les bons caractères aux bons endroits, on utilise un système de coordonnées X et Y. Puisque l'entité d'affichage VGA écris les caractères ligne par ligne, on vérifie d'abord la ligne actuelle, puis la colonne. Le premier cas écrit « Instructions » et le deuxième écris la première instruction disponible (MV). Le reste des instructions est écrit de la même manière.



```
END CASE;

WHEN to_unsigned(17, 6) =>

CASE x 18

WHEN to_unsigned(17, 7) =>

WHEN to_unsigned(17, 7) =>

CASE x 18

WHEN to_unsigned(2, 7) =>

CASE x 18

WHEN to_unsigned(2, 7) =>

CASE x 18

WHEN to_unsigned(4, 7) =>

CASE x 18

WHEN to_unsigned(4, 7) =>

CASE x 18

WHEN to_unsigned(4, 7) =>

CASE x 18

WHEN to_unsigned(6, 7) =>

CASE x 18

WHEN to_unsigned(8, 7) =>

CASE x 18

WHEN to_unsigned(8, 7) =>

CASE x 18

WHEN to_unsigned(8, 7) =>

CASE x 18

WHEN to_unsigned(1, 7) =>

CASE x 18

WHEN to_unsigned(2, 7) =>

CASE x 18

WHEN to_unsigned(4, 7) =>

WHEN to_unsigned(4, 7) =>

WHEN to_unsigned(4, 7) =>

WHEN to_unsigned(4, 7) =>

CASE x 18

WHEN to_unsigned(4, 7) =>

WHEN to_unsigned(6, 7) =>

CASE x 18

WHEN to_unsigned(6, 7) =>

CASE x 1
```

Figure 20 - Code VHDL VGA #4

La prochaine section de code permet l'écriture dynamique des registres et leurs valeurs. On utilise la fonction expliquée plus haut « nibble_to_ascii » pour transformer les vecteurs en caractères.

```
END CASE;
WHEN OTHERS => curr_char <= ascii_to_vector(32);</pre>
```

Figure 21 - Code VHDL VGA #5

Le dernier cas permet l'écriture dynamique du « DIN » à l'aide de la fonction « ternary_to_ascii ».



```
513
                                               WHEN UIHEKS => CUTT_CNAT <= asc11_t0
                                         END CASE;
515
                                         SV <= clean1;
516
                                   WHEN clean1 =>
                                        x <= x + 1;
SV <= clean2;
517
518
518

519

520 |

521 |

522 |

523 |

524 |

525 |

526 |

527 |
                                   WHEN clean2 =>
mem_wr <= '0';
                                        IF (x > screen_width - 1) THEN
    x <= to_unsigned(0, 7);
    y <= y + 1;
    SV <= clean3;</pre>
                                         ELSE
                                        SV <= clean0;
END_IF;
527

528

529

530

531

532

533

534

535

536

537
                                   WHEN clean3 =>
                                         IF (y > screen_height - 1) THEN
    SV <= done;</pre>
                                         ELSE
                                         SV <= clean0;
END IF;
                                  WHEN done =>
IF cpu_clk = '1' THEN
SV <= clean0;
END IF;
WHEN OTHERS =>
SV <= clean0;
538
539
540
                             END CASE;
```

Figure 22 - Code VHDL VGA #6

Après avoir passé par-dessus toutes les lignes et colonnes, on atteint l'état « done ». Une fois dans cette état, l'affichage VGA attend un coup d'horloge pour rafraichir l'affichage. Pour rafraichir, on retourne simplement à l'état « clean0 », qui recommence le parcours des lignes et des colonnes.



Digit Converter

```
| This component is | Section | Sect
```

Figure 23 - Code VHDL Digit Converter

Dans cette entité, on convertit un vecteurs 9 bits en trois vecteurs 4 bits représentant l'unité, la dizaine et la centaine. Pour ce faire, on utilise les modulos de 1000, 100 et 10 afin d'avoir les restes de ces trois parties d'un nombre. Une fois chaque reste obtenu, on peut simplement diviser cette valeur par 1 pour les unités, 10 pour les dizaines et 100 pour les centaines pour avoir le chiffre à cette position.



Testbench VGA

Digit Converter

Figure 24 - Code VHDL du testbench Digit Converter

Ce testbench vérifie si les vecteurs se font bien convertir en unité, dizaine et centaine.




Figure 25 - Résultat du testbench Digit Converter

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Pour « 1 », on a :
 - a. Centaine: 0
 - b. Dizaine: 0
 - c. Unité: 1
- 3. Pour « 8 », on a:
 - a. Centaine: 0
 - b. Dizaine: 0

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 24 de 28
---------------------------------------------------------	------------	---------------



```
c. Unité: 8
```

4. Pour « 64 », on a :

a. Centaine: 0

b. Dizaine: 6

c. Unité: 4

5. Pour « 256 », on a :

a. Centaine: 2

b. Dizaine: 5

c. Unité: 6

6. Pour « 1 », on a :

a. Centaine: 0

b. Dizaine: 0

c. Unité: 1

Communication UART

Interface

```
uart0: UART port map(CLOCK_50, rx, tx, done_receiving, uart_ascii, count);

uartoutput: process(count)

begin

if done_receiving = '1' then

if count = "00" then

din(6) <= ascii_to_ternary(uart_ascii)(0);

din(7) <= ascii_to_ternary(uart_ascii)(2);

elsif count = "01" then

din(3) <= ascii_to_ternary(uart_ascii)(0);

din(4) <= ascii_to_ternary(uart_ascii)(0);

din(4) <= ascii_to_ternary(uart_ascii)(1);

din(5) <= ascii_to_ternary(uart_ascii)(2);

elsif count = "10" then

din(0) <= ascii_to_ternary(uart_ascii)(2);

elsif count = "10" then

din(0) <= ascii_to_ternary(uart_ascii)(1);

din(1) <= ascii_to_ternary(uart_ascii)(2);

end if;

end if;

end process;

END arch;
```

Figure 26 - Code VHDL Interface

Cet ajout à l'interface du processeur permet de recevoir les entrées UART et d'insérer ses valeurs dans les bons bits du « DIN ». Dépendant de la valeur du signal « count », on inscrit les valeurs dans les trois premiers bits, trois deuxièmes bits, ou trois derniers bits. Pour ce faire, on utilise la fonction « ascii_to_ternary » pour convertir la valeur ascii du vecteur en vecteur de 3 bits.



UART

```
if clock_50' event and clock_50='1' then --equivalent du VDFF (code du livre)
                          -detection du bit start du message
f (rx='0' and counter=0) then
   done_receiving <= '0';
   data_receiving := '1';
   elsif (counter=2604 and data receiving)</pre>
                                                    and data_receiving='1') then
                            elsif (counter=2
                                   UART_buffer(0)<=rx;
                           elsif (counter=7812 and data_receiving='1') then
    UART_buffer(1)<=rx;</pre>
                           (counter=23436 and data_receiving='1') then
UART_buffer(4)<=rx;</pre>
                            elsif (counter=33852 and data_receiving='1') then UART_buffer(6)<=rx;
                            elsif (counter=39060 and data_receiving='1') then
    UART_buffer(7)<=rx;</pre>
                            elsif (counter=44268 and data_receiving='1') then
    UART_buffer(8)<=rx;</pre>
                            elsif (rx='1' and data_receiving='1' and counter=49476) then done_receiving <= '1';
                                   counter:=0
                                   data_receiving := '(
tx_flag:='1';
UART_buffer(9)<=rx;</pre>
                                         _receiving := '0';
                                   if not(UART_buffer = "000000000") then
  if count = "10" then
    count <= "00";</pre>
                                       e1se
                                           count <= count + 1;
                           coun
end if;
end if;
end if;
```

Figure 27 - Code VHDL UART

Voici le code UART du cours complété. On ajoute les valeurs de « rx » dans le « UART_buffer » à chaque fois que le compteur atteint une valeur centrée sur le prochain bit. Une fois terminé, on augmente le compteur d'entrée UART qui représente quels 3 bits nous sommes en train de modifier dans le « DIN ». Ce compteur boucle les valeurs 0, 1 et 2.

Conclusion

En conclusion, ce projet de conception nous a permis d'ajouter de nouvelles instructions, un affichage graphique et une entrée clavier au processeur précédemment réaliser. Avec cette nouvelle solution, nous pouvons maintenant voir les registres changer en direct, et écrire l'entrée « DIN » sans l'utilisation d'un vecteur d'interrupteurs. Nous avons aussi eu l'occasion d'expérimenter et de mieux comprendre le fonctionnement du protocole UART et du VGA. Des pistes d'amélioration au projet seraient d'ajouter un

Conception de systèmes digitaux	Hiver 2023	Page 26 de 28
Projet de conception		



historique des instructions, un calcul de puissance « X » à la « Y », et permettre l'écriture naturel des équations par clavier (par exemple reg0 + reg1 ou reg0 = 2).



Université du Québec à Chicoutimi

Module d'ingénierie

Références

Aucune référence.