

Rapport de laboratoire No 1 **Introduction au VHDL**

Hiver 2023

Conception de systèmes digitaux 6GEI367

Département des Sciences Appliquées Module d'ingénierie

Travail d'équipe

Maxime Simard SIMM26050001

Samuel Gaudreault GAUS09109500

Date de remise : 3 02 2023



Table des matières		
Introduction		4
Question 1 : Utilisation des interrupteurs et témoins lumineu	X	4
Explication du programme		4
Testbench		4
Question 2 : Détecteur du « 1 » le plus significatif		6
Explication du programme		6
Testbench		6
Question 3a : Décodeur 7-segments		9
Explication du programme		9
Testbench		10
Question 3b : Réalisation d'un multiplexeur simple		12
Explication du programme		12
Testbench		12
Question 3c : Réalisation d'un multiplexeur complexe		14
Explication du programme		14
Testbench		14
Question 4 : Utilisation d'un décodeur 7-segments		16
Explication du programme		16
Testbench		17
Question 5 : Révision		19
Explication du programme		19
Testbench		19
Conclusion		21
Références		A
TC:Sicilots		
Liste des figures		
Figure 1 - Code VHDL #1		4
Figure 2 - Code VHDL du testbench #1		5
Figure 3 - Résultat du testbench #1		5
Figure 4 - Code VHDL #2		6
Figure 5 - Code VHDL du testbench #2		7
Figure 7 Code VHDL #3 a)		8
Figure 8 Code VHDL du testboneh #3 a)		
Figure 8 - Code VHDL du testbench #3 a) Figure 9 - Valeur de chaque chiffre sur un 7-segments		10
	<u> </u>	11
Conception de systèmes digitaux Rapport de laboratoire 1	Hiver 2023	Page 2 de 22



Figure 10 - Résultat du testbench #3 a)	11
Figure 11 - Code VHDL #3 b)	12
Figure 12 - Code VHDL du testbench #3 b)	13
Figure 13 - Résultat du testbench #3 b)	13
Figure 14 - Code VHDL #3 c)	14
Figure 15 - Code VHDL du testbench #3 c)	15
Figure 16 - Résultat du testbench #3 c)	15
Figure 17 - Code VHDL #4	16
Figure 18 - Code VHDL du testbench #4	18
Figure 19 - Résultat du testbench #4	18
Figure 20 - Code VHDL #5	19
Figure 21 - Code VHDL du testbench #5	20
Figure 22 - Résultat du testbench #5	20

Liste des tableaux

Tableau 1 - Affichage en fonction des interrupteurs

17



Introduction

Dans ce laboratoire, nous apprendrons à concevoir un pilote de périphérique simple. Tout d'abord, nous utiliserons les interrupteurs et témoins lumineux, puis écrirons en VHDL un détecteur du bit le plus significatif. Ensuite, nous combinerons ce code avec un décodeur 7-segments et écrirons deux multiplexeurs. Finalement, après avoir écrit quatre lettres avec le décodeur 7-segments, nous combinerons cette partie avec le multiplexeur de la partie précédente pour faire un affichage dépendant des entrées (switch).

Question 1 : Utilisation des interrupteurs et témoins lumineux Explication du programme

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
    □PACKAGE lab1_1 IS
          COMPONENT partiel IS
               PORT (
SW : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
LEDR : OUT STD_LOGIC_VECTOR(9 DOWNTO 0)
 6
7
8
9
          );
END COMPONENT;
10
     END PACKAGE;
12
13
       LIBRARY ieee;
14
      USE ieee std_logic_1164.ALL;
15
16
17
18
19
20
     ⊟ENTITY partie1 IS
           PORT (
SW: IN STD_LOGIC_VECTOR(9 DOWNTO 0);
LEDR: OUT STD_LOGIC_VECTOR(9 DOWNTO 0)
21 END pa
22 BARCHI
24 BEGIN
      END partie1;
   ■ARCHITECTURE Behavior OF partie1 IS
25
26
          LEDR <= SW;
    END Behavior;
```

Figure 1 - Code VHDL #1

Ce code VHDL assigne la valeur de l'entrée SW (10 bits) à la sortie LEDR (10 bits). À l'aide du fichier « DE_10.qsf », on peut comprendre que l'entrée SW représente les interrupteurs du FPGA et que la sortie LEDR représente les témoins lumineux. Cela a donc pour effet d'allumer la lumière correspondante à l'interrupteur lorsqu'on active ce-dernier.

	1	
Conception de systèmes digitaux Rapport de laboratoire 1	Hiver 2023	Page 4 de 22



```
1  LIBRARY jeee;
2  USE jeee.std_logic_l164.ALL;
3  USE jeee.std_logic_unsigned.ALL;
4  USE jeee.numeric_std.ALL;
5  USE work.labl_1.ALL;
6  USE work.labl_1.ALL;
7  BENTITY partiel_tb IS
8  END partiel_tb;
9  END partiel_tb;
10  BARCHITECTURE test OF partiel_tb IS
11  SIGNAL SW : STD_LOGIC_VECTOR(9 DOWNTO 0);
12  SIGNAL LEDR : STD_LOGIC_VECTOR(9 DOWNTO 0);
13  BBEGIN
14  DUT : partiel PORT MAP(SW, LEDR);
15  PROCESS BEGIN
16  REPORT "Testbench starting...";
17  FOR i IN 0 TO 1023 LOOP
17  SW <= STD_LOGIC_VECTOR(to_unsigned(i, SW'length));
19  WAIT FOR IO ns;
10  SW <= STD_LOGIC_VECTOR(to_unsigned(i, SW'length));
11  REPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);
12  END IF;
13  END LOOP;
14  WAIT;
15  END PROCESS;
15  END ARCHITECTURE test;
16  END ARCHITECTURE test;
17  END ARCHITECTURE test;
18  END ARCHITECTURE test;
19  END ARCHITECTURE test;
19  END ARCHITECTURE test;
10  END ARCHITECTURE test;
11  END ARCHITECTURE test;
11  END ARCHITECTURE test;
11  END ARCHITECTURE test;
11  END ARCHITECTURE test;
12  END ARCHITECTURE test;
12  END ARCHITECTURE test;
11  END ARCHITECTURE test;
12  END ARCHITECTURE test;
12  END ARCHITECTURE test;
12  END ARCHITECTURE test;
12  END ARCHITECTURE test;
13  END ARCHITECTURE test;
14  END ARCHITECTURE test;
15  END ARCHITECTURE test;
15  END ARCHITECTURE test;
16
```

Figure 2 - Code VHDL du testbench #1

Ce testbench vérifie pour toutes les valeurs possibles si l'entrée n'égale pas la sortie. Si c'est le cas, on écrit les valeurs qui sont problématiques, sinon on n'écrit rien.

```
# ** Note: Testbench starting...
# Time: 0 ps Iteration: 0 Instance: /partiel_tb
```

Figure 3 - Résultat du testbench #1

Comme on peut le voir dans la figure ci-dessus, puisqu'il n'y a aucune sortie, les valeurs à la sortie sont les valeurs souhaitées.



Question 2 : Détecteur du « 1 » le plus significatif

Explication du programme

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
      □PACKAGE lab1_2 IS
               COMPONENT partie2 IS
                     PORT (
SW : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
LEDR : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
  6
7
  8
9
       END COMPONENT;
END PACKAGE;
10
11
12
13
         LIBRARY ieee;
14
15
16
17
18
         USE ieee.std_logic_1164.ALL;
      ■ENTITY partie2 IS
               PORT (
SW : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
19
20
21
22
23
24
25
                     LEDR : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
         END partie2;
       BARCHITECTURE arch OF partie2 IS
              GIN
PROCESS (ALL) BEGIN
CASE ? SW IS

WHEN "1-----" => LEDR <= 3d"7";
WHEN "01-----" => LEDR <= 3d"6";
WHEN "001----" => LEDR <= 3d"5";
WHEN "00001---" => LEDR <= 3d"4";
WHEN "000001--" => LEDR <= 3d"3";
WHEN "000001-" => LEDR <= 3d"2";
WHEN "0000001-" => LEDR <= 3d"1";
WHEN "0000001-" => LEDR <= 3d"0";
WHEN "0000000-" => LEDR <= 3d"0";
      ⊟BEGIN
26
27
28
29
30
31
32
33
34
35
                           WHEN OTHERS => LEDR <= 3d"0";
36
                     END CASE?;
               END PROCESS;
         END arch;
```

Figure 4 - Code VHDL #2

On utilise encore les interrupteurs du FPGA en entrée pour représenter 8 bits, et les témoins lumineux pour représenter un chiffre de 3 bits (0 à 7). Le chiffre affiché à l'aide des témoins lumineux est la position du bit le plus significatif de l'entrée (interrupteurs). Pour ce faire, on utilise les « don't care », vérifiant donc si le bit le plus à gauche (plus significatif) est à 1. Si oui, la sortie sera la position 7. Si non, on vérifie le bit de la prochaine position, ainsi de suite.



```
| LIBRARY | see; | USE | see.std | logic_ll64.ALL; | USE | work.labl_2.ALL; | USE | work.lab
```

Figure 5 - Code VHDL du testbench #2

Ce testbench vérifie si l'entité « partie2 » est bel est bien capable de détecter la position du bit le plus significatif en essayant huit cas possibles.



```
** Note: Testbench starting...
   Time: 0 ps Iteration: 0 Instance: /partie2_tb
** Note: SW = 00000001; position = 000
  Time: 10 ns Iteration: 0 Instance: /partie2 tb
** Note: SW = 00000010; position = 001
  Time: 20 ns Iteration: 0 Instance: /partie2_tb
** Note: SW = 00000100; position = 010
  Time: 30 ns Iteration: 0 Instance: /partie2 tb
** Note: SW = 00001000; position = 011
   Time: 40 ns Iteration: 0 Instance: /partie2_tb
** Note: SW = 00010000; position = 100
   Time: 50 ns Iteration: 0 Instance: /partie2_tb
** Note: SW = 00100000; position = 101
  Time: 60 ns Iteration: 0 Instance: /partie2 tb
** Note: SW = 01000000; position = 110
   Time: 70 ns Iteration: 0 Instance: /partie2_tb
** Note: SW = 10000000; position = 111
   Time: 80 ns Iteration: 0 Instance: /partie2 tb
```

Figure 6 - Résultat du testbench #2

Comme on peut le voir dans la figure ci-dessus, les valeurs correspondent bien à la position du bit le plus significatif.



Question 3a : Décodeur 7-segments

Explication du programme

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
      □PACKAGE lab1_3a IS
□ COMPONENT partie3a IS
□ PORT (
 456789
                                   IN STD_LOGIC_VECTOR(7 DOWNTO 0);
                          HEXO : OUT STD_LOGIC_VECTOR (6 DOWNTO 0)
              );
END COMPONENT;
10
12
13
14
              COMPONENT bit_significatif IS
                    PORT (
SW: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
      LEDR : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
16
              );
END COMPONENT:
17
18
19
20
       END PACKAGE;
        LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE work.sseg_constants.ALL;
USE work.lab1_3a.ALL;
21
22
23
24
25
26
27
      □ENTITY partie3a IS
□ PORT (
| SW : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
28
29
30
                    HEXO : OUT STD_LOGIC_VECTOR (6 DOWNTO 0)
       END partie3a;
31
32
33
34
35
36
      □ARCHITECTURE arch OF partie3a IS
□ SIGNAL a : STD_LOGIC_VECTOR(3 DOWNTO 0);
      ⊟BEGIN
              bit_significatif1 : bit_significatif PORT MAP(SW, a);
sseg0 : sseg PORT MAP(a, HEXO);
        END arch;
37
38
39
        LIBRARY ieee;
        USE ieee.std_logic_1164.ALL;
41
42
43
      BENTITY bit_significatif IS
PORT (
SW : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
LEDR : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
60
        END bit_significatif;
       ■ARCHITECTURE arch OF bit_significatif IS
             GIN

PROCESS (ALL) BEGIN

CASE ? SW IS

WHEN "1-----" => LEDR <= 4d"7";

WHEN "01-----" => LEDR <= 4d"5";

WHEN "0001----" => LEDR <= 4d"5";

WHEN "00001---" => LEDR <= 4d"4";

WHEN "000001--" => LEDR <= 4d"2";

WHEN "0000001-" => LEDR <= 4d"2";

WHEN "0000001-" => LEDR <= 4d"1";

WHEN "0000001-" => LEDR <= 4d"0";

WHEN "0000000-" => LEDR <= 4d"0";

WHEN OTHERS => LEDR <= 4d"0";
                          WHEN OTHERS => LEDR <= 4d"0";
              END CASE?;
END PROCESS;
62
63
64
       END arch;
```

Figure 7 - Code VHDL #3 a)

Ce code prend en entrée 8 interrupteurs et a en sortie HEX0 d'une longueur de 7 bits. Cette sortie représente l'afficheur 7-segments le plus à droite du FPGA. De plus, nous avons réécris puis adapté le code de la partie 2 afin de pouvoir facilement détecter le bit le plus significatif en s'adaptant aux demandes de la partie 3 a).

Conception de systèmes digitaux Rapport de laboratoire 1	Hiver 2023	Page 9 de 22
---	------------	--------------



On instancie donc le component de bit significatif et le component « sseg » (provenant du livre), permettant d'afficher sur un afficheur 7-segments le bit le plus significatif des 8 interrupteurs.

Testbench

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_unsigned.ALL;
USE ieee numeric_std.ALL;
              USE work.lab1_3a.ALL;
            □ENTITY partie3a_tb IS 
|END partie3a_tb;
DEFINITION OF THE PROPERTY OF 
⊟BEGIN
             DUT: partie3a PORT MAP(SW, HEXO);
PROCESS BEGIN
REPORT "Testbench starting...";
                                            SW <= "00000001";
WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEX0 = " & to_string(HEX0);</pre>
                                            SW <= "00000010";
WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEX0 = " & to_string(HEX0);</pre>
                                            SW <= "00000100";
WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEX0 = " & to_string(HEX0);</pre>
                                            SW <= "00001000";
WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEX0 = " & to_string(HEX0);</pre>
                                            SW <= "00010000";
WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEX0 = " & to_string(HEX0);</pre>
                                            SW <= "00100000";
                                            WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);
                                            SW <= "01000000";
                                            SW <= 0.000000 ;
WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEX0 = " & to_string(HEX0);
                                             SW <= "10000000";
                                             WAIT FOR 10 ns;
REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);
                  WAIT;
END PROCESS;
END ARCHITECTURE test;
```

Figure 8 - Code VHDL du testbench #3 a)

Ce testbench vérifie exactement la même chose que le testbench de la partie #2, sauf que cette fois-ci on regarde si la valeur de HEX0 correspond bien au bon affichage 7-segments. Voici à quel vecteur correspond les chiffres de 0 à 9 :



```
constant SS_0 : sseg_type := 7b"1000000";
constant SS_1 : sseg_type := 7b"1111001";
constant SS_2 : sseg_type := 7b"0100100";
constant SS_3 : sseg_type := 7b"0110000";
constant SS_4 : sseg_type := 7b"00110010";
constant SS_5 : sseg_type := 7b"0010010";
constant SS_6 : sseg_type := 7b"00000010";
constant SS_7 : sseg_type := 7b"1111000";
constant SS_8 : sseg_type := 7b"0000000";
constant SS_9 : sseg_type := 7b"0010000";
constant SOFF : sseg_type := 7b"11111111";
```

Figure 9 - Valeur de chaque chiffre sur un 7-segments

```
** Note: Testbench starting...
   Time: 0 ps Iteration: 0 Instance: /partie3a tb
** Note: SW = 00000001; HEX0 = 1000000
  Time: 10 ns Iteration: 0 Instance: /partie3a tb
** Note: SW = 00000010; HEX0 = 1111001
  Time: 20 ns Iteration: 0 Instance: /partie3a tb
** Note: SW = 00000100; HEX0 = 0100100
   Time: 30 ns Iteration: 0 Instance: /partie3a tb
** Note: SW = 00001000; HEX0 = 0110000
   Time: 40 ns Iteration: 0 Instance: /partie3a tb
** Note: SW = 00010000; HEX0 = 0011001
   Time: 50 ns Iteration: 0 Instance: /partie3a_tb
** Note: SW = 00100000; HEX0 = 0010010
   Time: 60 ns Iteration: 0 Instance: /partie3a tb
** Note: SW = 01000000; HEX0 = 0000010
   Time: 70 ns Iteration: 0 Instance: /partie3a tb
** Note: SW = 10000000; HEX0 = 1111000
   Time: 80 ns Iteration: 0 Instance: /partie3a tb
```

Figure 10 - Résultat du testbench #3 a)

Comme on peut le voir dans la figure ci-dessus, les valeurs correspondent bien à la position du bit le plus significatif.



Question 3b: Réalisation d'un multiplexeur simple

Explication du programme

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
   4 □I
5 □
6 7
8 9
       □PACKAGE lab1_3b IS
            COMPONENT partie3b IS
PORT (
SW : IN STD_LOGIC_VECTOR(8 DOWNTO 0);
LEDR : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
        END COMPONENT;
END PACKAGE;
  10
12
13 LIBRARY 1eee,
14 USE ieee.std_logic_libr...
15
16 ENTITY partie3b IS
17 PORT (
18 SW: IN STD_LOGIC_VECTOR(8 DOWNTO 0);
19 LEDR: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
...
  19
20
21
22
23
24
25
26
27
        ⊟ARCHITECTURE arch OF partie3b IS
                SIGNAL s : STD_LOGIC;
SIGNAL x, y : STD_LOGIC_VECTOR(3 DOWNTO 0);
       ⊟BEGIN
                s <= SW(8);
x <= SW(7 DOWNTO 4);
y <= SW(3 DOWNTO 0);
  28
29
  30
                WITH s SELECT
                    LEDR <= x WHEN '0', y WHEN OTHERS;
  31
         END arch;
  32
```

Figure 11 - Code VHDL #3 b)

Ce code prend neuf interrupteurs en entrées et a trois témoins lumineux en sortie. Selon la valeur de l'interrupteur le plus à gauche (le 9^{ème}), on décide si on envoie les quatre premiers interrupteurs ou les quatre derniers dans la sortie (c'est-à-dire les lumières). Ceci est donc un multiplexeur 2 à 1.



```
LIBRARY ieee;

USE ieee.std_logic_unsigned.ALL;

USE ieee.std_logic_unsigned.ALL;

USE ieee.std_logic_unsigned.ALL;

USE ieee.std_logic_unsigned.ALL;

USE work.labl_bt.ALL;

BENTITY partie3b_tb IS

END partie3b_tb;

GENTITY partie3b_tb IS

| SIGNAL SW : STD_LOGIC_VECTOR (8 DOWNTO 0);

IS GIGNAL LEDR : STD_LOGIC_VECTOR (3 DOWNTO 0);

IS GIGNAL LEDR : STD_LOGIC_VECTOR (3 DOWNTO 0);

IS GROWNER : STD_LOGIC_VECTOR (3 DOWNTO 0);

USEGIN

| DUT : partie3b PORT MAP(SW, LEDR);

| PROCESS BEGIN

| REPORT "Testbench starting...";
| FOR i IN 0 TO 511 LOOP

SW <= STD_LOGIC_VECTOR(to_unsigned(i, SW'length));

WAIT FOR 10 ns;

| WAIT FOR 10 ns;

| IF SW(8) = '0' THEN

REPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

END IF;

END IF;

END IF;

END LOOP;

WAIT;

END PROCESS;

END ARCHITECTURE test;
```

Figure 12 - Code VHDL du testbench #3 b)

Dans ce testbench, on vérifie simplement si, lorsque le 9^{ème} interrupteur à 0, la valeur de sortie est égale aux quatre premiers interrupteurs. Si ce n'est pas le cas, on écrit un message. On fait la même chose pour l'interrupteur à 1 avec les quatre derniers interrupteurs.

```
# ** Note: Testbench starting...
# Time: 0 ps Iteration: 0 Instance: /partie3b_tb
```

Figure 13 - Résultat du testbench #3 b)

Comme on peut le voir dans la figure ci-dessus, puisqu'il n'y a aucune sortie, les valeurs à la sortie sont les valeurs souhaitées.



Question 3c : Réalisation d'un multiplexeur complexe

Explication du programme

Figure 14 - Code VHDL #3 c)

Ce code fait pratiquement la même chose que la partie #3 b), mais cette fois-ci deux interrupteurs contrôlent quelle valeur sortira de ce multiplexeur (donc 2 bits). Les huit autres interrupteurs sont divisés en groupe de deux, ce qui résulte donc à quatre groupes de 2 bits. Ceci est donc un multiplexeur 4 à 2.



```
LIBRARY ieee;

USE ieee.std_logic_lof4.ALL;

USE ieee.std_logic_unsigned.ALL;

USE ieee.numeric_std.ALL;

USE work.labl_3c.ALL;

EENTITY partie3c_tb IS

[END partie3c_tb;
]

BARCHITECTURE test OF partie3c_tb IS

[SIGNAL SW: STD_LOGIC_VECTOR (9 DOWNTO 0);
]

SIGNAL LEDR: STD_LOGIC_VECTOR (1 DOWNTO 0);

SIGNAL LEDR: STD_LOGIC_VECTOR (1 DOWNTO 0);

PROCESS BEGIN

REPORT "Testbench starting...";

FOR iN 0 TO 511 LOOP

SW <= STD_LOGIC_VECTOR (to_unsigned(i, SW'length));

WAIT FOR 10 Ns;

HEDR IF SW(9 DOWNTO 8) = "00" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

END IF;

ELSIF SW(9 DOWNTO 8) = "10" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

ELSIF SW(9 DOWNTO 8) = "10" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

ELSIF SW(9 DOWNTO 8) = "10" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

ELSIF SW(9 DOWNTO 8) = "10" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

ELSIF SW(9 DOWNTO 8) = "10" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

ELSIF SW(9 DOWNTO 8) = "11" THEN

FEPORT "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);

END IF;

END IF END IF;

E
```

Figure 15 - Code VHDL du testbench #3 c)

Ce testbench est très similaire à celui de la partie #3 b), mais cette fois-ci il vérifie pour les quatre situations possibles.

```
# ** Note: Testbench starting...
# Time: 0 ps Iteration: 0 Instance: /partie3c_tb
```

Figure 16 - Résultat du testbench #3 c)

Comme on peut le voir dans la figure ci-dessus, puisqu'il n'y a aucune sortie, les valeurs à la sortie sont les valeurs souhaitées.



Question 4 : Utilisation d'un décodeur 7-segments

Explication du programme

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
     □PACKAGE lab1_4 IS
            COMPONENT partie4 IS
 5
6
7
              PORT (
SW: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
HEXO: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
 8
            );
END COMPONENT;
10
11
12
13
14
15
            SUBTYPE sseg_type IS STD_LOGIC_VECTOR(6 DOWNTO 0);
            CONSTANT SS_A : sseg_type := 7b"0001000";

CONSTANT SS_B : sseg_type := 7b"0000011";

CONSTANT SS_C : sseg_type := 7b"0100111";

CONSTANT SS_D : sseg_type := 7b"0100001";

CONSTANT SOFF : sseg_type := 7b"1111111";
16
17
18
19
20
            COMPONENT sseg_letter IS
    21
     22
                     bin : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
                     segs : OUT sseg_type
24
25
            END COMPONENT;
      END PACKAGE;
26
27
28
      LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
      USE work.lab1_4.ALL;
     ENTITY partie4 IS
    PORT (
    SW : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
    HEX0 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
      END partie4;
38
     ■ARCHITECTURE arch OF partie4 IS
     ⊟BEGIN
      END arch;
         sseg0 : sseg_letter PORT MAP(SW, HEXO);
42
43
      LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE work.lab1_4.ALL;
45
46
47
48 ⊟ENTITY sseg_letter IS
49 PORT (
50 | bin : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
52
53
54
55
     );
END sseg_letter;
EARCHITECTURE impl OF sseg_letter IS
     ⊟BEGIN
           GIN
PROCESS (ALL) BEGIN
CASE bin IS
WHEN 2d"0" => segs <= SS_A;
WHEN 2d"1" => segs <= SS_B;
WHEN 2d"2" => segs <= SS_C;
WHEN 2d"3" => segs <= SS_C;
56
57
58
59
60
61
62
63
                      WHEN OTHERS => segs <= SOFF;
            END CASE;
END PROCESS;
64
     END impl;
```

Figure 17 - Code VHDL #4



Puisque les 4 premières lettres du nom de famille de Maxime Simard (Sima) ne pouvaient pas tous être écrites sur un 7-segments, nous avons simplement utiliser les lettres « Abcd ». Tout d'abord, nous avons créé une entité représentant un décodeur 7-segments pour les lettres. Pour ce faire, nous nous sommes inspirés du code du livre en définissant un nouveau type (sseg_type) et en définissant une constante pour chaque lettre. Cette entité prend ensuite en entrée un vecteur de 2 bits, et chaque combinaison de ce vecteur correspond à une lettre. Voici le tableau de correspondance :

Tableau 1 - Affichage en fonction des interrupteurs

Valeur entrée (2 bits)	Affichage sortie (7 bits)
0 (00)	A (0001000)
1 (01)	b (0000011)
2 (10)	c (0100111)
3 (11)	d (0100001)

Le décodeur de lettre vers 7-segment prend donc en entrée 2 bits, et retourne une des quatre lettres à l'aide de 7 bits dépendant l'entrée reçue.

L'entité « partie4 », elle, instancie ensuite simplement l'entité de décodage vers 7-segments en lui donnant en entrée deux interrupteurs.



```
LIBRARY ieee;

USE ieee.std_logic_unsigned.ALL;

USE ieee.std_logic_unsigned.ALL;

USE ieee.numeric_std.ALL;

USE work.labl_4.ALL;

ENTITY partie4_tb IS

END partie4_tb;

BARCHITECTURE test OF partie4_tb IS

SIGNAL SW: STD_LOGIC_VECTOR(1 DOWNTO 0);

SIGNAL WEXO: STD_LOGIC_VECTOR(6 DOWNTO 0);

BEGIN

DUT: partie4 PORT MAP(SW, HEXO);

PROCESS BEGIN

REPORT "Testbench starting...";

SW <= "00";

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

SW <= "10";

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

SW <= "10";

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

SW <= "11";

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

WAIT FOR 10 ns;

REPORT "SW = " & to_string(SW) & "; HEXO = " & to_string(HEXO);

WAIT;

END PROCESS;

END PROCESS;

END ARCHITECTURE test;
```

Figure 18 - Code VHDL du testbench #4

Ce testbench vérifie exactement la même chose que le testbench de la partie #4 a), mais cette fois-ci on regarde si la valeur de HEX0 correspond bien à la lettre souhaitée.

```
# ** Note: Testbench starting...
# Time: 0 ps Iteration: 0 Instance: /partie4_tb
# ** Note: SW = 00; HEX0 = 0001000
# Time: 10 ns Iteration: 0 Instance: /partie4_tb
# ** Note: SW = 01; HEX0 = 0000011
# Time: 20 ns Iteration: 0 Instance: /partie4_tb
# ** Note: SW = 10; HEX0 = 0100111
# Time: 30 ns Iteration: 0 Instance: /partie4_tb
# ** Note: SW = 11; HEX0 = 0100001
# Time: 40 ns Iteration: 0 Instance: /partie4_tb
```

Figure 19 - Résultat du testbench #4

Comme on peut le voir dans la figure ci-dessus, les valeurs correspondent bien à la lettre souhaitée.



Question 5: Révision

Explication du programme

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

BPACKAGE lab1_5 IS
COMPONENT partieS IS
FORT (
SW: IN STD_LOGIC_VECTOR(9 DOWNTO 0);
HEXO, HEX1, HEX2, HEX3: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)

END COMPONENT;
END PACKAGE;
LIBRARY ieee;
USE work.lab1_4.ALL;
USE work.lab1_4.ALL;
USE work.lab1_3c.ALL;

BENTITY partieS IS
FORT (
SW: IN STD_LOGIC_VECTOR(9 DOWNTO 0);
HEXO, HEX1, HEX2, HEX3: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)

HEXO, HEX1, HEX2, HEX3: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)

END partie5;

ARCHITECTURE arch OF partieS IS
SIGNAL choix: STD_LOGIC_VECTOR(1 DOWNTO 0);
BEGGIN
inst_partie3c: partie3c PORT MAP(SW, choix);

sseg3: sseg_letter PORT MAP(2d"" XOR choix, HEX3);
sseg4: sseg_letter PORT MAP(2d"" XOR choix, HEX2);
sseg1: sseg_letter PORT MAP(2d"" XOR choix, HEX1);
sseg0: sseg_letter PORT MAP(2d"" XOR Choix, HEX1);
END arch;
```

Figure 20 - Code VHDL #5

Ce code importe tout d'abord le multiplexeur 4 à 2 de la partie #3 c), ainsi que le décodeur 7-segments de lettre de la partie #4. L'entité prend en entrée 10 interrupteurs et a en sortie les quatre afficheurs 7-segments de droite. On instancie le multiplexeur en donnant en entrée l'ensemble des interrupteurs, et en sortie un signal correspondant au choix d'affichage. On instancie ensuite les quatre décodeurs 7-segments puis donnons en entrée la valeur normalement souhaitée (de 0 à 3) combiné avec un XOR du choix, permettant donc de mélanger l'ordre des lettres sur les quatre afficheurs. En sortie des décodeurs, nous avons finalement les quatre afficheurs.



```
| Library Tees:
| USE | tees.std_logic_lis4.ALL;
| USE | tees.std_logic_unsigned_ALL;
```

Figure 21 - Code VHDL du testbench #5

Dans ce testbench, on vérifie simplement que les bits 8 et 9 contrôlent bel et bien quelle paire d'interrupteur indiquera l'ordre des lettres. On vérifie aussi que ces interrupteurs changent bien l'ordre d'affichage.

Figure 22 - Résultat du testbench #5

Comme on peut le voir, dans les quatre premiers cas c'est la première paire qui contrôle la sortie, puis dans les quatre derniers cas c'est la deuxième paire. On peut aussi bien voir que les lettres changent d'ordre selon l'entrée.



Conclusion

En conclusion, ce laboratoire nous a permis de mieux comprendre les aspects de base du VHDL, notamment la création d'un projet, la mise en place de « testbench », la création de package, l'importation de fichier, l'importance du fichier « DE10_Lite.qsf », le fonctionnement du « workspace » et l'utilité du « port map ». Il nous a aussi permis de mettre en place nous-même certaines composantes comme un décodeur et un multiplexeur, puis de combiner ces deux composantes dans une entité.



Université du Québec à Chicoutimi

Module d'ingénierie

Références

Aucune référence.