

# Projet de conception Calculatrice / Processeur Hiver 2023

Conception de systèmes digitaux 6GEI367

Département des Sciences Appliquées Module d'ingénierie

Travail d'équipe

Maxime Simard SIMM26050001

Samuel Gaudreault GAUS09109500

Date de remise : 28 04 2023



Module d'ingénierie

_						- 4	• •	
12	n	Δ	$\mathbf{a}$	20	m	<b>2</b> t	Ω	res
ıa	v		u	CO		αι	Œ	163

Introduction		4
Architecture du processeur		5
Modification du processeur simple		6
Processeur		6
ALU		7
FSM		8
Registre		10
Machine à états et tableau d'états		10
Testbench des modifications		12
Processeur		12
ALU		15
FSM		17
Affichage VGA		21
Résultat		21
Processeur		22
Affichage		22
Digit Converter		26
Testbench VGA		27
Digit Converter		27
Communication UART		29
Préparation		29
Interface		30
UART		31
Conclusion		32
Liste des figures		
Figure 1 - Architecture du processeur		5
Figure 2 - Architecture de l'interface		5
Figure 3 - Code VHDL Processeur Figure 4 - Code VHDL ALU		6 7
Figure 5 - Code VHDL FSM #1		8
Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 2 de 32



# Module d'ingénierie

Figure 6 - Code VHDL FSM #2	9
Figure 7 – Machine d'états du projet	11
Figure 8 - Code VHDL du testbench Processeur #1	12
	13
Figure 9 - Code VHDL du testbench Processeur #2	
Figure 10 - Code VHDL du testbench Processeur #3	13
Figure 11 - Résultat du testbench Processeur	14
Figure 12 - Code VHDL du testbench ALU	15
Figure 13 - Résultat du testbench ALU	16
Figure 14 - Code VHDL du testbench FSM #1	17
Figure 15 - Code VHDL du testbench FSM #2	18
Figure 16 - Code VHDL du testbench FSM #3	19
Figure 17 - Résultat du testbench FSM	20
Figure 18 - Affichage VGA	21
Figure 19 - Code VHDL Processeur	22
Figure 20 - Code VHDL VGA #1	22
Figure 21 - Code VHDL VGA #2	23
Figure 22 - Code VHDL VGA #3	23
Figure 23 - Code VHDL VGA #4	24
Figure 24 - Code VHDL VGA #5	24
Figure 25 - Code VHDL VGA #6	25
Figure 26 - Code VHDL Digit Converter	26
Figure 27 - Code VHDL du testbench Digit Converter	27
Figure 28 - Résultat du testbench Digit Converter	27
Figure 29 - Connexion sur le DE10-Lite	29
Figure 30 - Connexion sur l'adapteur USB à UART	29
Figure 31 - Code VHDL Interface	30
Figure 32 - Code VHDL UART	31

# Introduction

Dans ce projet de conception, nous devrons modifier le processeur simple conçu lors du laboratoire 4 afin d'ajouter quatre instructions supplémentaires, mais aussi pour supporter un affichage VGA des instructions disponibles et des valeurs des registres pendant son utilisation. De plus, nous devrons modifier l'interfaçage du processeur afin d'utiliser comme entrée un clavier qui communiquera avec le processeur par protocole UART. Ce clavier remplacera les interrupteurs qui permettaient d'indiquer au processeur l'instruction à faire et les registres X et Y qui seront affectés par l'instruction (format IIIXXXYYY).

Les instructions déjà présentent sont les suivantes :

- MV (000)
- MVI (001)
- ADD (010)
- SUB (011)

Les instructions qui seront ajoutées au processeur sont les suivantes :

- MUL (100)
- DIV (101)
- POW (110)
- CLR (111)

L'instruction MUL permettra de multiplier le registre X avec le registre Y, puis d'enregistrer la valeur résultante dans le registre X. L'instruction DIV permettra de diviser le registre X par le registre Y, puis d'enregistrer la valeur résultante dans le registre X. L'instruction POW permettra de calculer le carré du registre X (donc sa valeur à la puissance 2), puis d'enregistrer la valeur résultante dans le registre X. L'instruction CLR permettra de réinitialiser tous les registres en leur assignant la valeur 0 (leur valeur initiale).



# Architecture du processeur

L'architecture du processeur peut être décrite par deux schémas :




Figure 1 - Architecture du processeur




Figure 2 - Architecture de l'interface

La figure 1 représente l'architecture du processeur et les connexions de ses composants. La figure 2, elle, représente la connexion simplifiée de l'interface du processeur, c'est-à-dire ce qui permet la réception de caractères ASCII par clavier, l'affichage VGA, ainsi que la transmission d'instruction au processeur.

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 5 de 32
---	------------	--------------



# Modification du processeur simple

### **Processeur**

```
BENTITY processeur IS
PORT PURPLE STATE OF THE PORT OF
```

Figure 3 - Code VHDL Processeur

Afin de permettre l'ajout des nouvelles instructions mathématiques, il faut tout d'abord modifier l'entité qui permet de calculer ces instructions. Nous avons donc modifié le nom de l'entité « addsub » pour « alu » (arithmetic-logic unit). Cette entité prend en entrée un vecteur de 3 bits représentant l'instruction qu'elle doit gérer. Pour remplacer le bit « mode » qui était auparavant entrant à l'ancienne entité, nous connectons simplement le signal de 3 bits « i » (l'instruction du registre IR) à l'entrée de l'ALU. Pour permettre le fonctionnement de l'instruction CLR, nous avons dû changer la taille du vecteur « outControl » de 10 bits à 11 bits.

Le reste de l'architecture du processeur (connexion des registres au bus et à l'ALU) ne change pas puisqu'il permet déjà de faire les nouvelles instructions dans leur structure actuelle.



## **ALU**

```
library ieee;
use ieee.std_logic_1164.all;
  2
          □package alu_constants is
                     component alu is

GENERIC (n : INTEGER := 9);
  6
7
8
9
                            PORT (
a, b : IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);
mode : in std_logic_vector(2 downto 0);
c : OUT STD_LOGIC_VECTOR(8 DOWNTO 0)
10
);
end component;
           end package;
             USE ieee.std_logic_1164.all;
use work.ch8.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use ieee.numeric_std.all;
          □ENTITY alu IS
| GENERȚC (n : INTEGER := 9);
                            a, b : IN STD_LOGIC_VECTOR(n-1 DOWNTO 0);
mode : in std_logic_vector(2 downto 0);
c : OUT STD_LOGIC_VECTOR(n-1 DOWNTO 0)
             END alu;
           □ARCHITECTURE arch OF alu IS
           ⊟ BEGIN
                     calculate : process(a, b, mode)
           case mode is
                                  se mode is
when "010" => c <= std_logic_vector(unsigned(a) + unsigned(b));
when "011" => c <= std_logic_vector(unsigned(a) - unsigned(b));
when "100" => c <= std_logic_vector(resize(unsigned(a) * unsigned(b));
when "101" => c <= std_logic_vector(unsigned(a) / unsigned(b));
when "110" => c <= std_logic_vector(to_unsigned(to_integer(unsigned));
when others => c <= std_logic_vector(unsigned(a) + unsigned(b));</pre>
                                                                                                                                                                                  gned(b), a'length));
                                                                                                                                                                                       gned(a)) ** 2, n));
              end case;
end process calculate;
END arch;
```

Figure 4 - Code VHDL ALU

L'entité « alu » prend en entrée un vecteur a et b, ainsi que le mode (l'instruction actuelle). Afin de simplifier l'entièreté des opérations, on convertit les vecteurs en « unsigned » ou en « integer » au besoin afin d'avoir accès aux opérateurs mathématiques. L'addition, la soustraction et la division se font simplement avec l'opérateur. La multiplication, elle, retourne un vecteur ayant une taille correspondante à la somme de la taille du vecteur a et b. Afin de pouvoir retourner un vecteur de même taille que les entrées, on utilise la fonction « resize », qui tronque le vecteur à la taille souhaitée (la longueur du vecteur a). Le calcul de la puissance nécessite une constante, c'est pourquoi nous avons décidé de calculer la puissance de 2. Avant de pouvoir calculer cette puissance, on doit d'abord transformer le vecteur a en « integer ». Finalement, si l'instruction n'est pas une instruction en lien avec l'ALU, on retourne l'addition du vecteur a et b par défaut. L'entité sort ce résultat dans le signal c de taille « n ».



## **FSM**

```
⊟ENTITY fsm IS
TITY TSM 15
PORT (
    i : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
    xReg, yReg : in std_logic_vector(7 downto 0);
    run, clk, rst : in std_logic_vector(10 downto 0);
    outControl : out std_logic_vector(10 downto 0);
    done : out std_logic_vector(10 downto 0);
    stateValue : out work.fsm_constants.State_type
            - );
END fsm;
          ⊟ARCHITECTURE arch OF fsm IS

L SIGNAL Tstep_Q, Tstep_D: State_type;
                     statetable: PROCESS (Tstep_Q, i, run, rst)
                    BEGIN

CASE Tstep_Q IS

THEN TO =>
                                  set steep_us
WHEN TO =>
    If run = '0' THEN TSTEEP_D <= TO;
    ELSE TSTEEP_D <= T1;
    END IF;</pre>
                                 WHEN T1 =>
    IF run = '0' THEN TStep_D <= T1;
    ELSIF i = "000" OR i = "001" OR i = "111" THEN TStep_D <= T0;
    ELSIF i = "010" OR i = "011" OR i = "100" OR i = "101" OR i = "110" THEN TSTEP_D <= T2;
          1000L
                                        END TE:
          1001
                                  WHEN T2 =>
                                        N IZ =>
IF run = '0' THEN Tstep_D <= T2;|
ELSIF i = "010" OR i = "011" OR i = "100" OR i = "101" OR i = "110" THEN Tstep_D <= T3;
                                        END IF;
                                        IF run = '0' THEN TSTEP_D <= T3;

ELSE TSTEP_D <= T0;

END IF;
                                  WHEN T3 =>
          —
日
日
日
十
                     END PROCESS
```

Figure 5 - Code VHDL FSM #1

Les premières modifications de la FSM se trouve dans le port de l'entité. Nous avons retiré le bit sortant « mode » puisqu'il n'était plus utilisé dans le processeur. Nous avons aussi modifié la taille du vecteur « outControl » de 10 bits à 11 bits pour permettre l'instruction CLR.

Dans le processus « statetable », nous avons ajoutés les instructions MUL (100), DIV (101), POW (110) aux mêmes endroits que l'addition et la soustraction puisque ce sont des instructions mathématiques qui utilisent eux aussi trois coups d'horloge afin d'être complétées. L'instruction CLR (111) a été ajouté où l'instruction MV et MVI se trouvent puisqu'elle n'a besoin qu'un coup d'horloge.

```
70
71
72
73
74
75
76
77
78
79
               controlsignals: PROCESS (Tstep_Q, i, xReg, yReg)
        CASE Tstep_Q IS
                    WHEN TO =>
                         done <= '1';
                         inControl <= "10000000000";
outControl <= "00100000000";
                    WHEN T1 =>
                         done <= '0':
 80
                        CASE i IS when "000" =>
         81
                                  inControl <= "000" & xReg;
outControl <= "000" & yReg;
 82
 83
 84
85
                             when "001"
                                              =>
                                 inControl <= "000" & xReg;
outControl <= "001000000000";
en "010" | "011" | "100" | "101" | "110" =>
inControl <= "00100000000";
 86
 87
                             when "010"
 88
                                  outControl <= "000" & xReg;
 89
90
                                      '111
                                              =>
                                  inControl <= "000111111111";
outControl <= "100000000000";
 91
 92
 93
                             when others =>
 94
95
                                  inControl <= (others => '0');
outControl <= (others => '0');
 96
                         END CASE;
 97
                    WHEN T2 =>
                         done <= '0';
 98
                        CASE i IS

when "010" | "011" | "100" | "101" | "110" =>

inControl <= "01000000000";
 99
100
101
                                  outControl <= "000" & yReg;
102
103
                             when others =>
                                  inControl <= (others => '0');
outControl <= (others => '0');
104
105
106
                         END CASE;
107
                    WHEN T3 =>
                         done <= '0';
108
                        CASE i IS

when "010" | "011" | "100" | "101" | "110" =>

inControl <= "000" & xReg;
109
110
111
112
113
                             when others =>
                                  inControl <= (others => '0');
outControl <= (others => '0');
114
115
116
                         END CASE:
               END CASE;
117
118
           END PROCESS;
```

Figure 6 - Code VHDL FSM #2

Dans le processus « controlsignals », on ajoute encore les instructions MUL, DIV et POW aux mêmes endroits que l'addition et soustraction puisqu'ils utilisent les mêmes systèmes de signaux d'entrée et de sortie. L'instruction CLR cependant utilise un « outControl » différent que les autres instructions. Nous avons modifié la taille de ce vecteur afin d'avoir 1 bit de plus dans la représentation « one hot », ce qui permet de tomber dans le cas par défaut du Mux du processeur. Ce cas par défaut met sur le bus le vecteur de 9 bits « 0000000000 ». On change ensuite le vecteur « inControl » pour activer l'ensemble des registres.

À la suite du coup d'horloge, l'ensemble des registres activés reçoivent la valeur de 0 en entrée, et donc sont réinitialisés à leur valeur initiale.


```
10-0-
120
            fsmflipflops: PROCESS (clk, rst, Tstep_D)
               IF rising_edge(clk) THEN
IF rst = '1' THEN
122
123
      日上日
                       Tstep_Q <= T0;
125
126
127
                       Tstep_Q <= Tstep_D;
128
               END IF;
129
130
            END PROCESS;
131
            stateValue <= Tstep_Q;
132
133
         end arch;
```

Le processus « fsmflipflops » ne change pas puisqu'il n'est pas touché par l'ajout des nouvelles instructions n'impacte pas

## Registre

Aucun changement n'a été fait à l'entité « registre ».

# Machine à états et tableau d'états



## Figure 7 – Machine d'états du projet

L'état T0 est l'état initial du processeur. Après un coup d'horloge, on transitionne à l'état T1 et la FSM réagit en fonction de l'instruction de l'utilisateur. Si l'instruction est MV, MVI ou CLR, on retourne à l'état initial puisqu'elles peuvent être traitées en un coup d'horloge. Pour les instructions ADD, SUB, MUL, DIV et POW, il faut attendre trois coups d'horloge avant de retourner à l'état initial. Ces instructions nécessitent trois coups d'horloge puisque le premier permet de déplacer le registre X dans l'ALU, le deuxième déplace le registre Y sur le bus de données qui est connecté à l'ALU, puis le troisième enregistre la valeur résultante dans le registre X. Voici le tableau de transitions et d'instruction de la machine à états finis.

Tableau 1 – Transistions des différents états

Current State			Next state
State	Reset	Instruction	=
ТО	0	X	T1
T0	1	X	T0
T1	0	MV   MVI   CLR	T0
T1	0	ADD   SUB   MUL   DIV   POW	T2
T1	1	X	T0
Т2	0	X	Т3
T2	1	X	T0
Т3	X	X	T0

Tableau 2 – Instructions du processeur

Instructions				
Instruction	Vecteur	Valeur		
MV	000	0		
MVI	001	1		
ADD	010	2		
SUB	011	3		
MUL	100	4		
DIV	101	5		
POW	110	6		
CLR	111	7		

Dans le tableau ci-dessus, il est possible de voir la combinaison de bits pour chaque instruction qui peuvent être utilisé avec la calculatrice. Afin de faciliter les entrées au clavier lors de l'utilisation de la calculatrice, nous avons assigné une valeur de 0 à 7 à la place des trois bits précédemment utilisés.

# **Testbench des modifications**

### **Processeur**

```
| Teport "Testbench starting...";
| Test "Testbench starting.....;
| Te
```

Figure 8 - Code VHDL du testbench Processeur #1

Figure 9 - Code VHDL du testbench Processeur #2

Figure 10 - Code VHDL du testbench Processeur #3

Ce testbench vérifie effectue un déplacement de constante, un déplacement de registre à registre, une addition, une multiplication, une division, une puissance de 2, une soustraction et une réinitialisation des registres.






Figure 11 - Résultat du testbench Processeur

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Réinitialise la FSM
- 2. MVI une valeur de 2 dans le reg1
- 3. MV le reg1 dans le reg0
- 4. Additionne le reg0 avec le reg1
- 5. Enregistre la valeur dans le reg0
- 6. Multiplie le reg0 avec le reg1
- 7. Enregistre la valeur dans le reg0
- 8. Divise le reg0 par le reg1
- 9. Enregistre la valeur dans le reg0
- 10. Soustrait le reg1 du reg0
- 11. Enregistre la valeur dans le reg0
- 12. Réinitialise les registres

# **ALU**

Figure 12 - Code VHDL du testbench ALU

Ce testbench effectue trois additions, trois soustractions, une multiplication, une division et une puissance de 2.

Module d'ingénierie




Figure 13 - Résultat du testbench ALU

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Additionne
  - a. 1+1=2
  - b. 511+1=0
  - c. 1+511=0
- 3. Soustrait
  - a. 511-1=510
  - b. 511-511=0
  - c. 1-1=0
- 4. Multiplie
  - a. 10\*2=20
- 5. Divise
  - a. 10/2=5
- 6. Puissance de 2
  - a. 10^2=100



## **FSM**

```
22
                                   run <= '1';
clk <= '0';
24
25
                                   wait for 10 ns;
                                  -- mv

i <= "000";

xReg <= "00000001";

yReg <= "00000001";

clk <= '1';
26
27
28
29
30
                                  Clk <= 1;
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
31
32
33
34
35
36
37
38
                                   wait for 10 ns;
                                  -- mvi
i <= "001";
clk <= '1';
39
40
                                  Clk <= 1;
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
41
42
43
44
45
46
                                   wait for 10 ns;
47
                                  i <= "010";
clk <= '1';
wait for 10 ns;
clk <= '0';
48
49
 50
51
52
                                  Clk <= 0;
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
 53
54
55
56
57
 58
                                  Clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
59
60
 61
 62
 63
 64
65
                                   wait for 10 ns;
```

Figure 14 - Code VHDL du testbench FSM #1




Figure 15 - Code VHDL du testbench FSM #2



```
120
                                -- pow
                               i <= "110";
clk <= '1';
121
122
                               wait for 10 ns;
clk <= '0';
123
124
125
                               wait for 10 ns;
clk <= '1';
                              cik <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10</pre>
126
127
128
129
                               clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';
130
131
132
133
134
135
136
                                wait for 10 ns;
137
                               i <= "111";
clk <= '1';
wait for 10 ns;
clk <= '0';
138
139
140
141
142
                               wait for 10 ns;
clk <= '1';
143
                               clk <= '1';
wait for 10 ns;
clk <= '0';
wait for 10 ns;
144
145
146
147
                               -- test reset
i <= "010";
clk <= '1';
148
149
150
                               wait for 10 ns;
clk <= '0';
151
                               walt for 10 ns,
clk <= '0';
wait for 10 ns;
clk <= '1';
wait for 10 ns;
clk <= '0';</pre>
152
153
154
155
156
157
                               wait for 10 ns;
rst <= '1';
                               rst <= '1';
clk <= '1';
wait for 10 ns;
rst <= '0';
clk <= '0';
158
159
160
161
162
                                wait;
163
                 end process;
end architecture test;
164
```

Figure 16 - Code VHDL du testbench FSM #3

Ce testbench vérifie les étapes et le contrôle des signaux de la FSM pour le MV, MVI, ADD, SUB, MUL, DIV, POW et CLR, puis teste le RESET.




Figure 17 - Résultat du testbench FSM

Afin de réduire la grosseur de l'image, les « one hot » sont affichés en décimales. Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Fait un MV (000)
  - a. Passe au T1 et retourne au T0
- 3. Fait un MVI (001)
  - a. Passe au T1 et retourne au T0
- 4. Fait un ADD (010)
  - a. Passe au T1, T2, T3 et retourne au T0
- 5. Fait un SUB (011)
  - a. Passe au T1, T2, T3 et retourne au T0
- 6. Fait un MUL(100)
  - a. Passe au T1, T2, T3 et retourne au T0
- 7. Fait un DIV (101)
  - a. Passe au T1, T2, T3 et retourne au T0
- 8. Fait un POW (110)
  - a. Passe au T1, T2, T3 et retourne au T0
- 9. Fait un CLR (111)
  - a. Passe au T1, T2, T3 et retourne au T0
- 10. Fait un ADD (010) pour tester le RESET
  - a. Passe au T1, T2, puis on active le RESET et retourne au T0
- 11. À chaque T0, le bit « done » est à 1.
- 12. DIN est utilisé en outControl et IR en inControl au T0



# Affichage VGA

# Résultat



Figure 18 - Affichage VGA

Ceci est le résultat de l'affichage VGA. Comme on peut le voir, les instructions et leur valeurs correspondantes sont écrits en haut. En dessous, on voit les valeurs actuelles des registres 0 à 7 en base 10. On voit aussi la valeur du DIN en octal.



#### **Processeur**

```
BARTITY processeur 15

PORT UN, Clk, rst.: in std.logic;
Un, Clk, rst.: in std.logic, wetcr(8 downto 0);
Un in std.logic.wetcr(8 downto 0);
UN in std.logic.wetcr(9 downto 0);
UN in std.logic.wetcr(1 downto 0);
UN in std.logic.wetcr(2 downto 0);
UN in std.logic.wetcr(3 downto 0);
UN in std.logic.wetcr(4 downto 0);
UN in std.logic.wetcr(5 downto 0);
UN in std.logic.wetcr(6 downto 0);
UN in std.logic.wetcr(7 downto 0);
UN in std.logic.wetcr(8 downto 0);
```

Figure 19 - Code VHDL Processeur

On ajoute l'entité « text\_screen » au processeur. On donne en entrée les paramètres nécessaires pour la communication VGA ainsi que les sorties des registres.

# **Affichage**

Figure 20 - Code VHDL VGA #1

Ce code est basé sur lui fournit par le professeur en classe. Les modifications apportées sur le port est principalement l'état du CPU ainsi que les valeurs enregistrées dans chaque registre et dans le DIN. Malgré que les fonctions n'aient pas été couvertes dans le cours, nous avons décidé de prendre l'initiative de faire quelques recherches en ligne afin de simplifier la conversion de vecteurs en certains types de données. Dans

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 22 de 32
---	------------	---------------



cette entité, nous avons donc créé trois fonctions permettant de simplifier des conversions de vecteurs. La fonction « ascii\_to\_vector » permet de convertir un « integer » représentant un caractère en vecteur 7 bits. La fonction « ternary\_to\_ascii » convertie un vecteur de 3 bits en sa valeur ASCII. La fonction « nibble to ascii » fait la même chose, mais pour un vecteur de 4 bits.

```
SIGNAL curr_char : STD_LOGIC_VECTOR(6 DOWNTO 0) := STD_LOGIC_VECTOR(to_unsigned(32, 7));

SIGNAL reg0h, reg0t, reg0u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg1h, reg1t, reg1u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg2h, reg2t, reg2u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg3h, reg3t, reg3u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg4h, reg4t, reg4u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg5h, reg5t, reg5u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg6h, reg6t, reg6u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg6h, reg6t, reg6u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg7h, reg7t, reg7u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg6h, reg6t, reg6u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg7h, reg7t, reg7u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg6h, reg6t, reg6u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg4h, reg4t, reg4u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg6h, reg6t, reg6u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg4h, reg4u : STD_LOGIC_VECTOR(3 DOWNTO 0);

SIGNAL reg6h, reg6t, reg6u : STD_LOGIC_VECT
```

Figure 21 - Code VHDL VGA #2

Les modifications ci-dessus ajoute un signal pour l'unité, la dizaine et la centaine de chaque registre. Cela permet de faire un affichage en base 10. Les « digit\_converter » sont les entités qui permettent cette conversion d'un vecteur 9 bits à trois vecteurs 3 bits.

Figure 22 - Code VHDL VGA #3

Afin d'écrire les bons caractères aux bons endroits, on utilise un système de coordonnées X et Y. Puisque l'entité d'affichage VGA écris les caractères ligne par ligne, on vérifie d'abord la ligne actuelle, puis la

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 23 de 32
---	------------	---------------

colonne. Le premier cas écrit « Instructions » et le deuxième écris la première instruction disponible (MV). Le reste des instructions est écrit de la même manière.

Figure 23 - Code VHDL VGA #4

La prochaine section de code permet l'écriture dynamique des registres et leurs valeurs. On utilise la fonction expliquée plus haut « nibble\_to\_ascii » pour transformer les vecteurs en caractères.

Figure 24 - Code VHDL VGA #5

Le dernier cas permet l'écriture dynamique du « DIN » à l'aide de la fonction « ternary to ascii ».



```
WHEN UIHEKS => curr_cnar <= asc11_tc
514
515
                                      END CASE;
                                      SV <= clean1;
                                516
517
518
                                WHEN clean2 =>
  mem_wr <= '0';
IF (x > screen_width - 1) THEN
    x <= to_unsigned(0, 7);
    y <= y + 1;
    SV <= clean3;</pre>
519
520
521 ⊟
521 | 522 | 523 | 524 | 525 | 526 | 527 | 528 | 529 | 530 | 531 | 532
                                      ELSE
                                SV <= clean0;
END IF;
WHEN clean3 =>
IF (y > screen_height - 1) THEN
SV <= done;
                                      ELSE
532
533
                                           SV <= clean0;
                                      END IF
534
535 ⊟
                                WHEN done =>
                                     IF cpu_clk = '1' THEN
SV <= clean0;
536
537
                                END IF;
WHEN OTHERS =>
538
539
                                      SV <= clean0;</pre>
                           END CASE;
```

Figure 25 - Code VHDL VGA #6

Après avoir passé par-dessus toutes les lignes et colonnes, on atteint l'état « done ». Une fois dans cette état, l'affichage VGA attend un coup d'horloge pour rafraichir l'affichage. Pour rafraichir, on retourne simplement à l'état « clean0 », qui recommence le parcours des lignes et des colonnes.



## **Digit Converter**

```
| library ieee; | use ieee.std_logic_1164.all; | spackage digit_converter_constants is | spackage digit_converter is | empore of the port of | data: in std_logic_vector(8 downto 0); | hundred, ten, unit: out std_logic_vector(3 downto 0) | j; | end component; | end package; | use ieee.std_logic_1164.all; | use ieee.numeric_std.all; | use ieee.numeric_std.all; | use ieee.numeric_std.all; | use ieee.numeric_std.all; | law if it is is in std_logic_vector(8 downto 0); | hundred, ten, unit: out std_logic_vector(3 downto 0) | j; | hundred, ten, unit: out std_logic_vector(3 downto 0); | law ignal data_u: unsigned(8 downto 0); | signal data_u: unsigned(8 downto 0); | signal mod_h, mod_u, mod_u, mod_diff_ht, mod_diff_tu: unsigned(8 downto 0); | mod_u <= data_u mod 100; | mod_t <= data_u mod 100; | mod_t <= data_u mod 100; | mod_diff_ht <= mod_h - mod_t; | mod_diff_ht <= mod_h - mod_t; | unit <= std_logic_vector(resize(mod_u,4)); | ten <= std_logic_vector(resize(mod_diff_ht / to_unsigned(10, 9),4)); | end arch; | law is interested in the position of the position of
```

Figure 26 - Code VHDL Digit Converter

Dans cette entité, on convertit un vecteurs 9 bits en trois vecteurs 4 bits représentant l'unité, la dizaine et la centaine. Pour ce faire, on utilise les modulos de 1000, 100 et 10 afin d'avoir les restes de ces trois parties d'un nombre. Une fois chaque reste obtenu, on peut simplement diviser cette valeur par 1 pour les unités, 10 pour les dizaines et 100 pour les centaines pour avoir le chiffre à cette position.



# **Testbench VGA**

## **Digit Converter**

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
use ieee.numeric_std.all;
use work.digit_converter_constants.all;

Bentity digit_converter_tb is
lend digit_converter_tb;

Barchitecture test of digit_converter_tb is
signal data : std_logic_vector(8 downto 0);
signal hundred, ten, unit : std_logic_vector(3 downto 0);

Begin
DUT: digit_converter port map (data, hundred, ten, unit);

Process
begin
report "Testbench starting...";

data <= "0000000001";
wait for 10 ns;

data <= "0000010000";
wait for 10 ns;

data <= "0010000000";
wait for 10 ns;

data <= "11001000000";
wait for 10 ns;

data <= "11011001";
wait for 10 ns;

wait for 10 ns;

data <= "11011001";
wait for 10 ns;

data <= "11011001";
wait for 10 ns;

wait;
end process;
end architecture test;
```

Figure 27 - Code VHDL du testbench Digit Converter

Ce testbench vérifie si les vecteurs se font bien convertir en unité, dizaine et centaine.




Figure 28 - Résultat du testbench Digit Converter

Comme on peut le voir dans la figure ci-dessus, on :

- 1. Initialise les valeurs
- 2. Pour « 1 », on a:
  - a. Centaine: 0
  - b. Dizaine: 0
  - c. Unité: 1
- 3. Pour « 8 », on a :

Conception de systèmes digitaux Projet de conception	Hiver 2023	Page 27 de 32
---	------------	---------------

Module d'ingénierie

- a. Centaine: 0
- b. Dizaine: 0
- c. Unité: 8
- 4. Pour « 64 », on a:
  - a. Centaine: 0
  - b. Dizaine: 6
  - c. Unité: 4
- 5. Pour « 256 », on a:
  - a. Centaine: 2
  - b. Dizaine: 5
  - c. Unité: 6
- 6. Pour « 1 », on a:
  - a. Centaine: 0
  - b. Dizaine: 0
  - c. Unité:1



# **Communication UART**

## **Préparation**

Afin de permettre la communication UART, il faut d'abord indiquer dans le « Pin Planner » les pins qui seront utilisées pour le RX et TX (lecture et écriture). Le GPIO 0 est utilisé comme RX et le GPIO 1 est utilisé comme TX. Voici les connexions sur le DE10-Lite :



Figure 29 - Connexion sur le DE10-Lite



Figure 30 - Connexion sur l'adapteur USB à UART

## Interface

```
uart0 : UART port map(CLOCK_50, rx, tx, done_receiving, uart_ascii, count);
uartoutput : process(count)
begin
if done_receiving = '1' then
    if count = "00" then
        din(6) <= ascii_to_ternary(uart_ascii)(0);
        din(7) <= ascii_to_ternary(uart_ascii)(2);
        din(8) <= ascii_to_ternary(uart_ascii)(2);
        elsif count = "01" then
        din(3) <= ascii_to_ternary(uart_ascii)(0);
        din(4) <= ascii_to_ternary(uart_ascii)(1);
        din(5) <= ascii_to_ternary(uart_ascii)(2);
        elsif count = "10" then
        din(0) <= ascii_to_ternary(uart_ascii)(2);
        elsif count = "10" then
        din(1) <= ascii_to_ternary(uart_ascii)(1);
        din(2) <= ascii_to_ternary(uart_ascii)(2);
        end if;
end process;
END arch;</pre>
```

Figure 31 - Code VHDL Interface

Cet ajout à l'interface du processeur permet de recevoir les entrées UART et d'insérer ses valeurs dans les bons bits du « DIN ». Dépendant de la valeur du signal « count », on inscrit les valeurs dans les trois premiers bits, trois deuxièmes bits, ou trois derniers bits. Pour ce faire, on utilise la fonction « ascii\_to\_ternary » pour convertir la valeur ascii du vecteur en vecteur de 3 bits.



## **UART**

```
if clock_50' event and clock_50='1' then --equivalent du VDFF (code du livre)
                     --detection du bit start du message
if (rx='0' and counter=0) then
    done_receiving <= '0';
    data_receiving := '1';
    elsif (counter=2604 and data_receiving='1') then
    UART_buffer(0)<=rx;</pre>
                        elsif (counter=7812 and data_receiving='1') then
    UART_buffer(1)<=rx;</pre>
                        elsif (counter=13020 and data_receiving='1') then UART_buffer(2)<=rx;
                        elsif (counter=23436 and data_receiving='1') then
    UART_buffer(4)<=rx;</pre>
                        elsif (counter=39060 and data_receiving='1') then UART_buffer(7)<=rx;
                        counter:=0;
data_receiving := '0';
tx_flag:='1';
UART_buffer(9)<=rx;</pre>
                              if not(UART_buffer = "000000000") then
   if count = "10" then
      count <= "00";
   else</pre>
                       coun-
end if;
end if;
end if;
                                     count <= count + 1;</pre>
```

Figure 32 - Code VHDL UART

Voici le code UART du cours complété. On ajoute les valeurs de « rx » dans le « UART\_buffer » à chaque fois que le compteur atteint une valeur centrée sur le prochain bit. Une fois terminé, on augmente le compteur d'entrée UART qui représente quels 3 bits nous sommes en train de modifier dans le « DIN ». Ce compteur boucle les valeurs 0, 1 et 2.



Module d'ingénierie

# Conclusion

En conclusion, ce projet de conception nous a permis d'ajouter de nouvelles instructions, un affichage graphique et une entrée clavier au processeur précédemment réaliser. Avec cette nouvelle solution, nous pouvons maintenant voir les registres changer en direct, et écrire l'entrée « DIN » sans l'utilisation d'un vecteur d'interrupteurs. Nous avons aussi eu l'occasion d'expérimenter et de mieux comprendre le fonctionnement du protocole UART et du VGA. Des pistes d'amélioration au projet seraient d'ajouter un historique des instructions, un calcul de puissance « X » à la « Y », et permettre l'écriture naturel des équations par clavier (par exemple reg0 + reg1 ou reg0 = 2).