
Quickstart - Quartus II & ModelSIM

1) Télécharger et installer Quartus : https://fpgasoftware.intel.com/?edition=lite



2) Installer le driver pour USB-Blaster :

https://www.terasic.com.tw/wiki/Altera USB Blaster Driver Installation Instructions

3) Créer un nouveau projet

- 1. Choisir New Project Wizard
- 2. Choisir un dossier et un nom de projet
- 3. Choisir « Empty project » et cliquer sur Next
- 4. Dans le dialogue « Add files », Cliquer sur Next encore une fois
- 5. Dans le dialogue « Family, Device & board settings », choisir :

Family: MAX 10 (DA/DF/DC/SA/SF/SC)

Devices: MAX 10 DA

Available devices: 10M50DAF484C6GES

- 6. Cliquer sur Next
- 7. Dans le dialogue EDA tool settings, cliquer sur Finish

4) Créer un nouveau fichier VHDL

- File -> New ... -> VHDL File
- Copier le contenu suivant

- Sauvegarder le fichier (sous quickstart.vhdl)
- Compiler settings
 - a. Choisir « Hierarchy » dans Project Navigator,
 - b. Bouton de droite sur MAX10 :10M50DAF484C6GE5
 - c. Compiler Settings -> VHDL input -> VHLD 2008
- Définir comme Top-Level Entity.
 - a. Choisir Files dans Project Navigator,
 - b. Sélectionner le fichier quickstart.vhd
 - c. Bouton de droit, choisir « Set as Top-Level Entity »

5) Importer le fichier qsf pour assigner les pins

- Télécharger le fichier .qsf correspondant à la plaquette DE10-lite fournis dans les https://software.intel.com/content/www/us/en/develop/articles/fpga-academic-boards.html (le fichier est aussi sur moodle)
- 2. Assignments -> import assignments...
- 3. Choisir le fichier .qsf

6) Compiler le programme

1. Processing -> Start compilation (ou ctrl-L)b

7) Programmer la plaquette


- 1. Tools->programmer
- 2. Hardware Setups... -> Currently selected hardware
 - a. choisir USB-Blaster [USB-0]
- 3. Start

Configurer ModelSIM

8) Modifiez votre code (remplacez votre code par celui-ci):


```
LEDR: OUT STD_LOGIC_VECTOR(9 DOWNTO 0)
       );
END quickstart;
ARCHITECTURE Behavior OF quickstart IS
BEGIN
       LEDR <= SW;
END Behavior;
-- pragma translate off
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use work.qs.all;
entity testbench quickstart is
end testbench_quickstart;
architecture test of testbench_quickstart is
       signal SW: STD LOGIC VECTOR(9 DOWNTO 0);
       signal LEDR: STD_LOGIC_VECTOR(9 DOWNTO 0);
begin
       DUT: quickstart port map(SW,LEDR);
       process begin
              SW <= "0000000001";
               wait for 10 ns;
   report "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);
               SW <= "0000000010";
               wait for 10 ns;
   report "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);
               SW <= "000000100";
               wait for 10 ns;
   report "SW = " & to_string(SW) & "; LEDR = " & to_string(LEDR);
               wait;
       end process;
end architecture test;
-- pragma translate_on
```


9) Configurer Quartus: Tools -> options




10) Ajoutez le testbench :

Assignments ➤ **Settings** ➤ **EDA Tool Settings** ➤ **Simulation**.







11) Démarrez la simulation:

Tools ➤ Run Simulation Tool ➤ RTL Simulation

12) Le logiciel ModelSIM démarre.

Vous devriez voir ceci:

