
Architecture des Systèmes Embarqués

Pablo de Oliveira <pablo.oliveira@uvsq.fr>



Introduction

- Système embarqué (ou enfoui)
- Système électronique conçu pour des tâches spécifiques
- ▶ (Souvent) pour des tâches de contrôle
- (Souvent) doit marcher sans intervention humaine
- (Souvent) a des contraintes temps-réel

Domaines d'application


- Grand public:
 - lecteurs MP3, PDA, téléphones portables, cartes à puce, consoles de jeu
- Avionique / Automobile / Ferroviaire :
 - ▶ Contrôle de vitesse, pilote automatique, tableau de bord
- Télécommunications
 - ▶ Modems, routeurs, satellites
- Médical
 - Pacemaker, imagerie, robots
- Militaire
 - ► Téléguidage, radar, drones

Spécificités des systèmes embarqués

- Ressources contraintes: énergie, mémoire, capacités calcul (eg. pas de FPU)
- Systèmes critiques: garanties de sûreté, déterminisme et tolérance aux fautes
- Systèmes temps réel: eg. contrôle de vitesse d'un train
- Interfaçage avec des périphériques externes: capteurs de température, de vitesse, communications


Marché des systèmes embarqués

- Le marché des systèmes embarqués est en pleine explosion avec l'arrivée des smart-phones et des tablettes grand public.
- Les processeurs embarqués rattrappent les processeurs HPC:



Volume par domaine d'application

En Inde, 2009 (source Nasscom research report)



Historique des Systèmes Embarqués

- 1961 Missile Minuteman, guidé par des circuits intégrés.
- 1967 Apollo Guidance Computer, premier système embarqué.

Environ un millier de circuits intégrés identiques (portes NAND).

- 1971 Intel 4004, premier microprocesseur programmable destiné à des calculatrices et autres petits systèmes.
- 1974 Intel 8080, premier microprocesseur8 bits, (64KB d'espace adressable, 2MHz 3MHz). Premiers micro-ordinateurs (Altair 8800).
- 1978 Zilog Z80, processeur 8 bits dans les arcade PacMan, Sega Master Systems.
- 1979 Motorola MC68000, processeur 16/32 bits CISC. Airbus A320. TI-89. Mac Plus.
- 1983 Acorn Computers ARM for BBC Micro

Présentation de la carte de développement

Raspberry PI modèle B

- Processeur : ARM1176JZF-S (ARMv6) 700MHz Broadcom 2835
- ► GPU: Broadcom VideoCore IV
- ► RAM: 512 Mb
- Stockage carte SD
- Connectique:
 - ▶ 8 x GPIO
 - ▶ UART (liaison série, 1 fil asynchrone)
 - ► I2C bus (liaison 2 fils horloge + données)
 - ► SPI (liaison 4 fils horloge + in + out + select)

Présentation de la carte de développement




ARM Historique

- Développé par Acorn computers en 1983
- Architecture simple, très versatile
- ARM vend des licences complètes de son cœur:
- Facilement intégrable dans un SoC (Système sur puce)
- Un des processeurs les plus utilisés au monde (75% des puces 32 bits embarquées)


Architecture ARM

- RISC (Reduced Instruction Set Computer), jeu d'instruction réduit et facile à décoder
- Abondance de registres généraux
- ▶ Instructions de taille fixe 32 bits en mode normal (16 bits en mode Thumb, 8 bits en mode Jazelle)
- ► Modified Harvard (Sépare cache programme et cache données)
- Architecture Pipeline à 8 étages
- Consommation énergétique faible ~ 0.4 mW / MHz + cache

Micro-architecture




Pipeline



Source: C. Burnett

Pipeline détaillé ARM11 (Armv6)



Source: ARM Architecture Reference Manual

Registres

- Sur tous les processeurs ARM on a les registres 32 bits suivants:
 - ▶ 11 registres d'usage général R0 à R10
 - ▶ 1 registre pour le FP (frame pointer) FP / R11
 - ▶ 1 registre réservé pour le linker IP / R12 (utilisé lors de l'appel de fonctions "éloignées")
 - ▶ 1 pointeur de pile SP / R13
 - ▶ 1 registre pour sauver l'adresse de retour LR / R14
 - ▶ 1 registre pour le PC (program counter) PC / R15

Instruction Assembleur

- ▶ Pour programmer en assembleur on utilise des mnémoniques:

```
mov r0, r1 # déplace le contenu de r1 dans r0
```

► Un assembleur (sorte de compilateur) transforme les mnémoniques en code machine

Drapeaux d'état (Condition flags)

- Un registre spécial signale plusieurs conditions après l'exécution d'une opération
- Chaque condition peut valoir 1 ou 0:
 - ▶ N: vaut 1 si le dernier résultat était négatif
 - Z: vaut 1 si le dernier résultat était nul
 - C: vaut 1 si le dernier résultat dépasse 32 bits
 - V: vaut 1 si le dernier résultat dépasse 32 bits en complément à deux

Exemple 1

Soit r1 = r2 = 0x7 fffffff(= $2^{31} - 1$), le plus grand entier positif en complément à deux sur 32 bits.

```
ADDS r0, r1, r2
```

N = 1 (car le résultat Oxfffffffe = -2 est négatif)

Z = 0 (car -2 est non-nul)

C = 0 (car le résultat tient en 32 bits non signés)

V = 1 (car le résultat dépasse l'addition en CA2)

Exemple 2

Soit r1 = 1 et r2 = 0xffffffff (= -1 en CA2)

Exemple 2 (réponse)

Instructions Arithmétiques

- ▶ ADD{S} r1, r2, r3 \implies r1 \leftarrow r2 + r3
- ▶ SUB{S} r1, r2, r3 \implies r1 \leftarrow r2 r3
- ► Si le suffixe S est utilisé, les instructions mettent à jour les drapeaux
- ▶ SBC et ADC avec retenue

```
Addition 64 bits: {r1,r0} += {r3,r2}

ADDS r0, r0, r2

ADDC r1, r1, r3
```

Multiplications

- ▶ MUL{S} r1, r2, r3 \implies r1 \leftarrow r2 \times r3
- ▶ MLA{S} r1, r2, r3, r4 \implies r1 \leftarrow r4 + r2 \times r3
- ► Attention les registres r3 et r1 doivent être différents

Opérations Logiques

- ▶ AND, ORR, EOR respectivement ET, OU et XOR bit à bit
- ▶ TST r0, r1 réalise un ET logique entre r0 et r1
- ▶ Le résultat est jetté, mais les drapeaux d'état sont mis à jour.
- Utile pour tester un masque de bits.

Comparaison

- ▶ CMP r0, r1
- ► Soustrait r1 et r0, et mets les drapeaux à jour selon le résultat

Utilisation de valeurs immédiates

- ADD r0, r0, #1 incrémente une valeur de 1
- ▶ À la place du troisième registre on peut utiliser des immédiats
- La valeur de l'immédiat est codée sur 12 bits
- ▶ Premier choix: se limiter aux valeurs $-2^{11}...2^{11} 1$
- ▶ Problème, on ne peut pas modifier les 32 bits d'un registre
- Codage retenu:
 - ▶ 4 bits de poids fort: position
 - 8 bits de poids faible: valeur

Immediat = valeur (permutés circulairement de 2*position)

Exemple: Valeurs immédiates

L'utilisateur n'a pas à coder position + valeur, l'assembleur s'en charge.

- Comment est codée la valeur 256 ?
- Comment est codée la valeur 257 ?

Exemple: Valeurs immédiates

Comment est codée la valeur 256 ?

1010 10000000

Comment est codée la valeur 257 ? Impossible! Toutes les valeurs ne peuvent pas être représentées :(Mais il existe un autre système que l'on étudiera plus tard.

Instructions prédicatées

- Comment influencer le comportement du programme selon les drapeaux ?
- Toutes les instructions ARM sont prédicatées. On peut leur adjoindre un suffixe qui conditionne leur exécution:
 - ► AL: toujours exécutée
 - NV: jamais exécutée
 - ▶ EQ (resp. NE): exécutée si le drapeau Z est à 1 (resp. 0)
 - ▶ MI (resp. PL): exécutée si le drapeau N est à 1 (resp. 0)
 - ▶ VS (resp. VC): exécutée si le drapeau V est à 1 (resp. 0)
 - ► CS (resp. CC): exécutée si le drapeau C est à 1 (resp. 0)
- Après un CMP,
 - ► GE, LT, GT, LE: greater-equal, less-than, greater-than, less-equal
- D'autres combinaisons existent pour comparer des nombres non-signés

Exemple: instructions prédicatées

```
if ( x == 0 ) x--;

CMP r1, #0
SUBEQ r1, r1, #1

Exercice: Comment écrire la fonction suivante ?

// x = max(x,y)
if (x < y) x=y;</pre>
```

Exemple: instructions prédicatées

Exercice: Comment écrire la fonction suivante ?

```
// x = max(x,y)
if (x < y) x=y;

CMP r1, r2

MOVLT r1, r2
```

Contrôle: branches

- Les branchent sautent d'un endroit du programme à un autre.
- Permettent de modifier le flot des instructions.
- ▶ B offset \implies PC = PC + offset * 4

boucle_infinie:

```
add r1, r1, 1
b boucle_infine
```

- boucle_infinie est une étiquette qui permet à l'assembleur de calculer de combien il faut déplacer le compteur ordinal.
- ▶ lci il faut se déplacer une instruction en arrière (4 octets)
- ▶ Offset $\frac{-4}{4} = -1$?
- ▶ Attention au pipeline. La valeur PC + offset est calculée 2 cycles plus tard après le décodage de l'instruction. La valeur du PC sera donc en avance de 2 instructions.
- Offset $\frac{-4-8}{4} = \frac{-12}{4} = -3$ OK

Contrôle: if / else

- Comment faire une structure if /else en assembleur ARM ?
- Utilisation des prédicats sur B.

```
if ( a < 0) {/*then*/} else {/*else*/}

CMP r0, #0
BGE else
    ..then..
B out
else:
    ..else..
out:</pre>
```

Contrôle: boucle

- Comment faire une structure de boucle ?
- Exercice:
 - Le registre r1 contient la valeur entière positive *n*.
 - ▶ Le registre r2 contient la valeur entière *m*.
 - Écrire un programme assembleur qui calcule: mⁿ
 - ▶ On ne se préoccuppera pas ici des problèmes de dépassement.

Contrôle: boucle (solution)

```
mov r0, #1
  cmp r1, #0
mult:
  beq out
  mul r0,r0,r2
  subs r1,r1,#1
  b mult
out:
```

Barrel Shifter

- L'ALU (Unité arithmétique et logique) possède un étage de Shift (décalage)
- Les instructions peuvent être préfixées d'un code pour le décalage.
- ▶ MOV r0, r1, LSR #2
- 1. Décale la valeur dans r1, sans extension de signe, vers la droite (Logical Shift Right) de 2 positions
- 2. Déplace le résultat dans r0
- $r0 = \frac{r1}{4}$

Barrel Shifter

Code	Effet
LSL	Logical Shift Left
LSR	Logical Shift Right
ASR	Arithmetic Shift Right
ROR	Rotate Right
RRX	Rotate Right (inclue le bit C de retenue)

Exemple: Shifter

- ▶ Soit r2 = -16 et r1 = 10 en Complément à 2
- ADD r0, r1, r2, ASR #2
 - ▶ Divise r2 par 4 avec extension de signe:

Ajoute 10, le résultat final est 6

Accès mémoire

- La mémoire est addressée par octets.
- On peut accéder à la mémoire en écriture (store) ou en lecture (load):
 - ► LDR/STR lit écrit un mot (32 bits)
 - ▶ LDRH/STRH lit écrit un demi-mot (16 bits)
 - ► LDRB/STRB lit écrit un octet (8 bits)
 - ► LDRSB/STRSB lit écrit un octet en étendant le signe (8 bits)

Modes d'adressage

- ► LDR r0, [r1] charge dans le registre r0, le contenu à l'addresse r1
- ► LDR r0, [r1, #16] charge dans le registre r0, le contenu à l'adresse r1 + 16
- ► STR r0, [r1, r2, LSL#2] écrit le contenu du registre r0, à l'adresse r1 + 4*r2
- ► STR r0,[r1,#-16]!: pratique pour se déplacer dans un tableau
- 1. Écrit le contenu dans r0 à l'adresse r1-16.
- 2. $r1 \leftarrow r1 16$

Adressage relatif au PC

```
.section data
.align 2
message:
    .string "Hello"

.section text
.align 2
code:
    ldr r0, =message
```

- ► Charge dans r0, l'adresse de message.
- ▶ Le compilateur exprime le chargement de manière relative au PC.

Exemple: code généré

83cc: e59f0008 ldr r0, [pc, #8]

. . .

83dc: 00008450

. . .

8450: 6c6c6548 lleH 8454: 0000006f 000o

Codage des instructions ARM

- Dans le mode normal, une instruction est représentée comme un mot mémoire de 32 bits.
- Comment coder une instruction:
 - ▶ Le décodage doit être rapide et simple
 - Codage de taille fixe
 - Un champ pour le prédicat d'instruction
 - Un champ pour l'opcode
 - ▶ Plusieurs champs pour les opérandes, les shifts et les offsets

Codage des instructions ARM (détail)

ARM Instruction Formats																												
31 30 29 28	2 7	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02 01	00	
Conditional	0	0	Ι		Оро	code	;	S		n			R	d		Operand 2									ALU			
Conditional	0	0	0	0	0	0	A	S		Rd				R	'n		Rs 1 0 0 1 Rm											Multiply
Conditional	0	0	0	1	0	В	0	0	Rs			Rd			0	0	0	0	1	0	0	1		Rm		Swap		
Conditional	0	0	0	1	0	PS	0	0	1 1 1 1			Rd			0	0	0	0	0	0	0	0	0	0 0	0	MRS		
Conditional	0	0	0	1	0	PS	1	0	1	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0		Rm		MSR(all)
Conditional	0	0	Ι	1	0	PS	1	0	1	0	0	1	1	1	1	1			S	Source Operand							MSR(flag)	
Conditional	0	1	Ι	Pr	U	В	W	LS	Rn				Rd			Offset										LDR/STR		
Conditional	0	1	1	X	X	X	X	X	X	X X X X				X	X	X	X	X	X	X	X	X	X	1	X	XX	X	Undefined
Conditional	1	0	0	Pr	U	S	W	LS		R	n			Registers (R15-R0)											LDM/STM			
Conditional	1	0	1	Ln				Offset												Branch								
										C	o-p	ro	ces	sor	ins	tru	ctio	ns										
Conditional	1	1	0	Pr	U	N	W	LS		R	n		CRd				CI	? #		Offset					Transfer			
Conditional	1	1	1	0		CP	Op			CRn			CRd				CI	P #		CP 0 CRm			Op					
Conditional	1	1	1	0	C	PC)p	LS		CRn			CRd			CP# CP 1 CRm						RTransfer						
Conditional	1	1	1	1		Ignored By ARM												SWI										
31 30 29 28	2 7	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02 01	00	

Source: Timothy Roddis

Convention d'appel (ABI)

- ► En assembleur un appel de fonction est un simple saut de programme.
- ► Comment passer les arguments ?
- ▶ Où stocker l'adresse de retour ?
- Comment éviter que les registres soient écrasés par la fonction appellée ?
- Plusieurs solutions, pour pouvoir interfacer différents programmes et librairies on définit une norme commune: Application Binary Interface.
- On va étudier la nouvelle norme ABI pour ARM appellée EABI.

Passage des arguments

- ► Les quatre premiers arguments sont passés dans les registres r0,r1,r2,r3
- ▶ Attention: Si les arguments sont des mots 64 bits, on ne pourra en passer que 2.
- Les arguments supplémentaires sont passés sur la pile.
- ► Le résultat d'une fonction est passé également dans les registres r0,r1,r2,r3.

La pile

- ▶ La pile est une région mémoire propre à un thread. La convention en ARM est que la pile croit vers le bas.
- Le dernier élément de la pile est toujours pointé par le registre SP.
- Pour sauvegarder ou restorer des registres depuis la pile on peut utiliser les instructions:

```
@ sauve les registres lr,r0,r1,r2
@ sur la pile et mets à jour l'adresse
@ de sp (ici décrémente de 32 octets)
stmfd sp!, {lr, r0, r1, r2}
```

```
@ restaure les registres lr,r0,r1,r2
@ depuis la pile et mets à jour
@ l'adresse de sp (ici incrémente de 32 octets)
ldmfd sp!, {lr, r0, r1, r2}
```

Jump and Link

- ► Pour appeller une fonction en assembleur, on va utiliser une branche
- Mais contrairement à un simple saut, il faut pouvoir retourner à l'appelant
- L'instruction 'bl étiquette:
- ► Saute à étiquette
- ► Enregistre dans le registre LR l'adresse de retour (PC + 4 au moment du saut" l'adresse de retour (PC + 4 au moment du saut)

Retour de fonction

▶ Pour retourner à l'appellant on utilisera l'instruction:

bx lr

► Cette instruction copie le contenu du registre lr dans le registre pc.

Problème: Sauver le contexte

► Considerez le programme suivant

```
fct3:
  bx lr
fct2:
  bl fct3
  bx lr
fct1:
  bl fct2
```

Que va t'il se passer ?

Problème: Sauver le contexte

- L'instruction bl dans fct2 écrase l'ancienne valeur de lr.
- On ne peut donc jamais retourner à fct1.
- Solution:
- préserver la valeur de lr sur la pile à l'entrée d'une fonction
- restaurer la valeur de lr depuis la pile avant d'appeller bx

Problème: Sauver le contexte


```
fct3:
  bx lr
fct2:
  stmfd sp!, {lr}
  bl fct3
  ldmfd sp!, {lr}
  bx lr
fct1:
  stmfd sp!, {lr}
  bl fct2
  ldmfd sp!, {lr}
  bx lr
```

Les fonctions feuilles comme fct3 n'ont pas besoin de sauvegarder lr.

Registres callee-save et caller-save

- ▶ De la même manière que lr peut être écrasé par les appels de fonctions, d'autres registres peuvent l'être.
- Il faut sauvegarder le contexte:
- ► Certains registres (caller-save) doivent être sauvegardés par l'appellant, r0-r3
- D'autres registres (callee-save) doivent être sauvegardés par l'appellé, r5-r12
- Si une fonction appellée n'utilise pas certains registres callee-save, elle n'est pas obligé de les sauver sur la pile.

Organisation de la pile





Représentation des nombres réels (rappels)

Représentation flottante. Par example IEEE-754

Signe (S)	Exposant (E)	Pseudomantisse (P)
1 bit	e bits	p bits

$$(-1)^{S} * 2^{E-(2^{e-1}-1)} * (1 + \frac{P}{2^{p}})$$

- ▶ float: e = 8 et p = 23
- ▶ double: e = 11 et p = 52
- ▶ 0 10000000 010000...
 - ▶ signe: +
 - exposant: $1 = (2^7 (2^7 1))$
 - ▶ mantisse: 1.01
 - $\rightarrow 1.01_2 * 2^1 = 10.1_2 = 2.5_{10}$

Représentation fixe

- ▶ On représente tous les nombers à un facteur d'échelle près.
- Analogie: pour représenter 12.4 cm, on choisira plutôt de noter 124 mm
- Sera abordé en détail dans le cours 3.

Co-processeur vectoriel

- Les opérations en virgule flottante sont coûteuses
- ▶ Le Raspberry-Pi dispose d'un coprocesseur flottant.
- ▶ On le programme en utilisant le jeu d'instructions VFP (v2)

Architecture du Co-processeur

- ▶ 32 registres flottants séparés en 4 bancs
- 1 registre de contrôle fpscr

Banc 1	d	0	d	1	d	2	d3		
scalaire	s0	s1	s2	s3	s4	s5	s6	s7	
Banc 2	d	4	d	5	d	d6		7	
vectoriel	s8	s9	s10	s11	s12	s13	s14	s15	
Banc 3	d	8	d	d9		10	d	11	
vectoriel	s16	s17	s18	s19	s20	s21	s22	s23	
Banc 4	d	12	d	13	d	14	d15		

|s24|s25|s26|s27|s28|s29|s30|s31

Co-processeur Vectoriel?

- ► Le VFP du ARM1176JZF-S possède une seule voie (single lane) pour les instructions vectorielles.
- ► Instruction vectorielle traîtent 8 floats / 4 doubles en parallèle
- Le coprocesseur sérialise les traîtement
 - Speed-up? Oui car cela réduit le nombre d'instructions à décoder et rends plus efficaces les transferts mémoire entre le CPU et le coprocesseur.
 - Gain ×1.30 sur une addition de vecteurs
- Les nouveaux processeurs Néon, possèdent du vrai parallélisme vectoriel

Configuration stride et length

- Le fpscr possède deux champs importants:
 - ▶ length (bits 16-18): permet de configurer la taille des vecteurs
 - stride (bits 20-21): permet de configurer l'espace entre deux éléments d'un vecteur
- ► l=5, s=0: vadd.f32 s8, s16, s24 \rightarrow s[8 : 12] = s[16 : 20] + s[24 : 28]
- ► l=3, s=1: vadd.f32 s8, s16, s24
 - \rightarrow s[8, 10, 12] = s[16, 18, 20] + s[24, 26, 28]
- attention: wrap-around par banc, un même registre ne peut être utilisé qu'une seule fois

Configuration du mode vectoriel

(on suppose l=8, s=0)

- ▶ Mode scalaire: si le résultat va dans le banc scalaire
 - ▶ vadd.f32 s0, s1, s2 \rightarrow s0 = s1 + s2
- Mode vectoriel: si le premier et dernier registres sont vectoriels
 - ▶ vadd.f32 s8, s16, s24 \rightarrow s[8:15] = s[16:23] + s[24:31]
- Mode mixte: si le denier registre est scalaire
 - ▶ vadd.f32 s8, s16, s0 \rightarrow s[8:15] = s[16:23] + [s0, s0, ...s0]

Opération arithmétiques

- vadd.f32 ou vadd.f64: addition
- vsub: soustraction
- vabs: valeur absolue
- vdiv: division flottante (coûteux)
- vsqrt: racine carrée (coûteux)

Multiplications

- vmul: multiplication
- ightharpoonup vmla s0, s1, s2: multiply and add, $s0 = s0 + s1 \times s2$
- ightharpoonup vmls s0, s1, s2: multiply and sub, ho 0 =
 ho 0
 ho 1 imes s2
- vnmul, vnmla, vnmls: pareil mais on prends le négatif du résultat.

Comparaisons

- vcmp est toujours scalaire
- vcmp: comme cmp mais pour les flottants

Conversions

- vcvt est toujours scalaire
- ▶ vcvt.{to}.{from} r1, r2
 - convertit de {from} vers {to}
- examples:
 - vcvt.f64.f32 d5, s8: convertit le double dans d5 vers un simple dans s8
 - vcvt.u32.f32 s8, s8: convertit le simple s8 vers une valeur entière non signée
 - vcvt.f32.s32 s8, s8: convertit la valeur entière signée dans s8 vers une valeur flottante
 - vcvt.u32.f32 s8, s8, #fbits: convertit le simple s8 vers une valeur en précision fixe avec fbits fractionnaires

Déplacement registres

- ▶ vmov s1, s2: déplace le contenu du registre s2 dans le registre s1 (que entre registres du coprocesseur)
 - attention aucune conversion n'est effectuée
- vmov s1, r2 ou vmov r2, s1: déplacement entre registres flottants et registres entiers
 - attention aucune conversion n'est effectuée
- vmov s1, s2, r1, r2: deux registres à la fois
- vmrs r1, fpscr et vmsr fpscr, r1pour modifier lefpscr'

Exemple: convertir une valeur entière en flottant:

```
mov r1, #1
vmov s1, r1
vcvt.f32.u32 s1, s1
```

Accès mémoire

- Transfert scalaire:
 - ▶ vldr.f32 s1, [addresse] et vstr.f32 s1, [addresse]
- Transferts multiples:
 - ▶ vpush {s0, s1, ...} et vpop {s0, s1, ...}
 - vldm r0, {s0,s1}: lit deux flottants s0 et s1 depuis la mémoire à r0 et r0+4
 - vldm r0!, {s0,s1}: pareil mais en méttant à jour la valeur de r0
 - vstm r0, {s0,s1,s2}: écrit trois flottants s0,s1,s2 en mémoire à r0, r0+4 et r0+8