PROFEN

STAJ SUNUMU

AXU4EVB-P + AD9364 Gerçek Zamanlı FPGA FFT ve Monopulse Altyapısı





FPGA • RF • BARE-METAL • PYTHON

Eren Kale

Marmara Üniversitesi Teknoloji Fakültesi Elektrik - Elektronik Mühendisliği 4. Sınıf Öğrencisi

SUNUM AKIŞI

- ARAŞTIRMA
- Gereksinimler ve plan
- Vivado
- Vitis ve kart bring-up
- RF testleri
- FPGA FFT
- Bare-metal + Python
- Monopulse yol haritası




SONUÇLARIN TEK BAKIŞTA ÖZETİ

Katman	Güncel durum	Doğrulama
Vivado ve kart constraint'leri	Tamamlandı	Bitstream, `WNS +0.144 ns`, DRC `0`
Vitis/JTAG başlatma	Tamamlandı	PMUFW, DDR kapısı ve Golden/Candidate launcher
AD9364 ve DMA bring-up	Tamamlandı	Rev 2 init ve 65.536 örnek DMA `Done
RF aktivite algılama	Tamamlandı	İki 2.4 GHz Wi-Fi karşılaştırma koşusu
2048 noktalı PL FFT	Tamamlandı	Bit-doğru model, tek-frame ve 100-frame kart testi
Bare-metal + Python	Tamamlandı	Protocol v2, CRC, 2048 bin ve 61 Python testi
Kontrollü CW	Lab'da denenecek	SMW200A ile bin 20/bin 100 testi bekleniyor
ZX80/HMC936 monopulse	Gelecek entegrasyon	Kontrol, settling ve açı kalibrasyonu açık

DONANIM SİSTEMİ VE FİZİKSEL VERİ YOLU

-> AD9364 RXA
-> kompleks I/Q örnekleri
-> FMC / LVDS
-> Zynq UltraScale+ PL
-> 2048-point FFT ve spectrum BRAM
-> Cortex-A53 bare-metal servis
-> PS_UART
-> Python spectrum / waterfall / NPZ / CSV

- FPGA kartı: ALINX AXU4EVB-P
- RF kartı: mevcut AD9364
- Geliştirme bağlantıları: JTAG ve PS_UART
- Kontrollü RF kaynağı: Rohde & Schwarz SMW200A



AD9364

ANALOG DEVICES FIRMASI TARAFINDAN ÜRETILEN, YÜKSEK PERFORMANSLI VE GENIŞ BANTLI BIR RF Alıcı-Verici (RF Transceiver) entegre devresidir



AXU4EVB-P


AXU4EVB-P, AMD/Xilinx Zynq UltraScale+ MPSoC mimarisine dayanan bir FPGA geliştirme kartıdır.

AD9364 KISITI VE MİMARİ KARAR

- AD9364 TEK GERÇEK RX ZINCIRINE SAHIP 1×1 RF TRANSCEIVER'DIR.
- RXA/RXB/RXC seçilebilir fakat iki bağımsız RX aynı anda örneklenemez.
- İki antenin eşzamanlı dijital faz farkını AD9364 içinde ölçme iddiası
  yapılmamıştır.
- Harici analog ağ, `Σ ± ΔAZ` ve `Σ ± ΔEL` durumlarını ardışık olarak üretir.
- Tek ortak FFT donanımı dört finite-frame üzerinde tekrar kullanılır.

DURUM DENKLEMLERI:


S0 = Σ + ΔAZ
S1 = Σ - ΔAZ
S2 = Σ + ΔEL
S3 = Σ - ΔEL



PROJE GEREKSİNİMLERİ

1. Kart, PS/PL, DDR ve AD9364 bring-up
2. Gerçek RF aktivitesinin DMA üzerinden görülmesi
3. Monopulse matematik ve fixed-point referans modeli
4. 2048 noktalı PL FFT, magnitude-square ve peak
5. Tek-frame ve 100-frame kart kabulü
6. CRC’li tam spektrum protokolü ve Python görünümü
7. Kontrollü CW peak-bin kabulü
8. ZX80/HMC936 kontrolü, S0–S3 ve açı kalibrasyonu


GELİŞTİRME VE TEKRAR ÜRETİLEBİLİRLİK YÖNTEMİ




- Golden: kartta doğrulanmış geri dönüş noktası
- Candidate: yeni bitstream/ELF'in ayrı ve değişmez paketi
- Kaynak, XSA, bitstream ve ELF için SHA-256 yöntemi
- Otomatik JTAG launcher ve DDR yaz/oku kapısı
- C/Python referans testleri, RTL testleri ve fiziksel UART/JTAG kanıtları
- Ayrı Git worktree ve kontrollü branch akışı

VIVADO VE DONANIM TASARIMI


- Zynq UltraScale+ processing system
- AD9364 LVDS ve ADC/DAC veri yolları
- AXI ADC/DDS ve DMA altyapısı
- Cortex-A53 bare-metal kontrol alanı
- FFT: ADC akışında paralel gözlem kolu



FFT, ANA RX AKIŞINA PARALEL BİR GÖZLEM KOLU OLARAK EKLENDİ



ŞEMA TEYİDİ, PİNLER VE XDC DÜZELTMELERİ




```
# RX_FRAME (LA01_CC)
set_property -dict {PACKAGE_PIN L7
IOSTANDARD LVDS
DIFF_TERM_ADV TERM_100}
[get_ports rx_frame_in_p]
set_property -dict {PACKAGE_PIN L6
IOSTANDARD LVDS
DIFF_TERM_ADV TERM_100}
[get_ports rx_frame_in_n]
```


```
input        rx_frame_in_p,
input        rx_frame_in_n,
```

Şema → XDC → Top-Level HDL

- AXU4EVB-P ve AD9364 şemaları aktif kaynaklarla karşılaştırıldı.
- RX frame ve feedback clock eşlemeleri doğrulandı.
- On altı RX LVDS portunda uygun `DIFF_TERM_ADV TERM_100` ayarı kullanıldı.
- SPI chip-select pull-up ve I/O standardları kontrol edildi.
- RX clock constraint ve top-level port sözleşmesi tek kaynağa bağlandı.

SENTEZ, ZAMANLAMA VE DRC KAPANIŞI

Kontrol	Sonuç
FPGA	xczu4ev-sfvc784-1-i
Setup WNS	+0.144 ns
Setup TNS	0.000 ns
DRC error	0
Çıktı	Bitstream ve aynı implementasyondan XSA




Design Timing Summary

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	0,121 ns	Worst Hold Slack (WHS):	0,010 ns	Worst Pulse Width Slack (WPWS):	0,437 ns
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	0,000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	139524	Total Number of Endpoints:	139145	Total Number of Endpoints:	50116

All user specified timing constraints are met.


- Güncel bitstream XSA içine alınarak Vitis donanım devri yenilendi.
- Eski wrapper/XSA seçme riski artifact kapılarıyla azaltıldı.

IMPLEMENTATION KAPANIŞI: WNS +0.144 ns, DRC 0



VITIS VE BARE-METAL YAZILIM KATMANLARI

XSA / hardware platform
-> psu_cortexa53_0 standalone domain
-> PMU firmware
-> FSBL / PS initialization
-> no-OS AD9364 driver
-> ad9364app
-> PL FFT service ve UART protocol v2




- Vitis 2020.1
- Cortex-A53 bare-metal uygulaması
- ADI no-OS sürücüleri


BRING-UP SIRASINDA GÖRÜLEN HATALAR

Belirti	İlgili Katman
Platform “Out-of-date”	XSA/platform bağımlılığı
PMUFW header index hataları	Vitis index/BSP görünümü
PMU-FW is not running	Güç yönetimi başlatma sırası
Instruction transfer timeout	A53/PS erişimi ve reset durumu
DDR Memory write error	PS/DDR init eksikliği
AD9364 PRODUCT_ID 0x00	SPI/peripheral erişimi hazır değil

- PMU, PL, Cortex-A53, PS/DDR ve PS–PL sınırı doğru sırada hazırlanmıyordu.
- Yalnız FPGA programlamak veya yalnız uygulama ELF’i indirmek yeterli değildi.
- Bazı FSBL koşullarında SerDes/PCIe kalibrasyonu başlangıcı geciktiriyordu.
- PS–PL isolation ve reset adımları tamamlanmadan peripheral erişimi güvenilir değildi.



JTAG BAŞLATMA SIRASI



GOLDEN / CANDIDATE OTOMATİK BAŞLATICI

- Tek komut veya çift tıklanabilir “.cmd”
- Xilinx 2020.1 ve artifact yollarını otomatik bulma
- Bitstream/ELF/PMUFW bütünlük kontrolü
- DDR kapısı ve açık hata mesajları
- Tarihli JTAG logu
- Candidate başarısızlığında Golden geri dönüşü

```
****** Xilinx hw_server v2020.1

  **** Build date : May 27 2020 at 20:24:38

    ** Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.



INFO: hw_server application started

INFO: Use Ctrl-C to exit hw_server application





INFO: To connect to this hw_server instance use url: TCP:127.0.0.1:3121



Opening the PMU JTAG security gates...
Loading and starting PMU firmware...
Programming the verified FPGA bitstream...
Resetting Cortex-A53 #0...
Initializing PS, DDR and the PS-PL boundary directly...
Verifying DDR access before application download...
DDR verification passed: A5A5A5A5
Loading and starting the AD9364 application...
PASS: PMUFW, FPGA, direct PS/DDR/PS-PL initialization, DDR gate and ad9364app were launched over JTAG.
```

AD9364 DOĞRULAMASI



- PMUFW, PL, PS/DDR ve PS–PL yolu
- SPI üzerinden AD9364 Rev 2 okuması
- AXI ADC/DDS çekirdekleri
- DDR üzerinde DMA aktarımı

LAB DOĞRULAMASI

GERÇEK RF TESTİ

04

Kontrollü CW • Peak-bin kabulü • 100 kare süreklilik

SMW200A → AD9364 RXA → PL FFT → UART/Python

FPGA’DA FFT: SİNYALDEN SPEKTRUMA



- AD9364'ten kompleks I/Q örnekleri alınır.
- FPGA içinde 2048 noktalı FFT uygulanır.
- Tam spektrum korunur ve maksimum peak noktası bulunur.
- 30,72 MSPS örnekleme hızında çözünürlük 15 kHz/bin'dir.


FFT NASIL DOĞRULANDI?

- FPGA sonucu bağımsız Python/NumPy modeliyle karşılaştırıldı.
- Deterministik testlerde bit-doğru sonuç elde edildi.
- Kartta tek-frame `PL_FFT: PASS` sonucu alındı.
- 100 ardışık frame boyunca aktarım ve sağlık kontrolleri geçti.

```
f-ad9361-lpc: Successfully initialized (61439514 Hz)
ad9361_init : AD936x Rev 2 successfully initialized
PL_FFT_MONITOR: START frames=100 interval_ms=1000 bins=2048
PL_FFT_MONITOR: FRAME seq=001/100 frame=1 bank=0 samples=2048 peak_bin=1974 peak_power=4 dropped=2
0805892 crc=268284a4
PL_FFT_MONITOR: FRAME seq=002/100 frame=2 bank=0 samples=2048 peak_bin=12 peak_power=1 dropped=518
43699 crc=1580f66b
PL_FFT_MONITOR: FRAME seq=003/100 frame=3 bank=0 samples=2048 peak_bin=125 peak_power=1 dropped=82
748081 crc=1f843604
PL_FFT_MONITOR: FRAME seq=004/100 frame=4 bank=0 samples=2048 peak_bin=78 peak_power=1 dropped=113655133 crc=1
f084423
PL_FFT_MONITOR: FRAME seq=005/100 frame=5 bank=0 samples=2048 peak_bin=1926 peak_power=2 dropped=144562185 crc
=846bf98a
PL_FFT_MONITOR: FRAME seq=006/100 frame=6 bank=0 samples=2048 peak_bin=1954 peak_power=2 dropped=175474564 crc
=476818a6
PL_FFT_MONITOR: FRAME seq=007/100 frame=7 bank=0 samples=2048 peak_bin=1 peak_power=1 dropped=206386942 crc=ae
6d3375
PL_FFT_MONITOR: FRAME seq=008/100 frame=8 bank=0 samples=2048 peak_bin=23 peak_power=1 dropped=237291327 crc=6
f37cd47
PL_FFT_MONITOR: FRAME seq=009/100 frame=9 bank=0 samples=2048 peak_bin=13 peak_power=1 dropped=268198374 crc=1
6213e4b
PL_FFT_MONITOR: FRAME seq=010/100 frame=10 bank=0 samples=2048 peak_bin=85 peak_power=1 dropped=299105423 crc=
ea07f14f
PL_FFT_MONITOR: FRAME seq=011/100 frame=11 bank=0 samples=2048 peak_bin=1 peak_power=4 dropped=330015130 crc=3
b58e956
PL_FFT_MONITOR: FRAME seq=012/100 frame=12 bank=0 samples=2048 peak_bin=89 peak_power=1 dropped=360922179 crc=
a47f4963
PL_FFT_MONITOR: FRAME seq=013/100 frame=13 bank=0 samples=2048 peak_bin=29 peak_power=1 dropped=391831891 crc=
322eeaf8
PL_FFT_MONITOR: FRAME seq=014/100 frame=14 bank=0 samples=2048 peak_bin=48 peak_power=1 dropped=422741605 crc=
bcc1820b
PL_FFT_MONITOR: FRAME seq=015/100 frame=15 bank=0 samples=2048 peak_bin=92 peak_power=1 dropped=453651319 crc=
acb416b8
PL_FFT_MONITOR: FRAME seq=016/100 frame=16 bank=0 samples=2048 peak_bin=59 peak_power=1 dropped=484561027 crc=
eee106d2
PL_FFT_MONITOR: FRAME seq=017/100 frame=17 bank=0 samples=2048 peak_bin=131 peak_power=2 dropped=515470742 crc
=a2c9f904
PL_FFT_MONITOR: FRAME seq=018/100 frame=18 bank=0 samples=2048 peak_bin=2046 peak_power=2 dropped=546383118 cr
c=4b0b94f2
PL_FFT_MONITOR: FRAME seq=019/100 frame=19 bank=0 samples=2048 peak_bin=28 peak_power=1 dropped=577298165 crc=
2c20cc91
PL_FFT_MONITOR: FRAME seq=020/100 frame=20 bank=0 samples=2048 peak_bin=29 peak_power=1 dropped=608207870 crc=
3d8e034f
PL_FFT_MONITOR: FRAME seq=021/100 frame=21 bank=0 samples=2048 peak_bin=167 peak_power=1 dropped=639117580 crc
=f278ebcc
PL_FFT_MONITOR: FRAME seq=022/100 frame=22 bank=0 samples=2048 peak_bin=2 peak_power=1 dropped=670029959 crc=f
4142ab5
PL_FFT_MONITOR: FRAME seq=023/100 frame=23 bank=0 samples=2048 peak_bin=2 peak_power=1 dropped=700937005 crc=f
5f9edc9
PL_FFT_MONITOR: FRAME seq=024/100 frame=24 bank=0 samples=2048 peak_bin=58 peak_power=4 dropped=731844044 crc=
7c6fde94
PL_FFT_MONITOR: FRAME seq=025/100 frame=25 bank=0 samples=2048 peak_bin=21 peak_power=1 dropped=762753757 crc=
17b47152
PL_FFT_MONITOR: FRAME seq=026/100 frame=26 bank=0 samples=2048 peak_bin=2047 peak_power=2 dropped=793663468 cr
c=b2c79dae
PL_FFT_MONITOR: FRAME seq=027/100 frame=27 bank=0 samples=2048 peak_bin=79 peak_power=1 dropped=824578505 crc=
5b1ba690
PL_FFT_MONITOR: FRAME seq=028/100 frame=28 bank=0 samples=2048 peak_bin=17 peak_power=1 dropped=855488216 crc=
78179c0e
PL_FFT_MONITOR: FRAME seq=029/100 frame=29 bank=0 samples=2048 peak_bin=2047 peak_power=4 dropped=886397927 cr
c=869a13e9
```

BARE-METAL VERİDEN PYTHON FFT EKRANINA

- Bare-metal uygulama FFT sonucunu PS_UART üzerinden bilgisayara taşır.
- Python uygulaması spektrum ve waterfall grafiğini oluşturur.
- CRC ve frame kontrolleri veri bütünlüğünü doğrular.
- 61/61 yazılım testi ve gerçek karttan 10-frame preflight geçti.



KONTROLLÜ CW, MONOPULSE YOL HARİTASI VE SONUÇ

Tamamlanan

- AXU4EVB-P/AD9364 Vivado ve Vitis zinciri
- PMUFW/PS/DDR/PS–PL içeren otomatik JTAG launcher
- AD9364, DMA ve gerçek RF aktivitesi
- Bit-doğru 2048 noktalı PL FFT
- Tek-frame ve 100-frame kart kabulü
- CRC'li bare-metal/Python laboratuvar yolu

Gelecek monopulse entegrasyonu

- ZX80 RF1/RF2 ve HMC936 kontrol eşlemesi
- HMC936 için güvenli 5 V aktif-düşük level-shifter/OE
- S0–S3 finite-frame durumu ve settling/discard
- Ortak peak/band-power ile normalize AZ/EL
- `-θ / 0 / +θ` yankısız oda kalibrasyonu

Sıradaki fiziksel kabul

- SMW200A ile RXA'ya düşük seviyeli, DC dışı CW
- `2.400300 GHz -> bin 20`
- `2.401500 GHz -> bin 100`
- 100 frame boyunca CRC/health/gain sabit ve peak `±1 bin`
- Bu kanıt alınana kadar `board_verified=false`

KAYNAKÇA — YAZILIM VE FPGA

01 **Analog Devices HDL**

Vivado tabanlı HDL kütüphaneleri, IP çekirdekleri ve FMCOMMS referans projeleri.

github.com/analogdevicesinc/hdl

02 **Analog Devices no-OS**

Bare-metal AD936x sürücüleri, platform katmanı ve örnek uygulamalar.

github.com/analogdevicesinc/no-OS

03 **Analog Devices Linux**

ADI IIO sürücülerini içeren Linux kernel varyantı.

github.com/analogdevicesinc/linux

04 **libiio**

Yerel ve uzak Linux IIO cihazlarına erişim sağlayan çapraz platform kütüphanesi.

github.com/analogdevicesinc/libiio

05 **pyadi-iio**

ADI donanımlarına IIO üzerinden erişim sağlayan Python arabirimleri.

github.com/analogdevicesinc/pyadi-iio

06 **ADI HDL User Guide**

HDL proje oluşturma, desteklenen araç sürümleri ve referans tasarım dokümantasyonu.

analogdevicesinc.github.io/hdl

07 **AMD Vivado UG906 — 2020.1**

Tasarım analizi, timing raporları ve implementation closure yöntemleri.

docs.amd.com — UG906

08 **Zynq UltraScale+ TRM — UG1085**

Processing system, DDR, PMU, JTAG ve PS–PL arabirimleri için teknik başvuru.

docs.amd.com — UG1085

KAYNAKÇA — DONANIM VE AKADEMİK ÇALIŞMALAR

09 **AD9364 Ürün Sayfası ve Veri Sayfası**

RF transceiver özellikleri, frekans aralığı, bant genişliği ve teknik dokümanlar.

analog.com — AD9364

10 **AD-FMCOMMS3-EBZ User Guide**

RF portları, kart yapısı ve AD936x tabanlı değerlendirme kartı kullanım bilgileri.

wiki.analog.com — AD-FMCOMMS3-EBZ

11 **AXU4EVB-P Kullanıcı Kılavuzu**

Kart arabirimleri, JTAG, PS_UART, güç ve FMC bağlantıları. Proje içi yerel belge.

12 **AXU4EV-P / AXU5EV-P Şematikleri**

FMC, PS, saat, reset ve top-level port eşlemeleri. Proje içi yerel belge.

13 **HMC936A 6-Bit Digital Phase Shifter**

EV1HMC936ALP6 kartı, dijital kontrol bitleri ve RF faz kaydırma özellikleri.

analog.com — HMC936A datasheet

14 **Mini-Circuits ZX80-DR230-S+**

DC–3000 MHz absorptive SPDT RF switch ürün ve veri sayfası.

minicircuits.com — ZX80-DR230-S+

15 **Kim, Lee ve Lee — IEEE Access, 2020**

Long-range air-to-ground haberleşmede monopulse anten takip yaklaşımı.

DOI: 10.1109/ACCESS.2020.3022932

16 **AD9364 Şematik ve Proje Raporları**

AD9364 bağlantıları, doğrulama kararları ve uygulama kayıtları. Proje içi yerel belgeler.