重庆大学课程设计报告

学 院: 计算机学院 专业班级: 计算机科学与技术(卓越)02/01 班 年 级: 2019 生: 学 李燕琴 杨思怡 学 号: 20195633 20195217 完成时间: 2022年 01月 07日 成 绩: 90 指导教师: 钟将

课程设计题目: MIPS SOC 设计与性能优化

重庆大学教务处制

		优秀	良好	中等	及格	不及格	
项目	分值	$100 > x \ge 90$	$90 > x \ge 70$	$80 > x \ge 70$	$70 > x \ge 60$	x < 60	评分
		参考标准					
学 习	15	学习态度认真,	学习态度比较	学习态度尚	学习态度尚	学习马虎,	
态度		科学作风严谨,	认真, 科学作	好,遵守组织	可,能遵守	纪律涣散,	
		严格保证设计	风良好,能按	纪律,基本保	组织纪律,	工作作风不	
		时间并按任务	期圆满完成任	证设计时间,	能按期完成	严谨, 不能	
		书中规定的进	务书规定的任	按期完成各	任务	保证设计时	
		度开展各项工	务	项工作		间和进度	
		作					
技术	25	设计合理、理论	设计合理、理	设计合理,理	设计基本合	设计不合	
水 平		分析与计算正	论分析与计算	论分析与计	理,理论分	理,理论分	
与 实		确,实验数据准	正确,实验数	算基本正确,	析与计算无	析与计算有	
际能		确,有很强的实	据比较准确,	实验数据比	大错, 实验	原则错误,	
力		际动手能力、经	有较强的实际	较准确,有一	数据无大错	实验数据不	
		济分析能力和	动手能力、经	定的实际动		可靠,实际	
		计算机应用能	济分析能力和	手能力,主要		动手能力	
		力, 文献查阅	计算机应用能	文献引用、调		差, 文献引	
		能力强、引用合	力, 文献引用、	查调研比较		用、调查调	
		理、调查调研非	调查调研比较	可信		研有较大的	
		常合理、可信	合理、可信			问题	
创新	10	有重大改进或	有较大改进或	有一定改进	有一定见解	观念陈旧	
		独特见解,有一	新颖的见解,	或新的见解			
		定实用价值	实用性尚可				
论 文	50	结构严谨, 逻	结构合理,符	结构合理,层	结构基本合	内容空泛,	
(计算		辑性强, 层次	合逻辑, 文章	次较为分明,	理,逻辑基	结构混乱,	
书、图		清晰, 语言准	层次分明, 语	文理通顺,基	本清楚,文	文字表达不	
纸) 撰		确, 文字流	言准确, 文字	本达到规范	字尚通顺,	清,错别字	
写 质		畅,完全符合规	流畅,符合规	化要求, 书写	勉强达到规	较多, 达不	
量		范化要求,书写	范化要求, 书	比较工整;图	范化要求;	到规范化要	
		工整或用计算	写工整或用计	纸比较工整、	图纸比较工	求; 图纸不	
		机打印成文;图	算机打印成	清晰	整	工整或不清	
		纸非常工整、清	文; 图纸工整、			晰	
		断	清晰				

指导教师评定成绩:

指导教师签名:

MIPS SOC 设计报告

李燕琴、杨思怡

1 设计简介

本次设计为双发射五级流水线处理器,支持 MIPS32 体系结构。处理器成功通过六类指令的单独测试及功能测试,并成功上板。在一定程度上说明了设计的有效性。

1.1 小组分工说明

- 李燕琴: 负责取指模块, 前推逻辑, 冒险模块, 译码模块重构, regfile 多端口模块, 分支模块, ALU 及 HILO 模块, 访存模块
- 杨思怡:负责指令拆分及译码模块,发射控制逻辑模块,异常基本逻辑

2 设计方案

2.1 总体设计思路

LaunchMIPS 设计为双发射五级流水线,整体分为取指,译码,执行,访存,写回五个阶段。取指通过 64bit 的 inst_ram64 实现同时对两条指令的取值。当 pc[2:0] 为 000 时,正常返回两条指令;当 pc[2:0] 为 100 时,只返回一条指令;其他情况则导致 pc 异常。

取指阶段设计的核心为指今 FIFO, 其内部存储指今及其对应 PC 地址。

在译码阶段分别为主流水线和辅流水线设置单独译码器,以对从指令 FIFO 取出的两条指令分别译码生成对应信号。同时该阶段由发射控制器根据双发射处理逻辑决定两条指令的发射情况。考虑到数据冲突问题,LaunchMIPS 在该阶段进行数据前推处理。

在执行阶段,主流水线和辅流水线可能并存,故同样设置了两个ALU。该阶段还包括对分支跳转指令的处理,得到是否跳转及下条PC地址等信息。下条PC地址将被送入PC寄存器中用作后续更新处理。

在访存阶段,首先进行异常的处理,没有异常的情况下再进行访存处理。

在写回阶段,将结果写入相应地址。master 和 slave 同时写入 regfile,且当主辅流水 线写入地址相同时,只写入最近的结果,即 slave 的结果。

设计代码详见链接: LaunchMIPS

1

2.2 数据通路

整体数据通路图见1。




图 1: 数据通路图

3 设计过程

3.1 设计流水账

3.1.1 01.01

- (1) 查找 Sirius 相关资料;
- (2) 学习 Sirius 的实现框架和结构图

3.1.2 01.02

- (1) 基于龙芯杯代码搭建大致 Sirius 框架;
- (2) 取指阶段的理解
- (3) FIFO 的理解

3.1.3 01.03

- (1) 完成取指阶段
- (2) 完成 inst_ram64 及相应 inst_diff 的搭建

3.1.4 01.04

(1) 指令的拆分

- (2) 指令的译码
- (3) dual_issue 判断模块
- (4) 前述模块添加至 datapath
- (5) 前推逻辑实现及添加至 datapath
- (6) regfile 多端口模块实现及添加至 datapath
- (7) branch unit 实现
- (8) ALU 设计
- (9) HILO 实现
- (10) 访存前的解析
- (11) 写回数据多选器实现

3.1.5 01.05

- (1) 完成 Sirius 框架搭建
- (2) 冒险模块处理
- (3) ArithmeticTest
- (4) DataMoveInstTest
- (5) LogicInstTest
- (6) ShiftInstTest

3.1.6 01.06

- (1) j_BTest
- (2) S_LInstTest
- (3) obj1 测试
- (4) obj2 测试
- (5) 异常逻辑添加

3.1.7 01.07

- (1) obj3 测试
- (2) 完整 obj 测试及上板

3.2 错误记录

3.2.1 错误1

(1) 错误现象:PC 错误,写寄存器数据错误,写寄存器号错误

- (2) 分析定位过程: 写回时,发现除法执行阶段,reg_wen 一直使能,导致 trace 测试一直 往后测试,导致错误产生。
- (3) 错误原因: 除法未阻塞写回阶段
- (4) 修正效果: 成功通过 obj1 测试

3.2.2 错误 2

- (1) 错误现象:PC 错误,写寄存器数据正确,写寄存器号正确
- (2) 分析定位过程: 在前几条指令内发生错误,且这些指令和 obj1 测试类似。
- (3) 错误原因:测试 coe 和 trace 文件对应错误
- (4) 修正效果: 成功通过 obj2 测试

4 设计结果

4.1 设计交付物说明

包括将 32bit 的 inst_ram.coe 转为 64bit 的 inst_ram.coe 文件的 python 程序源文件。以及 rtl 文件下核心代码文件。具体目录说明见图目录说明图2。

4.2 设计演示结果

具体结果见功能测试通过图3。

5 参考设计说明

代码基于 2021 年 NSCSCC 参赛队伍CPUchildren 项目; 总体设计主要参考 2019 年 NSCSCC 北京邮电大学Sirius 项目; FIFO 延迟槽设计参考 2020 年 NSCSCCUltra_NSCSCC 项目.

6 总结

回望这几天的开发之路,确实百感交集。万事开头难这句话不是骗人的。最开始接触双发射时只能看优秀设计的 design report 去理解逻辑。一个指令 fifo 的实现我们讨论了一个多小时也没有清晰的结果。也在 Sirius 和自身之前的代码实现之间纠结过哪种实现更佳。奇奇怪怪的 bug 和难搞的 vivado,更是一个也不好惹。日常的熬夜自是不必说。

```
2021-CquCOlab-src
inst32_inst64.py
                         将32bit的inst_sram.coe转为64bit的inst_sram_64.coe
  inst_sram_64.xci
                          inst_sram_64配置
                         文件目录说明
 readme.txt
-rt1
  soc_lite_top.v
                        项层文件,修改cpu_inst_wen、cpu_inst_wdata、cpu_inst_rdata的位宽
                         myCPU源代码文件
  ∟<sub>myCPU</sub>
                         master分支的alu
        alu master.v
        alu_slave.sv
                         slave分支的alu
                         分支判断逻辑
        branch_judge.sv
                         CP0寄存器
        cp0 reg.sv
        datapath.v
                         数据通路
                         怪码
        decoder.sv
        defines.vh
                         宏定义
        div.v
                        除法模块
                         异常因素解析
        exception.sv
        flopenr.v
                         触发器
                         前推选择
        forward_mux.sv
        forward_top.sv
                        前推顶层
        hazard.v
                         控制冒险处理
        hilo_reg.v
                        hilo寄存器
                         指令ascii编码
        instdec.v
        inst_diff.sv
                         2条指令读取控制
                         指令fifo控制数据通路F阶段
        inst_fifo.sv
                         2条指令发射控制
        issue ctrl.sv
        mem_access.sv
                         访存转换
                         cpu顶层
        mycpu_top.v
        pc_reg.sv
                         pc寄存器
        regfile.sv
                         通用寄存器堆
Ltestbench
                        测试文件,修改测试的clk边沿出发
      mycpu_tb.v
```

图 2: 文件目录说明图




图 3: 功能测试通过图

在这个过程中,我们深切体会到开发的不易,也明白坚持目标的重要性,也对双发射有了更深入的了解。总而言之,这一路收获满满,算是满载而归。

7 供同学们吐槽之用。有什么问题都可以直接写在这。

7.1 李燕琴

- 1. vivado 跑得挺慢,崩得挺快
- 2. 写信号的时候用一个加一个,注意位宽,要不然奇怪的 bug 教你做人
- 3. 先画电路图! 先画电路图! 先画电路图! 重要的事情说三遍!

7.2 杨思怡

长夜漫漫。

参考文献

- [1] 2019NSCSCC Sirius 项目
- [2] 2020NSCSCC NonTrivialMIPS 项目
- [3] 雷思磊. 自己动手写 CPU. 电子工业出版社, 2014.
- [4] 2021NSCSCC 龙芯杯本队代码