

آزمایشگاه مدارمنطقی و معماری کامپیوتر مقدمه ای بر زبان برنامه نویسیVHDL و نرمافزار ISE

مهسا غلامی گروه مهندسی کامپیوتر،دانشکده فنی،دانشگاه گیلان

SE چیست؟



یک نرمافزار،محصول شرکت XILINX است.

روال طراحی در ISE:

۱.طرح را به زبان VHDL یا VERILOG می توانید وارد کنید.

۲.کد نوشته شده را سنتز کنید.

Placement.۳ و Routing را برای پیادهسازی روی FPGA می توانید انجام دهید.

۴.فایل پیکربندی میسازید.

۵.روی **FPGA** پروگرم می کنید.

VHDL

VHDL(Very High Speed Integrated Circuits Hardware Description Language)



VHDL يا VHDL

VHDL از لحاظ سینتکسی غنی تر از Verilog می باشد.

از طرفی انواع دادهها و استفاده از آنها در Verilog راحتتر از VHDL است.

VHDL شامل ساختارهایی است که آن را برای طراحی سیستم مناسبتر از Verilogمتمرکز بر IC میکند. نتیجه؟

تاریخچه VHDL

VHDL یک زبان توصیف سختافزار است که برای طراحی و توصیف مدارهای مجتمع سرعت بالا طراحی شد و بعد از چندسال انجمن IEEE (انجمن مهندسان برق والکترونیک) استانداردهایی را تعیین کرد.

با استفاده از توصیف سخت افزاری میتوان سیستمهای پیچیده را از طریق ارتباط بین بلوکهای سازنده آنها مدلسازی نمود؛ به این ترتیب پیادهسازی این سیستمها توسط زبان VHDL سادهتر از زبانهای برنامه نویسی از قبیل C میباشد .

با بکارگیری کتابخانهها و componentها در زبان VHDL، میتوان از المانهای موجود و نوشته شده در سایر طراحیها استفاده نمود. در واقع عملکرد آنها شبیه DLLها و توابع در زبانهای برنامهنویسی نرمافزاری میباشد.

تاریخچه VHDL

سرعت طراحی و پیادهسازی سیستمهای پیچیده توسط این زبان بسیار بیشتر از طراحی شماتیک است زیرا چگونگی اتصال گیتها و بلوکها، توسط نرمافزار سنتزکننده تعیین میشود. به این ترتیب میتوان سیستمهای پیچیده را در مدت زمان کوتاهی پیادهسازی کرده، تغییرات و اصطلاحات مورد نیاز را در برنامه اعمال نمود.

استفاده از این زبان بستر مناسبی برای شبیهسازی سیستم مورد توصیف ایجاد می کند و پس از اطمینان از صحت عملکرد کد نوشته شده در محیط شبیهساز، می توان توصیف سیستم را به روی تراشه مورد نظر پیاده کرد.

اجزای VHDL

VHDL از دو قسمت اصلی تشکیلشده است: Entity.۱:

پورتهای ورودی و خروجی مدار معرفی میشوند.

:Architecture.Y

بدنه مدار به حساب می آید.


شامل دو قسمت Concurrent و Sequential :

در قسمت Concurrentمدارات ترکیبی طراحی میشوند و در قسمت Sequentialهم مدارات ترکیبی و ترتیبی طراحی میشوند.

اولین برنامه در VHDL

```
گیت AND:
```

```
library IEEE;
use IEEE.std_logic_1164.all;
entity andgate is
Port( A : in std_logic;
B: in std_logic;
Y: out std_logic
end andgate;
architecture Behavioral of andgate is
begin
Y \le A and B;
end Behavioral;
```




TEST BENCH

Testbench یک ماژول hdl است که برای تست ماژول به نام Testbench است که برای تست ماژول به نام Device under Test)

این بخش حاوی عباراتی برای اعمال ورودیهاست.سپس بررسی میشود که خروجی صحیح تولید میشود یا خیر.

به الگوهای ورودی و خروجی موردنظر Test vector می گویند.



اولین برنامه در VHDL

تست بنچ گیت AND:

```
stim_proc:process
begin
wait for 10ns;
a<='1';
b<='0';
wait for 10ns;
a<='0';
b<='1';
wait for 10ns;
a<='0';
b<='0';
wait for 10ns;
a<='1';
b<='1';
wait for 10ns;
end process;
end Behavioral;
```

دومین برنامه در VHDL

کد VHDL برای تابع زیر را پیاده کنید و برای آن تست بنچ بنویسید وخروجی آن(شکل موج) را بررسی کنید.

$$Z=(A+B)C'$$



پایان