


جامعة شعيب الدكالي كلية العلوم شعبة الفيزياء الجديدة

Module: Electronique numérique

Filière: SMP6

Séries d'exercices corrigées d'Electronique Numérique



A. OBBADI Année universitaire : 2018-2019



جامعة شعيب الدكائي كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 1

Exercice: 1 transcodage décimal, binaire, hexa, BCD, binaire réfléchi

1. Remplissez le tableau suivant en convertissant les chiffres suivants vers les formats indiqués :

décimal	binaire	hexadécimal	BCD	binaire réfléchi
5				
	1101			
		13		
			10110	
				10110

2. Remplissez le tableau suivant en convertissant les chiffres suivants vers les formats indiqués :

décimal	binaire	hexadécimal	BCD
35			
	1101001		
		3E	
			10000101
243			
	10101010101010		
		2CF	
			011001100100

Exercice: 2

- 1. Donner les intervalles de codage d'un entier naturel sur : 8 bits, 16 bits, et 32 bits.
- 2. Pour la représentation des entiers relatifs en signe/ valeur absolue, donner les intervalles de codage sur 8 bits et 16 bits.
- 3. Pour la représentation des entiers relatifs en complément à 2, donner les intervalles de codage sur 8 bits et 16 bits.
- 4. Remplissez le tableau suivant (les cases manquantes (#1 à #8) en convertissant les chiffres suivants vers les formats indiqués. Ne pas tenir compte des sections ombragées.

Binaire naturel (8bits,3bits)	Binaire complément à 2 (8bits, 3bits)	Binaire signé (signe/valeur absolue) (8bits,3bits)	Décimal	Hexadécimal
00100101,111	00100101,111	00100101,111	37,875	25,E
#1	#2	#3	76,375	4C,6
	11011011,101	#4	#5	
	#6	11111011,010	-123,25	
00101101,101	#7	00101101,101	45,625	#8

Exercice: 3

1. Effectuez les additions suivantes des nombres binaires de 3 chiffres, sachant que l'on utilise la complémentation à 2 pour représenter les nombres négatifs :

000	000	101	111	101	010
001	111	101	110	110	011

- 2. Indiquez quelles sont les additions dont le résultat est invalide.
- 3. Vérifiez vos résultats en effectuant les mêmes opérations après avoir converti les nombres dans le système décimal.

Exercice: 4

Voici trois nombres exprimés en complément à 2 :

 $N_1 = 00110101;$

 $N_2 = 01101100;$ $N_3 = 11010111;$

- a) Trouvez le complément à deux de N₁.
- b) Faites les opérations arithmétiques ci-dessous. Utilisez le résultat de a) si nécessaire.

Dites s'il y a débordement ou non.

- i) $N_1 + N_2$
- ii) $N_1 + N_3$
- iii) $N_2 N_1$

Exercice: 5

- 1. Multiplier 10011011 et 11001101 en binaire.
- 2. Effectuez ces additions en binaire, puis vérifiez en décimal si vous ne vous êtes pas trompé(e)

10111000 110011001 1111111 1101101 + 11000001 + 111111 -----1011 0101 1000 1100 1001 + 0100

3. Effectuez ces soustractions en binaire, puis vérifiez en décimal si vous ne vous êtes pas trompé(e)

110011001 10111000 1111111 1101101 1001 - 111111 _____



جامعة شعيب الدكالي كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 1 (corrigé)

Exercice: 1 transcodage décimal, binaire, hexa, BCD, binaire réfléchi

1. Remplissez le tableau suivant en convertissant les chiffres suivants vers les formats indiqués :

décimal	binaire	hexadécimal	BCD	binaire réfléchi
5	101	5	101	111
13	1101	D	10011	1011
19	10011	13	11001	11010
16	10000	10	10110	11000
27	11011	1B	100111	10110

2. Remplissez le tableau suivant en convertissant les chiffres suivants vers les formats indiqués :

décimal	binaire	hexadécimal	BCD
35	100011	23	110101
105	1101001	69	100000101
62	111110	3E	1100010
85	1010101	55	10000101
243	11110011	F3	1001000011
10922	10101010101010	2AAA	10000100100100010
719	1011001111	2CF	11100011001
664	1010011000	298	011001100100

Exercice: 2

1. Donner les intervalles de codage d'un entier naturel sur : 8 bits, 16 bits, et 32 bits.

 \rightarrow Sur 8 bits : [0, 28 - 1] = [0, 255]

 \rightarrow Sur 16 bits: [0, 2¹⁶ - 1] = [0, 65535]

 \rightarrow Sur 32 bits: $[0, 2^{32} - 1] = [0, 4294967295]$

2. Pour la représentation des entiers relatifs en signe/ valeur absolue, donner les intervalles de codage sur 8 bits et 16 bits.

 \rightarrow Sur 8 bits : [-127,127] = [-2⁷-1,2⁷-1]

 \rightarrow Sur 16 bits: $[-32767,32767] = [-(2^{15}-1), 2^{15}-1]$

3. Pour la représentation des entiers relatifs en complément à 2, donner les intervalles de codage sur 8 bits et 16 bits.

 \rightarrow Sur 8 bits : $[-128,127] = [-2^7, 2^7 - 1]$

 \rightarrow Sur 16 bits: $[-32768,32767] = [-(2^{15}), 2^{15}-1]$

4. Remplissez le tableau suivant (les cases manquantes (#1 à #8) en convertissant les chiffres suivants vers les formats indiqués. Ne pas tenir compte des sections ombragées.

Binaire naturel	Binaire	Binaire signé	Décimal	Hexadécimal
(8bits, 3bits)	complément à 2	(S/V)		
	(8bits, 3bits)	(8 bits, 3bits)		
00100101,111	00100101,111	00100101,111	37,875	25,E
01001100,011	01001100,011	01001100,011	76.375	4C,6
	11011011,101	10100100,011	-36.375	
	10000100,110	11111011,010	-123.25	
00101101,101	00101101,101	00101101,101	45.625	2D,A

#1 = #2 = #3 = 0100 1100, 0110 (4C,6)

#4 : On trouve la valeur positive en binaire en faisant le complément à 2 :

```
CA2(11011011,101) = CA1(11011011,101) + 0,001 = 00100100,010 + 0,001 = 00100100,011
```

On place le bit le plus significatif à 1 pour indiquer que c'est une valeur négative 10100100,011

```
#5 = -1 * 2^7 + 1*2^6 + 1*2^4 + 1*2^3 + 1*2^1 + 1*2^0 + 1*2^1 + 1*2^2 = -128 + 64 + 16 + 8 + 2 + 1 + 0,5 + 0,125 = -36.375

Ou: 1*2^5 + 1*2^2 + 1*2^2 + 1*2^3 = 32 + 4 + 0,25 + 0,125 = -36.375

#6:
```

Valeur positive en binaire en enlevant le bit de signe du binaire signé :

Valeur positive = 01111011,010

Complément à 2 de cette valeur

#8 = 2D,A (00101101,1010)

Exercice: 3

Bin	Déc										
000	0	000	0	101	-3	111	-1	101	-3	010	2
001	1	111	-1	101	-3	110	-2	110	-2	011	3
001	+1	111	-1	010	-6	101	-3	011	-5	101	+5
+1	OK	-1	OK	+2	KO	-3	OK	3	КО	-3	КО


Le résultat est invalide lorsque les 2 opérandes sont de même signe et que le résultat est de signe opposé.

Exercice: 4

- i) positif + positif = négatif : **Débordement**
- ii) positif + négatif = positif : **correct**
- iii) positif + négatif = positif : correct

Exercice: 5

1. Multiplier 10011011 et 11001101 en binaire.



2. Effectuez ces additions en binaire, puis vérifiez en décimal si vous ne vous êtes pas trompé(e)

	110011001	409	10111000	184	1111111	127
+	1101101	109	+ 11000001	193	+ 111111	63
	1000000110	518	101111001	377	10111110	190

3. Effectuez ces soustractions en binaire, puis vérifiez en décimal si vous ne vous êtes pas trompé(e)

	110011001	409	10	0111000	184	1111111	127
-	1101101	109	-	1001	9	- 111111	63
	100101100	300	10	0101111	175	1000000	64



جامعة شعيب الدكالي كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 2

Exercice 1:

Convertir les nombres fractionnaires suivants vers les bases indiquées.

a) $(1011,0011)_2$ vers la base dix.

d) $(10,5625)_{10}$ vers la base deux.

b) $(7,7)_8$ vers la base dix.

e) $(10,5625)_{10}$ vers la base seize.

c) (4B,CC)₁₆ vers la base dix.

f) $(10,5625)_{10}$ vers la base huit.

Exercice 2:

Représenter les nombres suivants (représentées en décimal) en standard IEEE 754 simple précision. Donner le résultat en hexadécimal.

a) 8,625

b) 10,50

c) -0.75

Exercice 3:

Convertissez les valeurs suivantes (représentées en décimal) en standard IEEE 754 Simple précision. Donner le résultat en binaire.

- a) 128
- b) -32,75

- c) 18,125
- d) 0,0625

Exercice 4:

Quelles sont les valeurs des nombres suivant représentés en virgule flottant en standard IEEE 754 simple précision :

Exercice 5:

Donner la valeur décimale du nombre représenté par : 44 DF A4 8A₁₆ en standard IEEE 754.

Exercice 6:

- 1. Décodez la séquence de bits (1010011 1010100 1001111 1010000)₂ si cette séquence est considérée comme une chaîne de caractères ASCII 7 bits ?
- 2. Donnez sous forme décimal, hexadécimal puis en binaire la suite de codes ASCII du message : COUT=72 DH. Le message comprend 10 caractères, le DH étant précédé d'un espace.

	ASCII							
(.)10	(.)16	char	(.)10	(.)16	char	(.)10	(.)16	char
32	0x20	<space></space>	64	0x40	@	96	0x60	6
33	0x21	!	65	0x41	A	97	0x61	a
34	0x22		66	0x42	В	98	0x62	ь
35	0x23	#	67	0x43	\mathbf{C}	99	0x63	c
36	0x24	\$	68	0x44	D	100	0x64	d
37	0x25	%	69	0x45	\mathbf{E}	101	0x65	e
38	0x26	&z	70	0x46	\mathbf{F}	102	0x66	f
39	0x27	,	71	0x47	\mathbf{G}	103	0x67	\mathbf{g}
40	0x28	(72	0x48	н	104	0x68	h
41	0x29)	73	0x49	I	105	0x69	i
42	0x2A	*	74	0x4A	J	106	0x6A	j
43	0x2B	+	75	0x4B	K	107	0x6B	k
44	0x2C	,	76	0x4C	\mathbf{L}	108	0x6C	1
45	0x2D	-	77	0x4D	M	109	0x6D	m
46	0x2E		78	0x4E	N	110	0x6E	n
47	0x2F	/	79	0x4F	O	111	0x6F	О
48	0x30	0	80	0x50	P	112	0x70	p
49	0x31	1	81	0x51	\mathbf{Q}	113	0x71	\mathbf{q}
50	0x32	2	82	0x52	\mathbf{R}	114	0x72	\mathbf{r}
51	0x33	3	83	0x53	\mathbf{s}	115	0x73	s
52	0x34	4	84	0x54	\mathbf{T}	116	0x74	t
53	0x35	5	85	0x55	\mathbf{U}	117	0x75	u
54	0x36	6	86	0x56	\mathbf{v}	118	0x76	\mathbf{v}
55	0x37	7	87	0x57	W	119	0x77	w
56	0x38	8	88	0x58	\mathbf{X}	120	0x78	x
57	0x39	9	89	0x59	\mathbf{Y}	121	0x79	У
58	0x3A	:	90	0x5A	\mathbf{Z}	122	0x7A	\mathbf{z}
59	0x3B	;	91	0x5B	[123	0x7B	}
60	0x3C	<	92	0x5C	\	124	0x7C	
61	0x3D	=	93	0x5D]	125	0x7D	{
62	0x3E	>	94	0x5E	^	126	0x7E	\sim
63	0x3F	?	95	0x5F	_	127	0x7F	<DEL $>$



كلية العلوم شعية الفيز الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 2 (corrigé)

Exercice 1:

- $(1011,0011)_2$ vers la base dix. **Correction** $2^3 + 2 + 1 + 2^{-3} + 2^{-4} = (11,1875)_{10}$;
- b) $(7,7)_8$ vers la base dix. Correction $7 \times 8^0 + 7 \times 8^{-1} = (7,875)_{10}$;
- $(4B,CC)_{16}$ vers la base dix. Correction $4 \times 16 + 11 + 12 \times 16^{-1} + 12 \times 16^{-2} = (75,796875)_{10}$;
- d) $(10,5625)_{10}$ vers la base deux. Correction $(10)_{10} = (1010)_2$, puis $0,5625 \times 2 = 1,125$, $0,125 \times 2 = 0,25$, $0,25 \times 2 = 1,125$ $0.5, 0.5 \times 2 = 1.0$. Donc $(10.5625)_{10} = (1010.1001)_2$;
- $(10,5625)_{10}$ vers la base seize. **Correction** $(10)_{10} = (A)_{16}$. $(1001)_2 = (9)_{16}$, donc $(10,5625)_{10} = (A,9)_{16}$;
- $(10,5625)_{10}$ vers la base huit. Correction $(10)_{10} = (12)_8$. $0,5625 \times 8 = 4,5$, $0,5 \times 8 = 4,0$. Donc $(10,5625)_{10} = (12,44)_8$.

Exercice 2:

a) **8,625**

Conversion de 8,625 en binaire :

Partie entière: 8 => 1000

Partie décimale : 0,625 => 0,101

 $8,625_{10} => 1000,101_2$

- Normalisation IEEE 754 : $\ll 1,0001010 \times 2^3$ (de la forme 1,xxxx où xxx = mantisse)
- Décomposition du nombre en ses divers éléments :
 - Bit de signe : 0 (Nombre >0)
 - Exposant sur 8 bits biaisé à 127 => 3 + 127 = 130 => 10000010
 - Mantisse sur 23 bits: 0001010 00000000 00000000

Signe	Exposant biaisé	Pseudo mantisse
0	10000010	$\begin{smallmatrix} 0 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 0 &$

Soit en hexadécimal: 410A0000₁₆

b) 10,50₁₀

- Passage en binaire : $10,50_{10} \longrightarrow 1010,1_2$ - normalisation : $1,0101 * 2^3$

- exposant : 127 + 3 = 130

- signe positif: 0

- représentation : 0 1000 0010 010 1000 0000 0000 0000 0000

Soit en hexa.: 41 28 00 0016

c) -0.75_{10}

- passage en binaire : 0.75_{10} $--> 0.11_2$ - normalisation : $1.1 * 2^{-1}$

- exposant : 127 + (-1) = 126

- signe négatif: 1 - représentation :

100 0000 0000 0000 0000 0000 0111 1110

Soit en hexa. : BF 40 00 0016

Exercice 3:

Exercice 4:

- d) 0011 1010 1000 0000 0000 0001 0100 0010 -> 0.0009766

Exercice 5:

1789,1418

Exercice 6:

- 1. (10100111010100100111111010000)₂ →STOP 2. COUT=72 DH:
- - Décimal: 67, 79, 85, 84, 61, 55, 50, 32, 68, 72
 - Hexadécimal: 43, 4F, 55, 54, 3D, 37, 32, 20, 44, 48
 - 0000 0100 0100 0100 1000



جامعة شعيب الدكائي كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 3

Exercice 1:

1) Simplifier les expressions suivantes :

$$S_{1} = (A+B).(\overline{A}+\overline{B})$$

$$S_{2} = A.B + \overline{A}.\overline{B} + \overline{A}.B$$

$$S_{3} = (A+C+D).(B+C+D)$$

$$S_{5} = (A.\overline{B}+A.B+A.C)(\overline{A}.\overline{B}+A.B+A.\overline{C})$$

$$S_{6} = (A+\overline{B}+C).(A+\overline{C}).(\overline{A}+\overline{B})$$

- 2) Calculer les compléments de S₁, S₅, S₆ et les simplifier.
- 3) Donner les équations des fonctions S_1 , S_5 et S_6 en n'utilisant que des portes NAND à 2 entrées puis en n'utilisant que des portes NOR à 2 entrées. Tracer les logigrammes de S_1 , S_5 et S_6 , et préciser le nombre de portes nécessaires dans chaque cas et en déduire la meilleure solution.

Exercice 2:

1) Simplifier algébriquement les expressions suivantes :

$$S_{1} = A.B.C + A.\overline{B}.C + A.B.\overline{C}.D$$

$$S_{2} = A + B.C + \overline{A}.(\overline{B} + \overline{C}).(A.D + C)$$

$$S_{3} = (A + B + C).(A + B + \overline{C}).(\overline{A} + B +$$

2) Démontrer les égalités suivantes :

a)
$$A + \overline{A.B} = A + B$$

b) $A.C + B.\overline{C} = \overline{A.C} + \overline{B.C}$
c) $\overline{(A+C).(B+\overline{C})} = (\overline{A}+C).(\overline{B}+\overline{C})$
d) $(A+B).(\overline{A}+C).(B+C) = (A+B).(\overline{A}+C)$

Exercice: 3

Simplifier les expressions en utilisant les diagrammes de Karnaugh.

a)
$$X = \overline{A.B.C} + \overline{A.B.C} + A.\overline{B.C} + ABC + A\overline{B.C}$$

b) $Y = \overline{(C+D)} + \overline{A.CD} + A\overline{B.C} + \overline{A.B.CD} + AC\overline{D}$
c) $Z = \overline{A.B.C.D} + \overline{A.B.C.D} + \overline{ABCD} + ABC\overline{D} + ABC\overline{D} + ABCD$

Exercice: 4

Soit la table de vérité suivante :

- **1.** Proposer une expression booléenne (ayant pour table de vérité la table ci-contre) :
 - a) sous la première forme canonique,
 - b) sous la deuxième forme canonique.
- **2.** Simplifier l'expression booléenne de la question 1.a) au moyen d'un tableau de Karnaugh.

Exercice: 5

Trois interrupteurs A, B, C commandent l'allumage de 2 lampes R et S suivant les conditions suivantes :

Dès qu'un ou plusieurs interrupteurs sont activés la lampe R doit s'allumer, la lampe S ne doit être allumée que si au moins 2 interrupteurs sont activés.

- 1) Donner la table de vérité des fonctions R et S.
- 2) Donner les expressions des fonctions binaires R et S.
- 3) Donner les expressions des fonctions R et S à l'aide de porte NON ET.
- 4) Dessiner le logigramme à l'aide de portes NON ET.

a b c d f(a,b,c,d) 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 1 1					
0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 1 0 0 0	a	b	с	d	f(a,b,c,d)
0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	0	0	0	1
0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	0	0	1	1
0 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	0	1	0	1
0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	0	1	1	1
0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	1	0	0	0
0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	1	0	1	1
1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	1	1	0	0
1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	0	1	1	1	1
1 0 1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	1	0	0	0	1
1 0 1 1 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	1	0	0	1	1
1 1 0 0 0 1 1 0 1 0 1 1 1 0 0	1	0	1	0	1
1 1 0 1 0 1 1 1 0 0	1	0	1	1	1
1 1 1 0 0	1	1	0	0	0
	1	1	0	1	0
1 1 1 1 1	1	1	1	0	0
	1	1	1	1	1



Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 3 (corrigé)

Exercice 1:

1)
$$S_1 = A.\overline{B} + \overline{A}.B = A \oplus B$$

$$S_2 = \overline{A} + B = \overline{A.\overline{B}}$$

$$S_3 = A + C$$

$$S_4 = A.B + C + D$$

$$S_5 = A(B + \overline{C})$$

$$S_6 = \overline{B}(A + \overline{C})$$

2)
$$\overline{S_1} = A.B + \overline{A}.\overline{B} = \overline{A \oplus B}$$

$$\overline{S_5} = \overline{A} + \overline{B}.C$$

$$\overline{S_6} = B + \overline{A.C}$$

3)
$$S_1 = \overline{\overline{A.\overline{B}.\overline{A.B}}} = \overline{\overline{\overline{A}+\overline{B}}+\overline{A+B}}$$
 $S_5 = \overline{\overline{A.\overline{B.C}}} = \overline{\overline{\overline{A}+\overline{B}+\overline{C}}}$ $S_6 = \overline{\overline{B.A.C}} = \overline{\overline{B+A+\overline{C}}}$

$$S_5 = \overline{A.B.C} = \overline{A} + \overline{B} + \overline{C}$$

$$S_6 = \overline{\overline{B.A.C}} = \overline{\overline{B+A+C}}$$

	NAND à 2 entrées	NOR à 2 entrées
S1	5	5
S5	4	4
<u>S</u> 6	5	3

Exercice 2:

1)
$$S_1 = A(C + B.D)$$
 $S_2 = A + C$ $S_3 = B$

a) A + A.B = A + B: dans la somme d'un terme et d'un multiple de son complément, on peut éliminer le complément. Démonstration:

soit:
$$A + \overline{A}.B = A + A.B + \overline{A}.B = A + B.(A + \overline{A})$$


= $A + B.1 = A + B$

Remarque: cette formule est à retenir car elle n'est pas intuitive : en effet il faut d'abord compliquer la formule pour la simplifier

$$\overline{A.C + B.C} = \overline{A.B} + \overline{A.C} + \overline{B.C} = \overline{A.C} + \overline{A.B} + A\overline{B.C}$$

$$b) = \overline{A.C} + \overline{A.B.C} + A\overline{B.C} = \overline{A.C} + \overline{B.C}(\overline{A} + A)$$

$$= \overline{A.C} + \overline{B.C}$$



c)
$$\overline{(A+C).(B+\overline{C})} = \overline{A.C} + \overline{B.C}$$
$$\overline{(A+C).(B+\overline{C})} = \overline{A.B} + \overline{A.C} + \overline{B.C} = \overline{A.B} + \overline{A.B.C} + \overline{B.C} = \overline{A.B.C} + \overline{B.C} + \overline{A.B.C} = \overline{A.C} + \overline{B.C}$$

d)
$$(A+B).(\overline{A}+C).(B+C) = A.C. + \overline{A}.B + B.C$$
$$(A+B).(\overline{A}+C) = A.C + \overline{A}.B + B.C$$

Exercice: 3

CAB	00	01	11	10
0	1	0	0	1
1	0	1	1	1

$$X = \overline{B}.\overline{C} + AC + BC$$

b)

CD AB	00	01	11	10
00	1	0	1	1)
01	1	0	0	1
11	1	0	0	1
10	1	1	0	1

$$Y = \overline{D} + \overline{A}.\overline{B}.C + A.\overline{B}.\overline{C} = \overline{D} + \overline{B}(A \oplus C)$$

c)

$$Z = A.C + \overline{A.C.D}$$

CD AB	00	01	11	10
00	1	0	0	0
01	1/	0	0	0
11	0	0	1	1
10	0	0	1	1

Exercice : 4 1.

a)
$$f = \overline{a.b.c.d} + \overline{a.b.c.d$$

b)
$$f = (a + \overline{b} + c + d).(a + \overline{b} + \overline{c} + d).(\overline{a} + \overline{b} + c + d).(\overline{a} + \overline{b} + c + \overline{d}).(\overline{a} + \overline{b} + \overline{c} + d)$$


	/			1
AB CD	00	01	11	10
00	7	1	1	1
01	0	1	1	0
11	0	0	1	0
10	1	1	1	1
	1			

$$f = \overline{b} + \overline{a}.d + c.d$$

<u>Exercice : 5</u> 1.

2.
$$R = A + B + C$$
; $S = AC + BC + AB$

$$\overline{\overline{R}} = \overline{\overline{A}.\overline{B}.\overline{C}}; \quad S = \overline{\overline{AC}.\overline{BC}.\overline{AB}}$$



A	В	C	R	S
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	1	1
1	0	0	1	0
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1



جامعة شعيب الدكالي كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6 Série n° 4

Exercice: 1

Demi-Soustracteur.

Réaliser un demi-soustracteur :

- 1) Ecrire la table de vérité.
- 2) Donner les équations de sortie.
- 3) Etablir le schéma logique.

Soustracteur complet

On veut réaliser un circuit qui effectue la soustraction A_i - B_i en tenant compte d'une éventuelle retenue R_{i-1} . Ce circuit doit donc générer la différence D_i et l'éventuelle retenue R_i à transmettre à la colonne de gauche.

- 1) Remplir la table de vérité de D_i et R_i.
- 2) Remplir les tableaux de Karnaugh et en déduire les équations simplifiées de D_i et R_i.
- 3) Dessiner le schéma de ces deux fonctions réunies en un seul bloc fonctionnel : le soustracteur complet.
- 4) Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes :
 - a. Avec deux demi-soustracteurs;
 - b. Avec un demi-additionneur et un demi-soustracteur.
- 5) Dessiner le schéma d'un soustracteur de 2 nombres de 4 bits en utilisant 4 blocs fonctionnels identiques. Additionneur Soustracteur
 - 1) Réaliser un circuit qui inverse ou non l'état d'une entrée E selon qu'un bit de commande C est à 1 ou à 0: si C= 0 on veut S= E, si C= 1 on veut $S=\overline{E}$.
 - 2) En utilisant cette fonction et un additionneur sur 4 bits, réaliser un circuit qui effectue l'addition de deux nombres de 4 bits (A + B) si un bit de commande C est à 0 et la soustraction (A B) si C = 1.

Exercice: 2

Le multiplexeur pouvant calculer des fonctions de plusieurs variables, peut être utilisé en générateur de fonctions logiques. Le nombre d'entrées d'adresses étant égal aux nombres de variables dans la fonction.


1) Traiter le cas où l'on a une variable de plus que d'entrées d'adresse, en réalisant la fonction :


 $F = A.\overline{B.C.D} + \overline{A.B.C.D} + \overline{A.B.C.D} + \overline{A.B.C.D} + \overline{A.B.C.D} + \overline{A.B.C.D} + A.\overline{B.C.D} + A.B.\overline{C.D} + A.B.\overline{C.D} + A.B.\overline{C.D} + A.B.\overline{C.D}$ à l'aide d'un multiplexeur à 8 entrées de données $(D_0,D_1,D_2,D_3,D_4,D_5,D_6,D_7)$, 3 entrées d'adresses A, B, C (C le poids le plus fort) et 1 sortie.

2) À l'aide d'un multiplexeur à 8 entrées de données ($D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7$) et 3 entrées d'adresses A, B, C (C le poids le plus fort) réaliser la fonction suivante : $F = A.C + \overline{A.B} + A.B$

Exercice: 3

Donnez les équations simplifiées des sorties des schémas suivants en détaillant clairement votre démarche.






Exercice: 4

Soit un circuit combinatoire à 5 lignes d'entrée et 3 lignes de sorties, comme le montre la figure ci-dessous. Le fonctionnement est le suivant :

- Lorsqu'une seule ligne d'entrée parmi E0, E1, E2, E3, se trouve au niveau haut, son numéro est codé en binaire sur les sorties A et B.
- Si plusieurs lignes sont simultanément au niveau haut, le circuit code le numéro le plus élevé.
- Si toutes les lignes d'entrée sont au niveau bas, le circuit code AB=00, mais on signale par Eout=1 que ce code n'est pas validé. Dans tous les autres cas Eout=0.
- Le fonctionnement décrit jusqu'ici s'observa lorsque Ein=1. Si Ein=0, on a :A=B=Eout=0.




- 2- Donner les expressions logiques des sorties A, B et Eout en fonction des entrées de E0...E3 et Ein.
- 3- En déduire le circuit logique du codeur.

Exercice: 5

Le montage suivant est une application des multiplexeurs et démultiplexeur dans les liaisons séries. Un multiplexeur permet de sélectionner (entrée m) en sortie (S) une des entrées $(e_0,\,e_1)$, par contre le démultiplexeur réalise la fonction inverse du multiplexeur :




Compléter les chronogrammes suivants :




Exercice: 6

On veut réaliser un dé électronique à diodes LED disposées comme le montre la figure-1. Les différentes combinaisons d'affichage du dé électronique sont représentées dans la figure-2.



A titre d'exemple, si on veut afficher 2, il faut allumer les diodes a et g. On note que pour les combinaisons d'entrée 0 (000) et 7 (111) aucune diode ne doit être allumée.




On veut réaliser le circuit logique de commande pour allumer les diodes. Ce circuit doit comporter 7 sorties, soit une sortie par diode (a, b, c, d, e, f, g) et 3 entrées A, B, C pour le code binaire (C le poids le plus fort).


- 1- Déterminer la table de vérité.
- 2- Déterminer les expressions simplifiées des sorties (a, b, c, d, e, f, g) en fonction des entrées A, B et C.
- 3- Donner le circuit logique de commande.

Exercice: 7


La figure-1 représente un comparateur de deux nombres binaires x_i et y_i à 1 bit.

- 1- Effectuer la synthèse de ce circuit logique.
- 2- On veut réaliser un comparateur de deux nombres binaires à trois bits $X=x_2x_1x_0$ et $Y=y_2y_1y_0$, dont le schéma synoptique est donné par la figure-2. On note que x_0 et y_0 sont les bits de poids les plus faibles.





- a-Donner les expressions logiques des sorties S, I et E en fonction des sorties S_i , I_i , E_i avec i=0, 1, 2 du comparateur à 1 bit.
- b- En déduire le schéma interne du comparateur à 3 bits.
- 3- On veut afficher les sorties du comparateur (S, I, E) sur un afficheur 7 segments à cathodes communes en utilisant un transcodeur, comme le montre la figure-3a, et ce pour obtenir l'affichage donné par la figure-3b.



- a- Donner la table de vérité du transcodage permettant le passage du code S, I, E au code 7 segments.
- b- Déterminer les expressions simplifiées des sorties en utilisant le tableau de Karnaugh.
- c- En déduire le schéma interne du transcodeur.

Exercice: 8

Développez un circuit logique (transcodeur) muni de 3 variables d'entrée (B2,B1,B0)₂ représentant le nombre N dans le code binaire naturel (ou pur), et qui donne en sortie (G2, G1, G0) représentant le même nombre dans le code Gray (ou binaire réfléchi).

- 1) Dresser une table de vérité traduisant le fonctionnement,
- 2) A l'aide du tableau de Karnaugh, trouver les équations des sorties : G2, G1 et G0,
- 3) Dessiner le logigramme avec uniquement des portes "XOR" à deux entrées,
- 4) En déduire le logigramme si le code d'entrée est sur 4 bits.
- 5) Vérifier que ce transcodeur peut réaliser le transcodage inverse.





جامعة شعيب الدكا*لي* كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 4 (corrigé)

Exercice 1:

Demi-Soustracteur.

1) La table de vérité est :

$\mathbf{A_{i}}$	$\mathbf{B_{i}}$	$\mathbf{D_{i}}$	$\mathbf{R}_{\mathbf{i}}$
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0


2)

Donc:

$$D_i = A_i \oplus B_i$$

$$R_i = \overline{A}_i.B_i$$

3) D'où le circuit suivant :



Soustracteur complet

1) La table de vérité est :

R_{i-1}	$\mathbf{A}_{\mathbf{i}}$	$\mathbf{B_{i}}$	$\mathbf{D_{i}}$	$\mathbf{R}_{\mathbf{i}}$
0	0	0	0	0
0	0	1	1	1
0	1	0	1	0
0	1	1	0	0
1	0	0	1	1
1	0	1	0	1
1	1	0	0	0
1	1	1	1	1

2) Les tableaux de Karnaugh sont :

		Di		
A _i B _i	00	01	11	10
0	0	1	0	1
1	(1)	0	1	0


		Ri		
A _i B _i	00	01	11	10
0	0	1	0	0
1	(1)	(1)	1	0

Donc:

$$D_i = (A_i \oplus B_i) \oplus R_{i-1}$$

$$R_i = \overline{A}_i.B_i + R_{i-1}(\overline{A_i \oplus B_i})$$


3) D'où le circuit suivant :



4) a. Avec deux demi-soustracteurs:

Ce schéma correspond au fait que le soustracteur est réalisé en :

- Retranchant B_i de A_i (1^{er} demi-soustracteur) (DS)
- ▶ Puis retranchant R_{i-1} de la différence obtenue.



b. Avec un demi-additionneur et un demi-soustracteur.


Une autre manière consiste à :

- ightharpoonup Additionner B_i et R_{i-1} avec un demi-additionneur (DA) (cette opération peut évidemment engendrer une retenue)
- Puis on retranche le résultat obtenu de A_i.

On peut écrire :

$$D_{i} = A_{i} \oplus (B_{i} \oplus R_{i-1})$$


$$R_{i} = R_{i-1}.B_{i} + \overline{A_{i}}(R_{i-1} \oplus B_{i})$$




Additionneur Soustracteur

1) La table de vérité est :


C	E	S
0	0	0
0	1	1
1	0	1
1	1	0



2) Pour calculer la différence A - B de deux nombre signés A et B, on utilise un circuit qui calcule d'abord l'opposé -B de B puis effectue la somme de A avec -B grâce à un additionneur. Le calcul de -B est réalisé en prenant la négation de B bit à bit puis en ajoutant 1 au résultat obtenu. Ce dernier 1 est en fait ajouté directement à la somme de A et -B en l'injectant comme retenue C₀ à l'additionneur. Le circuit ci-dessous effectue une somme ou une différence suivant la valeur de la commande Cmd. Si Cmd vaut 0, le circuit calcule la somme A + B. Si, au contraire, Cmd vaut 1, le circuit calcule la différence A - B. En effet, chacune des portes *xor* effectue la négation ou non d'une entrée B_i suivant la valeur de Cmd.



<u>Exercice : 2</u>



2) De la même manière que précédemment : $D_0=D_3=D_4=D_5=D_7=1$ et $D_1=D_2=D_6=0$

Exercice: 3

Figure :1

$$F(A,B,C,D) = A.C.D + \overline{A.C}.D + D(\overline{A.C} + A.C) = D(\overline{A \oplus C})$$

Figure :2

$$R = \overline{\overline{S_2}.\overline{S_3}} = S2 + S3 = \overline{p}.b.\overline{a}$$

$$M = \overline{\overline{S_0}.\overline{S_1}.\overline{S_2}.\overline{S_3}.\overline{S_7}.1} = S_0 + S_1 + S_2 + S_3 + S_7$$

$$M = \overline{p}.\overline{b}.\overline{c}.\overline{a} + \overline{p}.\overline{b}.\overline{c}.\overline{a} + \overline{p}.b.\overline{c}.\overline{a} + \overline{p}.b.\overline{c}.\overline{a} + \overline{p}.b.\overline{c}.\overline{a}$$

$$M = \overline{p}.\overline{a} + b.\overline{c}.\overline{a}$$

Figure:3

$$S_1 = \overline{A}.\overline{B} + A.B = \overline{A \oplus B}$$

$$S_2 = \overline{C}.\overline{D} + \overline{C}.D + C.D = \overline{C} + C.D = \overline{C} + D$$
D'où:

$$S = \overline{S_2}.S_1.E + S_2.S_1.\overline{E} = S_1.(\overline{S_2}.E + S_2.\overline{E}) = S_1.(E \oplus S_2) = \overline{A \oplus B}.(E \oplus (\overline{C} + D))$$

Exercice: 4

1) La table de vérité du codeur :

2) Les expressions logiques des sorties A, B et Eout en fonction des entrées E0...E3 et Ein :


$$A = E_{in} \cdot (E_3 + \overline{E_3} \cdot \overline{E_2} \cdot E_1) = E_{in} \cdot (E_3 + \overline{E_2} \cdot E_1)$$

$$\boldsymbol{B} = \boldsymbol{E}_{in}.(\boldsymbol{E}_3 + \overline{\boldsymbol{E}_3}\boldsymbol{E}_2) = \boldsymbol{E}_{in}.(\boldsymbol{E}_3 + \boldsymbol{E}_2)$$

Eout =
$$E_{in}$$
. \overline{E}_3 \overline{E}_2 . \overline{E}_1 . \overline{E}_0)


3) Le logigramme du codeur est donné par l'applet

E3	E2	E1	E0	В	A	Eout
X	X	X	X	0	0	0
1	X	X	X	1	1	0
0	1	X	X	1	0	0
0	0	1	X	0	1	0
0	0	0	1	0	0	0
0	0	0	0	0	0	1
	1 0 0	x x 1 x 0 1 0 0 0 0	x x x 1 x x 0 1 x 0 0 1 0 0 0	x x x x 1 x x x 0 1 x x 0 0 1 x 0 0 0 1	x x x x 0 1 x x x 1 0 1 x x 1 0 0 1 x 0 0 0 0 1 0	x x x x 0 0 1 x x x 1 1 0 1 x x 1 0 0 0 1 x 0 1 0 0 0 1 0 0




Exercice: 5

Les chronogrammes sont les suivants :




Exercice: 6


1-La table de vérité du codeur :




2- On effectue la simplification des expressions logiques de a, b, c, d, e, f et g avec la table de Karnaugh.



$$a = g = \overline{B}.C + B.\overline{C} + \overline{A}.B$$



$$b = f = \overline{B}.C + \overline{A}.C$$




 $c = e = \overline{A}.B.C$

$d - \Lambda \overline{C}$	 \overline{D}

$$d = A.\overline{C} + A.\overline{B}$$

3-Le logigramme est le suivant :



Exercice: 7


1- La table de vérité d'un comparateur de deux nombres binaires xi et yi à 1 bit est la suivante :

Xi	Yi	Si	Ii	Ei
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

Les expressions logiques des sorties du comparateur en fonction des entrées xi et yi sont :

$$\begin{split} S_i &= X_i.\overline{Y_i} \\ I_i &= \overline{X_i}.Y_i \\ E_i &= \overline{X_i.\overline{Y_i} + \overline{X_i}.Y_i} = \overline{X_i.\overline{Y_i} + \overline{X_i}.Y_i} = \overline{X_i \oplus Y_i} = \overline{S_i + I_i} \end{split}$$

A partir des expressions ci-dessus, le circuit logique du comparateur à 1 bit est donné par le schéma suivant :




2-a- Pour comparer deux nombres binaires à 3 bits X=x2x1x0 et Y=y2y1y0, il faut comparer bit par bit, en commençant par les bits de poids le plus fort, s'ils sont égaux on passe aux bits de poids immédiatement inférieur et ainsi de suite.

$$\begin{array}{l} \text{- X>Y si :} \\ & x_2 > y_2 \ (\ S_2 = 1) \\ & \text{ou } x_2 = y_2 \ (\ E_2 = 1) \ \text{et } x_1 > y_1 \ (\ S_1 = 1) \\ & \text{ou } x_2 = y_2 \ (\ E_2 = 1) \ \text{et } x_1 = y_1 \ (\ E_1 = 1) \ \text{et } x_0 > y_0 \ (\ S_0 = 1) \\ & \text{d'où : } \mathbf{S} = \mathbf{S_2} + \mathbf{E_2.S_1} + \mathbf{E_2.E_1.S_0} \\ \text{- X$$

 $d'où : E = E_2.E_1.E_0$


b- Le schéma interne du comparateur à 3 bits est donné par le schéma suivant :




3- a- La table de vérité du transcodage est le suivant :

E	ntrée	es			S	ortie	S		
S	I	E	a	b	c	d	e	f	g
0	0	0	X	X	X	X	X	X	X
0	0	1	1	0	0	1	1	1	1
0	1	0	0	0	0	0	1	1	0
0	1	1	X	X	X	X	X	X	X
1	0	0	1	0	1	1	0	1	1
1	0	1	X	X	X	X	X	X	X
1	1	0	X	X	X	X	X	X	X
1	1	1	X	X	X	X	X	X	X

Les expressions de a, b, c, d, e, f, g en fonction de S, I, E se déduisent de la table de transcodage comme suit :





$$a = d = g = S + E$$
 ou




$$a = d = g = \overline{I}$$

$$b = 0$$







$$f = S + I + E$$











c- Le schéma interne du transcodeur est :



Ci-dessous le schéma complet comparateur (S, I, E), transcodeur, et afficheur 7 segments,





Exercice: 8

1) table de vérité traduisant le fonctionnement,


Bi	Binaire Pur			naire réflé	échi
B2	B1	В0	G2	(Gray)	G0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	1
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	1	0	1
1	1	1	1	0	0

2) Tableaux de Karnaugh des sorties : G2, G1 et G0,







3) Le logigramme avec uniquement des portes "XOR" à deux entrées,




4) Nous pouvons remarquer que le passage du binaire pur au code Gray se fait en effectuant une opération OU Exclusif. Le circuit du transcodeur est très simple. En désignant par B_n ($B_0 = LSB$) un bit quelconque en code binaire pur et par G_n le bit recherché en code Gray, nous avons alors : $G_n = B_n \oplus B_{n+1}$. A partir de cette formule, il est tout à fait possible de concevoir sans difficulté le circuit représenté ci-dessous.



Remarque : Nous voyons apparaître une structure répétitive qui permet d'étendre à n bits ce système de transcodage.



5) Pour la conversion du code Gray en code binaire la relation suivante s'apparente à l'équation vue pour le convertisseur inverse. $B_n=G_n\oplus B_{n+1}$. Là encore les fonctions OU Exclusif sont de mise pour la réalisation du circuit de transcodage.



Les circuits représentés ci-dessus peuvent être étendus au nombre de bit nécessaires ou souhaités.



الجديدة


Année universitaire 2018-2019


TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 5

Exercice 1

Après avoir rappelé les tables de vérité des bascules D et JK synchronisées sur front montant (figure 1 et 2), donnez les chronogrammes des sorties Q de chacune des bascules câblées ci-dessous en fonction d'une entrée d'horloge H.





&

&


Ŕ

Exercice 2

- Donnez la table de vérité du montage ci-dessous :
- Quelle fonction reconnaissez-vous?

Exercice 3

On dispose de bascules JK synchronisées sur front montant. Chaque bascule possède des entrées asynchrones prioritaires actives à l'état bas : set (S) et reset (\mathbf{R}) .



- 2. Modifiez le montage pour en faire un compteur asynchrone modulo 12.
- 3. En partant de zéro, tracez son chronogramme sur un cycle complet.
- 4. Ajoutez un interrupteur automatique de remise à zéro à l'allumage.
- 5. Ajoutez un interrupteur manuel de remise à zéro.
- Que suffit-il de faire pour remplacer les bascules JK par des bascules D?


Exercice 4

On désire réaliser un compteur/décompteur asynchrone modulo 10 avec une possibilité de chargement parallèle du nombre N = dcba (0 \leq N \leq 9).

Ce compteur/décompteur comportera deux commande X et Y.

X = 0: Chargement parallèle (Chg //) de N (quel que soit Y). X = 1: Compteur (Cpt) si Y = 0 et décompteur (Décpt) si Y = 1.


Vous avez à votre disposition quatre bascules JK et toutes les portes logiques nécessaires. Les bascules sont synchronisées sur front descendant et possèdent des entrées de forçage (set (S) et reset (R)) actives à l'état bas.



- Dessinez le schéma de connexion des bascules, de façon à obtenir un compteur si Y = 0 et un décompteur si Y = 1 (sans tenir compte du modulo pour l'instant).
- Quelles valeurs sur la sortie (du compteur et du décompteur) doit-on détecter pour réaliser le modulo 10. Pour la suite, on posera : M=Qb·Qd
- Complétez la table de vérité ci-dessous pour les entrées set et reset des quatre bascules en fonction de X et de Y.


	X	Y	$\overline{\mathbf{R}}_{\mathbf{a}}$	$\overline{\mathbf{S}}_{\mathbf{a}}$	$\overline{\mathbf{R}}_{\mathbf{b}}$	$\overline{\mathbf{S}}_{\mathbf{b}}$	$\overline{\mathbf{R}}_{\mathbf{c}}$	$\overline{\mathbf{S}}_{\mathbf{c}}$	$\overline{\mathbf{R}}_{\mathbf{d}}$	\overline{S}_d
Chg //	0	X								
Cpt	1	0								
Décpt	1	1								

4. En déduire les équations de chacune des entrées *set* et *reset*.




Exercice 5

Soit le montage ci-dessous :



1. Remplissez les chronogrammes suivants si l'entrée E vaut zéro :



2. Que réalise ce montage ?

Exercice 6

- 1. Donner la table des transitions d'une bascule JK.
- Dans un premier temps, on désire réaliser un compteur synchrone modulo 7 à l'aide de bascules JK synchronisées sur front montant.
- 2. En déduire la table exprimant les valeurs de J et K pour obtenir les transitions souhaitées.
- 3. Donnez les équations des entrées J_0 , K_0 , J_1 , K_1 , J_2 et K_2 .
- 4. Dessinez le schéma de câblage.

On désire maintenant réaliser un compteur synchrone, modulo 8 en code Gray, à l'aide de bascules JK synchronisées sur front descendant.

- 5. Donner la table exprimant les valeurs de J et K pour obtenir les transitions souhaitées.
- 6. Donnez les équations des entrées J₀, K₀, J₁, K₁, J₂ et K₂.



جامعة شعيب الدكا*لي* كلية العلوم شعبة الفيزياء الجديدة


Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 5 (corrigé)

Exercice 1

Bascule D



Bascule JK

Н	J	K	Q	$\overline{\mathbf{Q}}$
Ĺ	0	0	q	$\overline{\mathbf{q}}$
Ĺ	0	1	0	1
Ţ	1	0	1	0
Ĺ	1	1	$\bar{\mathbf{q}}$	q


Exercice 2

On reconnaît la table de vérité d'une **bascule** $\overline{\mathbf{RS}}$ avec : $\mathbf{A} = \overline{\mathbf{S}}$ et $\mathbf{B} = \overline{\mathbf{R}}$.


A	В	S
0	0	1
0	1	1
1	0	0
1	1	S

Exercice 3

1. Compteur asynchrone modulo 16.




2. Compteur asynchrone modulo 12.




Il faut effectuer un *reset* dès que le compteur atteint la valeur 12. Lorsque \mathbf{Q}_2 et \mathbf{Q}_3 passent à $\mathbf{1}$ (détection du 12), la porte NON-ET applique un $\mathbf{0}$ sur les entrées *reset* (actives à l'état bas). Le compteur repart alors aussitôt à partir de $\mathbf{0}$.

3. En partant de zéro, les chronogrammes sur un cycle complet sont les suivants :




4. Interrupteur automatique de remise à zéro à l'allumage.



À l'allumage, le condensateur est déchargé et impose une tension de zéro volt à l'entrée de la porte ET. La porte considère cette tension nulle comme un niveau logique 0. Un *reset* est alors activé sur les bascules. Le condensateur se charge ensuite à travers la résistance jusqu'à la tension V_{cc} . Une fois que la tension a atteint un certain seuil (par ex : $V_{cc}/2$), la porte ET la considère comme un niveau logique 1. Le *reset* n'est plus imposé par la porte ET qui laisse passer le niveau de sortie de la porte NON-ET sur les entrées *reset* des bascules. Le compteur fonctionne alors dans son état normal.


5. Interrupteur manuel de remise à zéro.




Décharger le condensateur permet de se replacer dans le même état qu'à l'allumage, et donc d'effectuer une remise à zéro. Pour décharger le condensateur, un simple bouton poussoir à ses bornes est suffisant. Un appui sur le bouton aura pour effet de court-circuiter le condensateur.

6. Que suffit-il de faire pour remplacer les bascules JK par des bascules D?

La cellule de base d'un compteur asynchrone est un diviseur de fréquence par deux. Il suffit donc de remplacer les bascules JK par des bascules D câblées en diviseur de fréquence par deux. C'est-à-dire de remplacer le câblage de la **figure 1** par le câblage de la **figure 2** ci-dessous:






1 Figure

Exercice 4

1. Le schéma de connexion des bascules, de façon à obtenir un compteur si Y = 0 et un décompteur si Y = 1 est le suivant :



Si un 0 est présent sur l'entrée d'un OU exclusif, ce dernier se comporte comme un suiveur par rapport à son autre entrée. Si c'est un 1 qui est présent, il se comporte comme un inverseur. Ainsi, quand Y=0, ce sont les sorties Q qui sont reliées aux entrées d'horloge de chaque bascule : on obtient un compteur. Par contre, quand Y=1, les sorties Q sont complémentées avant d'être reliées à l'entrée d'horloge de la bascule qui suit : on obtient un décompteur.

- 2. Quelles valeurs sur la sortie (du compteur et du décompteur) doit-on détecter pour réaliser le modulo 10.
 - Compteur : il faut détecter la valeur 10 et forcer la valeur 0.
 - **Décompteur :** il faut détecter la valeur **15** et forcer la valeur **9**.

Détecter la valeur 10 pour le compteur revient à tester \mathbf{Q}_b et \mathbf{Q}_d puisque dans le cycle d'un compteur modulo 10 (de 0 à 9), \mathbf{Q}_b et \mathbf{Q}_d ne sont jamais à 1 en même temps. Leur premier passage à 1 se fera donc obligatoirement sur la valeur 10.

Détecter la valeur 15 pour le décompteur revient à tester \mathbf{Q}_b et \mathbf{Q}_d puisque dans le cycle d'un décompteur modulo 10 (de 9 à 0), \mathbf{Q}_b et \mathbf{Q}_d ne sont jamais à 1 en même temps. Leur premier passage à 1 se fera donc obligatoirement sur la valeur 15.

On a donc, dans les deux cas, aussi bien pour le compteur que pour le décompteur, une détection de la valeur servant à imposer l'état suivant qui se fera sur les sorties Q_b et Q_d .

Pour la suite, on posera : M=Qb·Qd

Lorsqu'une valeur à détecter est atteinte : \mathbf{Q}_b et \mathbf{Q}_d sont à 1 et \mathbf{M} passe à 0. Le reste du temps \mathbf{M} est à 1.

3. Ci-dessous la table de vérité pour les entrées set et reset des quatre bascules en fonction de X et de Y.

	X	Y	$\overline{\mathbf{R}}_{\mathbf{a}}$	\overline{S}_a	$\overline{\mathbf{R}}_{b}$	$\overline{\mathbf{S}}_{\mathbf{b}}$	$\overline{\mathbf{R}}_{\mathbf{c}}$	$\overline{\mathbf{S}}_{\mathbf{c}}$	$\overline{\mathbf{R}}_{\mathbf{d}}$	\overline{S}_d
Chg //	0	X	a	a -	b	b	c	c	d	\bar{d}
Cpt	1	0	M	1	M	1	M	1	M	1
Décpt	1	1	1	M	M	1	M	1	1	M

Dans chaque case du tableau, il faut préciser quelle valeur doivent prendre les entrées *set* et *reset* des différentes bascules pour chacun des modes de fonctionnement du montage.

- Concernant le chargement parallèle, il faut que la sortie Q prenne la valeur de l'entrée N ($Q_a = a$, $Q_b = b$, $Q_c = c$, $Q_d = d$). Par exemple si a = 0, Q_a doit prendre la valeur 0. Il faut donc effectuer un *reset* sur la bascule. Au contraire, si a = 1, c'est un *set* qui doit être effectué. Ce résultat est obtenu en reliant l'entrée $\overline{R_a}$ à a et l'entrée $\overline{S_a}$ à \overline{a} .
- Concernant le compteur, un 0 doit être forcé à chaque détection de la valeur 10. Il suffit donc de relier **M** sur chaque entrée *reset* et de désactiver les entrées *set*.
- Concernant le décompteur, un 9 doit être forcé à chaque détection de la valeur 15. À l'aide de M, il faut donc effectuer un set sur Q_a et Q_d et un reset sur Q_b et Q_c.
- 4. À partir du tableau précédent, on obtient les équations de chacune des entrées set et reset :

$$\overline{R_a} = \overline{X}.a + X.\overline{Y}.M + X.Y.1 = \overline{X}.a + X.(\overline{Y}.M + Y) = \overline{X}.a + X.(M + Y)$$

$$\overline{S_a} = \overline{X}.\overline{a} + X.\overline{Y}.1 + X.Y.M = \overline{X}.\overline{a} + X.(\overline{Y} + Y.M) = \overline{X}.\overline{a} + X.(\overline{Y} + M)$$

$$\overline{R_b} = \overline{X}.b + X.\overline{Y}.M + X.Y.M = \overline{X}.b + X.(\overline{Y}.M + Y.M) = \overline{X}.b + X.M$$

$$\overline{S_b} = \overline{X}.\overline{b} + X.\overline{Y}.1 + X.Y.1 = \overline{X}.\overline{b} + X.(\overline{Y} + Y) = \overline{X}.\overline{b} + X = \overline{b} + X$$

$$\overline{R_c} = \overline{X}.c + X.\overline{Y}.M + X.Y.M = \overline{X}.c + X.(\overline{Y}.M + Y.M) = \overline{X}.c + XM$$

$$\overline{S_c} = \overline{X}.\overline{c} + X.\overline{Y}.1 + X.Y.1 = \overline{X}.\overline{c} + X.(\overline{Y} + Y) = \overline{X}.\overline{c} + X = \overline{c} + X$$


$$\overline{R_d} = \overline{X}.d + X.\overline{Y}.M + X.Y.1 = \overline{X}.d + X.(\overline{Y}.M + Y) = \overline{X}.d + X.(M + Y)$$

$$\overline{S_d} = \overline{X}.\overline{d} + X.\overline{Y}.1 + X.Y.M = \overline{X}.\overline{d} + X.(\overline{Y} + Y.M) = \overline{X}.\overline{d} + X.(\overline{Y} + M)$$


Exercice 5

1. Le chronogramme suivant si l'entrée **E** vaut zéro :

Dans la première partie du chronogramme, **S** vaut 1. Voyons le comportement qu'adopte le montage dans ce cas de figure et essayons de trouver un montage équivalent simplifié.




On constate que le 1 de l'entrée **S**, se propage sur un certain nombre de portes ET. Ces dernières peuvent dès lors être remplacées par un fil. L'inverseur, en haut du montage, propage un 0 sur les autres portes ET. Ce 0 est alors recopié sur les entrées des portes OU. Or, un 0 sur l'entrée d'une porte OU, nous permet de la remplacer par un fil. Après simplification, nous obtenons le schéma équivalent suivant :




À chaque front d'horloge, \mathbf{Q} recopie \mathbf{D} . Chaque sortie est donc recopiée sur la suivante : il s'agit d'un registre à décalage. \mathbf{Q}_0 étant le poids faible, le décalage s'effectue vers la gauche. Le nouveau bit entrant dans \mathbf{Q}_0 est \mathbf{E} .


Dans le même esprit, observons ce qui se passe quand S vaut 0 :



Et après simplification:



On retrouve de nouveau un registre à décalage, mais qui décale cette fois vers la droite. Il est maintenant facile de remplir le chronogramme sachant qu'il s'agit uniquement de décaler des bits, dans un sens ou dans l'autre.



2. Ce montage est un registre à décalage. Il possède une entrée de commande **S**, permettant la sélection du sens de décalage, et une entrée **E**, permettant de choisir la valeur du bit entrant.

Exercice 6

	Q(t)	$Q_{(t+1)}$	J	K
① •	0	0	0	X
②▶	0	1	1	X
③▶	1	0	X	1
④ ▶	1	1	X	0

	C	J	K	Q	
① ▶	Ţ	0	0	q	4④
① ▶	Ţ	0	1	0	4 ③
2	Ţ	1	0	1	4④
2	Ĺ	1	1	\overline{q}	4 ③

La table des transitions d'une bascule JK se remplit à l'aide de sa table de vérité. Il faut déterminer quelles valeurs étaient présentes sur les entrées J et K au moment de la transition.

Ligne ①:	Q passe	e de 0 à 0	
	•	état mémoire	(J=0, K =0)
	•	mise à 0	(J=0, K =1)
Ligne ②:	Q passe	e de 0 à 1	
	•	état inverseur	(J=1, K =1)
	•	mise à 1	(J=1, K =0)
Ligne ③:	Q passe	e de 1 à 0	
	•	état inverseur	(J=1, K =1)
	•	mise à 0	(J=0, K =1)
Ligne 4:	Q passe	e de 1 à 1	
	•	état mémoire	(J=0, K =0)
	•	mise à 1	(J=1, K =0)

Dans un premier temps, on désire réaliser un compteur synchrone modulo 7 à l'aide de bascules JK synchronisées sur front montant.

1. À l'aide de la table des transitions, remplissez le tableau ci-dessous :

	\mathbf{Q}_2	\mathbf{Q}_1	Q_0	J_2	K ₂	J_1	K ₁	J_0	\mathbf{K}_{0}
0	0	0	0	0	X	0	X	1	x
1	0	0	1	0	X	1	X	X	1
2	0	1	0	0	X	X	0	1	х
3	0	1	1	1	X	X	1	X	1
4	1	0	0	X	0	0	X	1	x
5	1	0	1	X	0	1	X	X	1
6	1	1	0	X	1	X	1	0	X

D'après la table des transitions d'une bascule JK, on a $\mathbf{J_0} = \mathbf{1}$ et $\mathbf{K_0} = \mathbf{x}$ lors d'une transition de 0 à 1 sur $\mathbf{Q_0}$.

2. Donnez les équations des entrées J_0 , K_0 , J_1 , K_1 , J_2 et K_2 .

À partir du tableau précédent, on obtient les équations suivantes :

- De façon évidente :
- $K_0 = 1$
- $J_1 = Q_0$
- $\mathbf{K}_2 = \mathbf{Q}_1$
- À l'aide des tableaux de Karnaugh :

		Qı	1 Q 0		
	\mathbf{J}_{0}	00	01	11	10
	0	1	х	Х	1
Q_2	1	1	х	Х	0
	_				


$$\mathbf{J}_0 = \overline{\mathbf{Q}}_1 + \overline{\mathbf{Q}}_2$$

-		$Q_1 Q_0$					
	\mathbf{J}_2	00	01	11	10		
Q_2	0	0	0	1	0		
	1	х	x	х	х		

$$\mathbf{J}_2 = \mathbf{Q}_0 \cdot \mathbf{Q}_1$$

 $\mathbf{K}_1 = \mathbf{Q}_0 + \mathbf{Q}_2$

3. Pour le schéma de câblage, pas de difficulté particulière, il suffit de se servir des équations établies précédemment afin d'effectuer les différentes connexions.



On désire maintenant réaliser un compteur synchrone, modulo 8 en code Gray, à l'aide de bascules JK synchronisées sur front descendant.

4. Remplissez le tableau ci-dessous :

\mathbf{Q}_2	\mathbf{Q}_1	\mathbf{Q}_0	\mathbf{J}_2	\mathbf{K}_2	J_1	K ₁	\mathbf{J}_0	\mathbf{K}_{0}
0	0	0	0	X	0	X	1	X
0	0	1	0	X	1	X	X	0
0	1	1	0	X	X	0	X	1
0	1	0	1	X	X	0	0	X
1	1	0	X	0	X	0	1	X
1	1	1	X	0	X	1	X	0
1	0	1	X	0	0	X	X	1
1	0	0	X	1	0	X	0	X

5. Donnez les équations des entrées J_0 , K_0 , J_1 , K_1 , J_2 et K_2 .

J ₀ 00 01 11 10	
0 1 x x 0	
Q ₂ 1 0 x x 1	$\overline{)}$

$\mathbf{J}_0 =$	$\overline{\mathbf{Q}}_{1}.\overline{\mathbf{Q}}_{2}$ +	$Q_1 \cdot Q_2$
-		

		$Q_1 Q_0$					
	\mathbf{J}_1	00	01	11	10		
0	0	0	1	х	X		
\mathbf{Q}_2	1	0	0	Х	Х		

$$J_1 = Q_0 \cdot \overline{Q}_2$$

		$Q_1 Q_0$					
	\mathbf{J}_{2}	00	01	11	10		
Q_2	0	0	0	0	1		
	1	X	X	X	x		
•	$J_2 = \overline{Q}$	0.Q ₁					

			$Q_1 Q_0$					
	\mathbf{K}_{0}	00	01	11	10			
0	0	Х	0	1	х			
Q_2	1	X	1	0	х			

$$\mathbf{K}_0 = \overline{\mathbf{Q}}_1 \cdot \mathbf{Q}_2 + \mathbf{Q}_1 \cdot \overline{\mathbf{Q}}_2$$

	$Q_1 Q_0$				
	K 1	00	01	11	10
0	0	X	Х	0	0
Q_2	1	X	x	1	0

$$\mathbf{K}_1 = \mathbf{Q}_0 \cdot \mathbf{Q}_2$$

	$Q_1 Q_0$				
	K ₂	00	01	11	10
0	0	X	X	Х	Х
Q_2	1	1	0	0	0

$$\mathbf{K}_2 = \overline{\mathbf{Q}}_0 \cdot \overline{\mathbf{Q}}_1$$



Io

Figure: 1

جامعة شعيب الدكالي كلية العلوم شعبة القيزياء الجديدة

Iз

Q2

Q3

wwAnnée universitaire 2018-2019

12

01

Q1

Parallel outputs

TRAVAUX DIRIGES d'électronique numérique SMP6

Série n° 6

Load .

Exercice 1

Un registre n-bits est un circuit séquentiel possédant n entrées $I_0 \ldots I_{n-1}$ et n sorties $A_0 \ldots A_{n-1}$. Un signal supplémentaire Load, en entrée, détermine le comportement du circuit (pour chaque front d'horloge) (figure 1) :

- si Load = 0, les sorties restent inchangées;
- si Load = 1, les sorties Ai deviennent égales aux entrées Ii.
- 1- Pour un registre 1-bit : écrire l'équation qui exprime l'état de sortie A' en fonction de l'entrée I, la sortie de la séquence précédente A et le signal Load.
- 2- Donner le schéma d'un tel registre.
- 3- Assembler 4 registres 1-bit pour construire un registre 4-bits.
- 4- Un registre à décalage (shift register) est un circuit capable de décaler l'information qu'il contient d'un bit vers la gauche ou vers la droite ; il est alimenté par une entrée SI (Serial Input) et possède une seule sortie SO (Serial Output). Assembler 4 bistables D pour construire un registre à décalage 4-bits.
- 5- On considère le circuit de la figure 2: Les rectangles du haut sont des multiplexeurs 2x1: si l'adresse S vaut 0 (respectivement 1), alors Q = D0

Clear $C \cup D$ $C \cup$

11

00

D

Q0

(respectivement D1). Donner selon la valeur de l'entrée Load les sorties Qi.

- 6- On considère le circuit suivant :
 - a. Expliquer le fonctionnement du multiplexeur 4X1 puis donner ses sorties en fonction des différentes combinaisons S_1S_0 .
 - b. Expliquer le fonctionnement du montage ci-dessus.
 - c. De quel type de montage s'agit-il?

Exercice 2

Indiquer la fréquence aux points A et B de la figure 3 si la fréquence de l'horloge est de 120 kHz sachant que: $(J_A=K_A=J_B=K_B=J_C=K_C=1)$ $J_D=K_D=K_E=K_F=1)$.

Figure: 3

Exercice 3


Câblez des bascules JK afin de

réaliser un décompteur asynchrone modulo 13. Les bascules sont synchronisées sur fronts montants. Elles possèdent des entrées set et reset actives à l'état bas. Vous disposez de toutes les portes logiques nécessaires.

Exercice 4

Soit le circuit de la figure 4 :

- 1. Déterminer les équations des entrées J et K des bascules.
- 2. On suppose que le compteur part de l'état QAQBQCQD = 0000. Tracez les chronogrammes de l'horloge H et des sorties QA, QB, QC et QD.
- 3. Déterminez le modulo de ce compteur.



Exercice 5

Utiliser les bascules D pour réaliser un compteur synchrone modulo 8.



جامعة شعيب الدكا*لي* كلية العلوم شعبة الفيزياء الجديدة

Année universitaire 2018-2019

TRAVAUX DIRIGES d'électronique numérique SMP6

<u>Série n° 6</u>


Exercice 1

1- La table de vérité est :

A' = Load.I + Load.A


2- Le schéma d'un tel registre est le suivant :

Load	Ι	A'
0	X	A
1	0	1
1	1	1




Il suffit de placer quatre registres 1-bit en parallèle, et de connecter l'entrée *Load* du registre 4-bits aux quatre entrées correspondantes des registres 1-bit. Le double inverseur sur le fil *Load* est un truc *d'électronicien* (il paraît qu'un inverseur a aussi le mérite d'amplifier le signal).

3- Il suffit d'assembler 4 registres 1-bit pour construire un registre 4-bits.



4- Il faut disposer les bistables D en série, on dit aussi en cascade :




5- En appelant de gauche à droite Q_0 , Q_1 , Q_2 , Q_3 les sorties de ces bistables (on a donc par définition $SO = Q_3$), les nouvelles valeurs après le front d'horloge sont données par:

$$Q_0' = SI$$
, $Q_1' = Q_0$, $Q_2' = Q_1$, $Q_3' = SO' = Q_2$

Lorsque Load = 0, le circuit *fonctionne* comme un registre à décalage (voir formules ci-dessus); lorsque Load = 1, le circuit fonctionne comme un registre ordinaire (chargement parallèle) :

$$Q_0' = I_0$$
, $Q_1' = I_1$, $Q_2' = I_2$, $Q_3' = I_3$

Les rectangles du haut sont des multiplexeurs 2x1: si l'adresse S vaut 0 (respectivement 1), alors $Q = D_0$ (respectivement D_I). Attention, ne pas confondre la numérotation des signaux à l'intérieur et à l'extérieur du multiplexeur: par exemple le signal externe I_0 est connecté à l'entrée D_I du multiplexeur de gauche.



6- Fonctionnement selon la valeur de *S* :

a et b- $S_1S_0 = 00$: registre inchangé ($A'_i = A_i$ pour i = 3, 2, 1, 0);

 $S_1S_0 = 01$: décalage vers la droite ($A'_3 = SIR$, $A'_2 = A_3$, $A'_1 = A_2$, $A'_0 = A_1$), la ligne A_0 sert de sortie série — SIR est une abréviation pour *Serial input for shift-right*;

 $S_1S_0 = 10$: décalage vers la gauche ($A'_3 = A_2$, $A'_2 = A_1$, $A'_1 = A_0$, $A'_0 = SIL$), la ligne A_3 sert de sortie série — SIL est une abréviation pour Serial input for shift-left;

 $S_1S_0 = 11$: chargement parallèle ($A'_i = I_i$ pour i = 3, 2, 1, 0).

c- Il s'agit $_{d'un}$ registre universel.


Exercice 2

Le compteur formé par les bascules A, B, C et D est un compteur asynchrone modulo 10 (la remise à zéro se fait par Q_D et Q_B ce qui correspond à $(10)_{10}$ = $(1010)_2$. Donc, en A, on a un diviseur de fréquence par 10 et : f_A = 120 kHz / 10 = 12 kHZ.

Le compteur formé par les bascules E et F est un compteur synchrone modulo 3 et $f_B = f_A/3 = 4kHz$.

Exercice 3

Il faut détecter la valeur 15 (Q1, Q2 et Q3 suffisent) et forcer la valeur 12 (Q0 = Q1 = 0, Q2 = Q3 = 1).




Exercice 4

1.
$$J_A = K_A = 1$$
 $J_B = K_B = \overline{Q}_A + Q_D$ $J_C = K_C = Q_A Q_B$ $J_D = \overline{Q_A Q_B} + Q_C$ $K_D = Q_A$

$$J_C = K_C = O_A O_B$$

$$J_{D} = \overline{Q_{A}Q_{B}} + Q_{C} - K$$

$$K_D = Q_A$$



3. Le chronogramme montre que le modulo de ce compteur est 10.

Exercice 5

Table d'excitation (avec bascules D)

	Sorties présentes			Fonctions d'excitation		
Etat	Q_2	Q_1	Q_0	D_2	D_1	D_0
0	0	0	0	0	0	1
1	0	0	1	0	1	0
2	0	1	0	0	1	1
3	0	1	1	1	0	0
4	1	0	0	1	0	1
5	1	0	1	1	1	0
6	1	1	0	1	1	1
7	1	1	1	0	0	0


Expressions simplifiées des fonctions d'excitation

D0		Q1,Q0					
		00	01	11	10		
Q2	0	1	0	0	1		
	1	1	0	0	1		

$$D0 = \overline{Q0}$$

$$D1 = Q1 \oplus Q0$$

$$D2 = Q2 \oplus (Q1.Q0)$$



D1		Q1,Q0					
		00	01	11	10		
Q2	0	0	1	0	1		
	1	0	1	0	1		

