# Apuntes acerca de FPGAs y de la placa Digilent Basys3

# Índice

1. Enlaces de reierencia	1
2. Comunicación serie (UART) RS-232	1
2.1. FTDI Virtual COM Port:	1
2.2. PmodRS232:	2
2.3. Emuladores de terminal para PC:	2
2.4. ejemplos de codigo	2
3. Diseñar con la plataforma Vivado	3
3.1. I/O standards	3
1. Enlaces de referencia	
FPGA Artix7: https://www.xilinx.com/products/silicon-devices/fpga/artix-7.html http://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Shee	t.pdf
Digilent Basys3: https://reference.digilentinc.com/basys3/refmanual Digilent PmodRS232:	
https://reference.digilentinc.com/reference/pmod/pmodrs232/start https://reference.digilentinc.com/reference/pmod/pmodrs232/reference-manual Xilinx Cmod A7-35T: https://www.xilinx.com/products/boards-and-kits/1-f3zdsm.html	
Xilins Vivado: https://www.xilinx.com/products/design-tools/vivado.html	
https://www.digikey.es/en/product-highlight/x/xilinx/artix-7-fpga https://www.digikey.es/en/product-highlight/d/digilent/basys3-artix-7-fpga-boar https://www.digikey.es/en/product-highlight/d/digilent/peripheral-modules Xilinx Vivado Design Suite - Getting Started	·d
https://www.digikey.com/eewiki/pages/viewpage.action?pageId=51609676	

# 2. Comunicación serie (UART) RS-232

https://en.wikipedia.org/wiki/Universal\_asynchronous\_receiver-transmitter

### 2.1. FTDI Virtual COM Port:

La placa Basys3 usa el chip FTDI FT2232HQ USB-UART en su puerto USB de alimentación. Lo que permite usar estos drivers para comunicarse a través de los pines B18 (rxd) y A18 (txd) (monitorizados visualmente a través de los led LD18 y LD17) https://www.ftdichip.com/Drivers/VCP.htm

### https://www.ftdichip.com/Drivers/CDM/CDM21228\_Setup.zip

nota: La comunicación serie no interfiere para nada con la comunicación JTAG para programación/debug de la placa a través de ese mismo puerto USB.


#### 2.2. PmodRS232:

Este periferico usa el chip MAX3232 y se conecta a cualquiera de los puertos Pmod.

Por ejemplo, si se conecta al puerto JA, en su fila superior (JA1...JA4), los pines serian: J1 (cts), L2 (rts), J2 (txd), G2 (rxd)

Por ejemplo, si se conecta al puerto JA, en su fila inferior (JA7...JA10), los pines serian: H1 (cts), K2 (rts), H2 (txd), G3 (rxd)

Diagrama esquemático del componente RS232RefComp:



https://reference.digilentinc.com/\_media/reference/pmod/pmodrs232/pmodrs232\_rd.zip notas:

En la placa Basys3:


- El botón central es el pin U18; se puede utilizar para reset (RST).
- El reloj principal es el pin W5, y va a 100Mhz. Se pueden emplear los recursos de la FPGA para generar relojes de otras frecuencias. https://www.xilinx.com/support/documentation/user\_guides/ug472\_7Series\_Clocking.pdf

## 2.3. Emuladores de terminal para PC:

TeraTerm: https://ttssh2.osdn.jp/index.html.en PuTTY: https://www.chiark.greenend.org.uk/~sgtatham/putty/

#### 2.4. ejemplos de codigo

https://www.hackster.io/alexey-sudbin/uart-interface-in-vhdl-for-basys3-board-eef170 https://github.com/AlexHDL/UART\_controller



```
https://vhdl.es/puerto-serie-en-vhdl/
https://github.com/Digilent/Basys-3-GPIO
https://www.nandland.com/vhdl/modules/module-uart-serial-port-rs232.html
https://www.instructables.com/UART-Communication-on-Basys-3-FPGA-Dev-Board-Power/
```

## 3. Diseñar con la plataforma Vivado

Pasos a seguir:

- 1. Elaborate Design (RTL Analysis).
- 2. Synthesis.
- 3. Implementation.
- 4. Generate Bitstream.
- 5. Program Device.

## 3.1. I/O standards

- HSTL https://en.wikipedia.org/wiki/High-speed\_transceiver\_logic
- HSUL https://www.jedec.org/standards-documents/docs/jesd-8-22
- LVCMOS https://en.wikipedia.org/wiki/LVCMOS
- LVTTL https://en.wikipedia.org/wiki/Transistor%E2%80%93transistor\_logic#Sub-types
- MOBILE\_DDR https://en.wikipedia.org/wiki/LPDDR
- PCI33\_3 https://en.wikipedia.org/wiki/Peripheral\_Component\_Interconnect
- SSTL https://en.wikipedia.org/wiki/Stub\_Series\_Terminated\_Logic