به نام خدا



آز معماری – دکتر سربازی آزاد

دانشکده مهندسی کامپیوتر

دانشگاه صنعتی شریف

گزارش آزمایش ۵

اعضای گروه:

میترا قلی پور -۴۰۱۱۰۶۳۶۳

نیکا قادری-۴۰۱۱۰۶۳۲۸

ملیکا علیزاده-۴۰۱۱۰۶۲۵۵

هدف و نتیجه مورد انتظار

در این آزمایش به طراحی و ساخت مدار مبدل دهدهی به دودویی میپردازیم. در این آزمایش، با فعال شدن سیگنال Start ، انتظار میرود عدد دودویی معادل عدد سه رقمی دهدهی ورودی محاسبه شود و پایان کار با فعال شدن سیگنال End مشخص شود.

A Start 3-digit BCD (12 bits) BCD to Binary Converter 10-bit Binary C End

شکل ۱: مبدل دهدهی به دودویی

شرح آزمایش

با فعال شدن سیگنال Start ، مدار شروع به کار کرده و ورودی دهدهی که یک عدد سه رقمی است را به معادل دودویی آن تبدیل کرده و نتیجه را روی خطوط خروجی قرار میدهد و سیگنال End را به عنوان اعلام پایان عملیات فعال میکند.(شکل ۱)

الگوريتم

برای تبدیل یک عدد دهدهیr رقمی به معادل دودویی به صورت زیر عمل می کنیم:

۱-عدد دهدهی ورودی را یک بیت به راست شیفت می دهیم.

٢- اگر با ارزشترین بیت رقم ا ام یک باشد از آن رقم ۳ تا کم میکنیم.

۳- مراحل اول و دوم را آنقدر تکرار می کنیم تا تمام ارقام دهدهی صفر شوند.

۴- در پایان، بیتهایی که با شیفت به راست بیرون میآیند، عدد دودویی معادل عدد دهدهی ورودی را تشکیل میدهند.

برای مثال عدد دهدهی ۱۱۰طبق این الگوریتم به این صورت به معادل دودویی تبدیل میشود:

رقم۳	رقم ۲	رقم ۱	خروجي	عمل
0001	0001	0000	0	شیفت به راست
0000	1000	1000	0	از رقمهای ۱ و ۲ سه تا کم کن
0000	0101	0101	0	شیفت به راست
0000	0010	1010	10	از رقم ۱ سه تا کم کن
0000	0010	0111	10	شیفت به راست
0000	0001	0011	110	شیفت به راست
0000	0000	1001	1110	از رقم ۱ سه تا کم کن
0000	0000	0110	1110	شیفت به راست
0000	0000	0011	01110	شیفت به راست
0000	0000	0001	101110	شیفت به راست
0000	0000	0000	1101110	پایان عملیات

بخش اول: طراحی ASM chart و مدار اصلی

با توجه به عملکرد مبدل دهدهی به دودویی مدار ما سه استیت اصلی دارد که به صورت زیر هستند:


در استیت اول با فعال شدن سیگنال شروع ارقام عدد دهدهی در π رجیستر ریخته می شوند و مقادیر سیگنال پایان و بیتهای خروجی و شمارندهها 0 می شوند تا بعد از محاسبات مقداردهی شوند.

در استیت دوم باید طبق الگوریتم باید تا زمانی که تمام بیتهای دهدهی صفر نشدهاند و شمارنده به ده نرسیده، عدد دهدهی ورودی را یک بیت به راست شیفت دهیم. شمارنده را یک واحد افزایش داده و به استیت سوم یا تفریق میرویم. زمانی که تمام بیتهای دهدهی صفر شدند خروجی تا زمانی که شمارنده به عدد ۱۰ برسد شیفت میخورد و خروجی نهایی آماده و سیگنال پایان فعال میشود.


در استیت سوم که همان حالت تفریق است در صورتی که با ارزشترین بیت یک رقم یک باشد ۳تا از آن رقم کم می کنیم.

چارت رسم شده در شکل ۳ نمایش داده شده است.

طبق این چارت مدار اصلی را طراحی میکنیم. در مدار اصلی کلاک، سیگنال شروع و ریست و عدد دهدهی ۳رقمی (به صورت BCD) را ورودی میگیرد و در خروجی سیگنال پایان و عدد دودویی (نمایش با ۱۰بیت) وجود دارد. در شکل ۲ شمای کلی مدار نمایش داده شده است.




شكل ٢:مدار اصلي



شکل۳: ASM chart

بخش دوم: ساخت مدار

ماژول اصلی مدار ما از سه بخش اصلی رجیسترها و سیگنالهای کنترلی و واحد کنترل حالتها تشکیل شده است که هر بخش را به صورت جدا توضیح میدهیم. همچنین در این بخش با توجه به اینکه counter ده شده است یا نه و اینکه در استیت نهایی هستیم سیگنال end فعال میشود.(شکل ۴)




شكل ۴:داخل ماژول اصلي

كنترل حالتها

در واحد کنترل حالتهای مختلف مدار طبق چارت بررسی میشود. در این بخش سیگنالهای ریست و شروع و حاصل or بیتهای ورودی دهدهی و سیگنال کنترلی برای ده بودن شمارنده و کلاک را به عنوان ورودی گرفته و طبق روابط زیر، سه حالت چارت را به عنوان خروجی این ماژول بدست می آوریم. (شکل ۵)

$$\begin{split} S_0^+ &= start.S_0 + \overline{or(A[11..0])}.S_1.counterTen \\ S_1^+ &= start.\overline{S_0} + \overline{or(A[11..0])}.S_1.\overline{counterTen} + S_2 \\ S_2^+ &= S_1.\overline{or(A[11..0])} \end{split}$$

حال با توجه به این روابط مدار مورد نظر را میسازیم.




شكل ۵: واحد كنترل حالتها

سیگنالهای کنترلی

با توجه به حالت خروجی واحد کنترل به ساخت ماژول سیگنالهای کنترلی میپردازیم و در این بخش باید digits_or سیگنالهای میانی را با توجه به حالت فعلی مدار و عدد دهدهی و شمارنده را تولید کنیم. خروجی


همان or بیتهای عدد دهدهی است که در استیت دوم استفاده شده می شود و خروجی counter_is_ten نشان دهنده این است که شمارنده به ۱۰ رسیده یا نرسیده است. طبق چارت اگر هنوز همهی بیتهای عدد دهدهی صفر نشدهاند یا شمارنده به ۱۰ نرسیده باشد و در استیت شیفت باشیم باید load_counter_shift_out فعال شود و که نشان می دهد که باید عدد دهدهی را یکی شیفت دهیم و به شمارنده یکی اضافه کنیم. همچنین خروجی mux_s برای زمانی است که در استیت ابتدایی باشیم و سیگنال شروع فعال شود.(شکل ۶)




شکل ۶: سیگنالهای کنترلی

رجيسترها

این بخش از مدار با گرفتن ارقام عدد دهدهی ورودی، آنها را در رجیسترها ذخیره می کند. ماکسهای دو به یک (شکل ۷) با توجه به مقدار ورودی علی استفاده می کنند. همچنین برای نگهداری ارقام از تراشه ۲۴۱۹۴ که شیفت رجیستر ۴بیتی است و برای کم کردن ۳ از ارقام نیز از تراشه ۲۰۰۸ که جمع کننده ۴بیتی است(ورودی A این جمع کننده رقم مورد نظر و ورودی B مکمل دو عدد ۳ است.) و از دو تراشه ۷۴۱۹۸ که شیفت رجیستر ۸بیتی است نیز برای نگهداری عدد دودویی خروجی استفاده می کنیم. همچنین برای شمارنده نیز از یک تراشه ۷۴۱۹۴ نیز استفاده کردیم که با وصل کردن آن به یک جمع کننده به آن یک واحد اضافه شود. (شکل ۸)




شکل ۲:ماکسهای دو به یک




شكل الازجيسترها

بخش سوم: تست


در این بخش به تست مدار طراحی شده میپردازیم.




شكل ٩:تست ١ -عدد ١١٠




شکل ۱۰: تست۲-عدد۸۵




شكل ۱۱: تست٣-عدد٠



شكل ۱۲: تست۴ -عدد ۹



شكل ۱۳: تست ۵-عدد۱۴



شكل ۱۴: تستع-عدد۵۳