

# Wiederholung kombinatorische Schaltungen



# Was versteht man unter kombinatorischer Logikschaltungen?





# Kombinatorische Schaltungen


Schaltnetze mit verzögerungsfreien Gattern

Ergebnis wird sofort beim Auflegen von Werten an den Eingängen ausgegeben

keine Zyklen oder Rückkoppelungen

# Bsp. kombinatorische Logik

- Überlege wie die WT für folgende Schaltungen aussieht





# Bsp. kombinatorische Logik

- Überlege wie die WT für folgende Schaltungen aussieht

|          |          |          |           |           |           |          |
|----------|----------|----------|-----------|-----------|-----------|----------|
| <b>C</b> | <b>B</b> | <b>A</b> | <b>Z1</b> | <b>Z2</b> | <b>Z3</b> | <b>X</b> |
|----------|----------|----------|-----------|-----------|-----------|----------|



# Sequenzielle Logik



# Was versteht man unter sequentieller Logikschaltungen?



# Einleitung

Voraussetzungen:

- Grundgatter (OR, AND, ...)
- Funktionsplan (Zusammenschluss von Grundgattern)
- „Arbeiten“ mit binären Zahlen und Gatterzuständen (WT etc.)



# Kombinatorische vs. sequenzielle Logik

Kombinatorische Logikschaltungen

→ Ausgangszustand ändert sich **unmittelbar** mit den Eingangszuständen

Sequenzielle Logikschaltungen





→ Ausgangszustand berücksichtigt den aktuellen **und vorherigen** Eingangszustand  
(=**inneren Zustand** der Schaltung)

Es handelt sich um eine Art „Speicher“

Bei dieser digitalen Schaltung existiert eine **Rückkoppelung** auf die Eingangszustände. Somit hängen die Ausgangsvariablen vom aktuellen Zustand der Eingangszustände **und** dem inneren Zustand der Schaltung ab.

# Bsp. Rückkopplung

- Überlege wie die WT für folgende Schaltungen aussieht





# Wie analysiert man eine sequentielle Logikschaltung?




# Analyse sequentielle Logik

- Im Prinzip wie im 1. Jhg. gelernt mit der Besonderheit, dass
- **rückgekoppelte Signale** in „vorhergehenden- und aktuellen Zustand“ (also  $Q$  wird zu  $Q_n$  und  $Q_{n-1}$ ) bzw. „aktuellen- und nächsten Zustand“ (also  $Q$  wird zu  $Q_n$  und  $Q_{n+1}$ ) **aufgetrennt werden**
- Welche Notation man verwendet bleibt einem selbst überlassen

# Bsp. Rückkopplung

- Überlege wie die WT für folgende Schaltungen aussieht
- (Hinweis:
  - „ $Q_{n+1}$ “ ist der „nächste“ (bzw. jetzige) Zustand  $\rightarrow$  Ausgang
  - „ $Q_n$ “ ist der vorhergehende Zustand  $\rightarrow$  Eingang




# Bsp. Rückkopplung

AND:

| E | $Q_{n-1}$ | $Q_n$ |
|---|-----------|-------|
| 0 | 0         |       |
| 0 | 1         |       |
| 1 | 0         |       |
| 1 | 1         |       |


→ Sobald E=0 ist,  
bleibt Q dauerhaft 0



OR:

| E | $Q_{n-1}$ | $Q_n$ |
|---|-----------|-------|
| 0 | 0         |       |
| 0 | 1         |       |
| 1 | 0         |       |
| 1 | 1         |       |


→ Sobald E=1 ist,  
bleibt Q dauerhaft 1



NAND:

| E | $Q_{n-1}$ | $Q_n$ |
|---|-----------|-------|
| 0 | 0         |       |
| 0 | 1         |       |
| 1 | 0         |       |
| 1 | 1         |       |


→ Solange E=1 ist,  
bleibt Q instabil



NOR:

| E | $Q_{n-1}$ | $Q_n$ |
|---|-----------|-------|
| 0 | 0         |       |
| 0 | 1         |       |
| 1 | 0         |       |
| 1 | 1         |       |


→ Solange E=0 ist,  
bleibt Q instabil




# Bsp. Rückkopplung

- Nur mit den Grundgattern alleine, ist eine Rückkopplung noch nicht sehr sinnvoll


AND:




OR:



NAND:




NOR:




# Bsp. Schaltungsanalyse

- Erstelle die WT und boolesche Gleichung für folgende Schaltung auf:



# Bsp. Rückkopplung

- Überlege wie die WT für folgende Schaltung aussieht
- Überprüfe die Lösung mittels „Falstad“





Grafik von

<https://www.elektronik-kompodium.de/sites/dig/0209302.htm>

# Bsp. Rückkopplung

- Überlege wie die WT für folgende Schaltung aussieht
- Überprüfe die Lösung mittels „Falstad“



Grafik von

<https://www.elektronik-kompodium.de/sites/dig/0209302.htm>

# Bsp. Rückkopplung

- Diese Schaltung hat nun folgende Eigenschaften:

- $\Rightarrow E_1 = 0$  und  $E_2 = 1$  :  $a = 0$

- $\Rightarrow E_1 = 1$  und  $E_2 = 0$  :  $a = 1$

- beide Fälle sind vom vorhergehenden Zustand unabhängig . (*Schaut kombinatorisch aus*)

- $\Rightarrow E_1 = E_2 = 0$  :


Der Ausgangszustand  $a$  wird nicht durch die Eingangsgrößen bestimmt, sondern bleiben auf dem vor Änderung auf  $E_1 = E_2 = 0$  vorliegenden Zustand der Ausgangsgrößen.

- Der Ausgangszustand bleibt also erhalten, er wird **gespeichert**

- $\Rightarrow E_1 = E_2 = 1$  :  $a = 0$

- Geht man von diesem Zustand in den Speicherzustand, ist das Ergebnis zufällig.


- Dieser sog. **irreguläre Zustand** sollte durch äußere Beschaltung vermieden werden



# Bsp. Rückkopplung

Schaltung stellt somit ein Flip-Flop (FF) dar:


- Mit  $E_1$  kann der Ausgang **gesetzt** (=set=**S**) werden;
- Mit  $E_2$  kann der Ausgang **rückgesetzt** (=reset=**R**) werden



| $E_1$ (S) | $E_2$ (R) | $a$       | $\sim a$       | Zustand            |
|-----------|-----------|-----------|----------------|--------------------|
| 1         | 0         | 1         | 0              | Setzen (set)       |
| 0         | 0         | $a_{n-1}$ | $\sim a_{n-1}$ | Speichern          |
| 0         | 1         | 0         | 1              | Rücksetzen (reset) |
| 1         | 1         | 0         | 0              | Verb. Z.           |

## Bsp2. Rückkopplung

- Überlege wie die WT für folgende Schaltung aussieht



# Sequenzielle Logik

Der Ausgangszustand einer sequenziellen Logikschaltung hängt ab vom:

- aktuellen Eingangszustand
- vorherigen Ausgangszustand (bzw. genauer genommen vom „inneren Zustand“ der Schaltung → Automaten 3. Jhg.)

Sequenziell ... Ereignisse laufen in einer Sequenz nacheinander ab.  
(Flip-Flops, Zähler, ...)

# Sequenzielle Logik

- In der **kombinatorischen** Logik sprechen wir von **Gattern**.
- In der **sequentiellen** Logik sprechen wir von **Flip-Flops, Kippstufen, ...**
- Sequentielle Logikschaltungen können unterteilt werden in:
  - ***Ereignisgesteuert; Asynchrone Schaltungen; Nicht-taktgesteuertes Flip-Flop***  
reagiert auf Eingangssignale
  - ***Taktgesteuert; Synchrone Schaltungen; Taktzustandgesteuertes Flip-Flop***  
reagiert auf Eingangssignale, wenn gleichzeitig ein Taktsignal anliegt
  - ***Impulsgesteuert; Taktflankengesteuertes Flipflop***  
reagiert auf Eingangssignale, wenn gleichzeitig eine Taktsignalfanke anliegt.  
(positive und negative Flanke)

(genauere Erklärung der 3 Arten folgt später)



# Wie entwickelt man ein asynchrones FF?






# Entwicklung eines asynchronen FF

- Prinzipiell wie im Schaltungsentwurf in 1. Jhg gelernt. Für FF gilt:
- Ein FF hat 2 von außen zugängliche Eingangsvariablen (  $e_0$  und  $e_1$  ).
- Damit ergeben sich vier Kombinationen der Eingangsvariablen, welche folgenden Funktionen beliebig zugeordnet werden können:
  - **a) SPEICHERN (STORE):** Der innere Zustand bleibt erhalten.
    - Es erfolgt kein Kippvorgang. Man spricht in diesem Fall vom **Bistabilen Zustand**.
  - **b) SETZEN (SET):** Zustand **1 am Ausgang**
  - **c) RÜCKSETZEN (RESET):** Zustand **0 am Ausgang**
  - **d)** Eine vierte sinnvolle Funktion gibt es nicht mehr. Daher wird entweder eine der schon verwendeten 3 Funktionen a) bis c) ein zweites Mal zugeordnet oder das Verhalten bleibt undefiniert (→ **Verbotener Zustand**)
- In der Praxis werden nur jene Typen verwendet, bei denen durch Verändern von nur **einer der beiden Eingangsgrößen  $e_0$  oder  $e_1$**  vom bistabilen Zustand auf den Zustand 1 (SET) oder 0 (RESET) gewechselt werden kann.

# Bsp. Entwicklung FF

- Entwickle eine Schaltung welche folgende Wahrheitstabelle erfüllt

| $e_0$ | $e_1$ | $a_{n+1}$ |
|-------|-------|-----------|
| 0     | 0     | $a_n$     |
| 0     | 1     | 1         |
| 1     | 0     | 0         |
| 1     | 1     | 0         |



- Nötige Schritte:
- 1) Die Wahrheitstabelle (vollständige Analysetabelle) aufstellen
- 2) vereinfachen (KV oder boolesche Algebra)
- 3) Schaltung zeichnen

# Weitere Beispiele: Entwicklung FF

- Entwickle eine Schaltung welche folgende Wahrheitstabelle erfüllt

| $e_0$ | $e_1$ | $Q_{n+1}$ |
|-------|-------|-----------|
| 0     | 0     | $Q_n$     |
| 0     | 1     | 0         |
| 1     | 0     | 1         |
| 1     | 1     | 1         |

(=RS-FF)

| $e_0$ | $e_1$ | $Q_{n+1}$  |
|-------|-------|------------|
| 0     | 0     | $Q_n$      |
| 0     | 1     | 0          |
| 1     | 0     | 1          |
| 1     | 1     | $\sim Q_n$ |

(Überlege: macht dies so Sinn?)

- 1) Die Wahrheitstabelle (vollständige Analysetabelle) aufstellen
- 2) vereinfachen (KV oder boolesche Algebra)
- 3) Schaltung zeichnen



# Was ist eine Synthesetabelle?



# Synthesetabelle

- Die Synthesetabelle gibt an was passieren muss, damit ein Ausgang von einem Zustand zu einem anderen wechselt (man könnte also sagen sie „baut die WT von hinten auf“).
- Bsp. RS-FF:

| $Q_n$ | $Q_{n+1}$ | R | S | Bedeutung                                                                                                       |
|-------|-----------|---|---|-----------------------------------------------------------------------------------------------------------------|
| 0     | 0         | x | 0 | Um im Zustand „0“ zu bleiben, muss der Eingang „S“ auf low bleiben                                              |
| 0     | 1         | 0 | 1 | Um vom Zustand „0“ in den Zustand „1“ zu wechseln, muss der Eingang „R“ auf low sein, und S muss auf 0 wechseln |
| 1     | 0         | 1 | 0 | Um vom Zustand „1“ in den Zustand „0“ zu wechseln, muss der Eingang „S“ auf low sein, und R muss auf 0 wechseln |
| 1     | 1         | 0 | x | Um im Zustand „1“ zu bleiben, muss der Eingang „R“ auf low bleiben                                              |



# Was ist der verbotene Zustand bei FFs?



# Vermeidung Verbotener Zustand

- Wie gelernt kann das gleichzeitige setzen und rücksetzen zu unvorhersehbaren Effekten führen.
- Deshalb ist dieser **verbotene Zustand** zu vermeiden.
- Dies wird oft schaltungstechnisch (=mit zusätzlicher Beschaltung ) gelöst; z.B. mit
  - UND-Verriegelung am S-Eingang:  $S \wedge \bar{R}$ ; oder
  - UND-Verriegelung am R-Eingang:  $R \wedge \bar{S}$



# Was sind synchrones (bzw. taktgesteuerte) FFs?



# Synchrone FFs

- Bisher:
  - Jede Änderung der Eingangsgrößen  $e_0$  und  $e_1$  bewirkte sofort eine Änderung des Ausgangszustandes.
  - Bei vielen Anwendungen in der Praxis sind jedoch die Eingangsgrößen nur zu bestimmten Zeitpunkten definiert oder interessant.
  - Oft ist es auch notwendig, dass zu einem bestimmten Zeitpunkt mehrere FF gleichzeitig ( synchron ) umgeschaltet werden können.

# Synchrone FFs

- Daher:
  - Jetzt: Ein weiteres Eingangssignal mit der Bezeichnung TAKT (oder CLOCK oder ENABLE) bewirkt, dass das FF nur zu definierten Zeitpunkten auf den Zustand der Eingänge und den inneren Zustand reagiert.
  - Die Eingänge e0 und e1 haben bei taktgesteuerten FF nur eine vorbereitende Funktion.
  - Durch den TAKT-Eingang können auch mehrere FF gleichzeitig (synchron) auf den Zustand ihrer Eingangsleitungen reagieren.

# Synchrone FFs

- Man unterscheidet:
  - **Taktzustandssteuerung:** ( hier am Beispiel des schon bekannten RS-FF )

**Schaltung:**

**Schaltsymbol:**

Q

**Und Taktflankensteuerung (=dyn. Steuerung)**

# Synchrone FFs

- Man unterscheidet:
  - **Taktzustandssteuerung:** ( hier am Beispiel des schon bekannten RS-FF )

**Zeitdiagramm:**

**Analysetabelle:**

| S | R | C | $Q_{n+1}$ |
|---|---|---|-----------|
| X | X | 0 |           |
| 0 | 0 | 1 |           |
| 0 | 1 | 1 |           |
| 1 | 0 | 1 |           |
| 1 | 1 | 1 |           |

→ „CLOCK“ ist hier als „enable“ zu verstehen

# Synchrone FFs

- Man unterscheidet:
  - **Taktflankensteuerung** (=dyn. Steuerung): ( hier am Beispiel des RS-FF ):
    - Das Taktsignal wird jetzt nicht nur **direkt**, sondern nach durchlaufen von 3 Invertern auch **zeitverzögert** zum Eingangsgatter geführt.
    - Diese Beschaltung bewirkt, dass der Ausgangszustand des FF **nur während** der ansteigenden **Flanke** des Taktsignales geändert werden kann.

**Schaltung:**


**Schaltsymbol:**

# Synchrone FFs

- Man unterscheidet:
  - **Taktflankensteuerung** (=dyn. Steuerung): ( hier am Beispiel des RS-FF ):

**Zeitdiagramm:**

**Analysetabelle:**

| S | R | C                                                                                        | $Q_{n+1}$ |
|---|---|------------------------------------------------------------------------------------------|-----------|
| X | X | 0,1,  |           |
| 0 | 0 |       |           |
| 0 | 1 |      |           |
| 1 | 0 |     |           |
| 1 | 1 |     |           |

# Taktflankensteuerung

- Die Eingänge S und R können auf das RS-FF nur wirken so lange auch die Eingänge C und C' gleichzeitig den Wert H haben.
- Die drei Inverter bewirken eine Verzögerung des C-Signales.
- C und C' sind daher nur für kurze Zeit (etwa während der Anstiegszeit von C ) gleichzeitig auf High.
- **Schaltung:**

**Schaltsymbol:**

Q



# Welche oft verwendete Typen von taktgesteuerten FF kennst du?



# Oft verwendete Typen von taktgesteuerten FF

- Durch zusätzliche Beschaltung des RS-FF erhält man weitere FF-Arten mit besonderen Eigenschaften.
- Vier dieser Arten finden in der Digitaltechnik so breite Anwendung, dass man ihnen einen eigenen Namen gegeben hat.
- Nämlich:



# Was ist das D-FF?



# D-FF

- Mit Taktzustandssteuerung :
  - FF mit Taktzustandssteuerung nennt man auch transparente FF.
  - Solange nämlich das CLOCK-Signal auf H liegt, wirkt sich eine Änderung der Eingänge auf den Ausgang aus.
  - Das FF ist quasi durchsichtig (transparent).

- **Schaltung:**



## Analysetabelle:

| D | C | $Q_{n+1}$ |
|---|---|-----------|
| X | 0 |           |
| 0 | 1 |           |
| 1 | 1 |           |

# D-FF

- mit Taktflankensteuerung: ( dynamische Steuerung ) :
  - FF mit Taktflankensteuerung sind nicht transparent.
  - Der Ausgangszustand ist nur vom Zustand der beiden Eingänge **kurz vor der aktiven Flanke** des Taktsignales abhängig.
- **Schaltsymbol:**



## Analysetabelle:

| D | C                                                                                          | $Q_{n+1}$ |
|---|--------------------------------------------------------------------------------------------|-----------|
| X | 0,1,  |           |
| 0 |       |           |
| 1 |       |           |

# Synthesetabelle

- Erstelle die Synthesetabelle (=Substitutionstabelle) des D-FF:

**Analysetabelle:**

| D | C                                                                                      | $Q_{n+1}$ |
|---|----------------------------------------------------------------------------------------|-----------|
| X | 0,1,  |           |
| 0 |      |           |
| 1 |     |           |

**Synthesetabelle:**



# Was ist das T-FF?




# T-FF

- ein D-FF mit Taktflankensteuerung, bei dem der invertierte Ausgang auf den D-Eingang zurückgeführt wird.
- Baue folgende Schaltung mit „Falstad“ auf und analysiere das Verhalten

# T-FF

- einfach ein D-FF mit Taktflankensteuerung, bei dem der invertierte Ausgang auf den D-Eingang zurückgeführt wird.
- Am Ausgang Q kann somit die halbe Frequenz des CLOCK-Signales abgenommen werden. Dieses T-FF wird daher zur Frequenzhalbierung verwendet.

| D   | C                                                                                          | Q <sub>n+1</sub> |
|-----|--------------------------------------------------------------------------------------------|------------------|
| X   | 0,1,  |                  |
| 0,1 |       |                  |

# Synthesetabelle

- Erstelle die Synthesetabelle (=Substitutionstabelle) des T-FF:

**Analysetabelle:**

| T | C                                                                                      | $Q_{n+1}$ |
|---|----------------------------------------------------------------------------------------|-----------|
| X | 0,1,  |           |
| 0 |      |           |
| 1 |     |           |

**Synthesetabelle:**




# Was ist das JK-FF?



# JK-FF

- Beschalte mit Falstad die 3 Eingänge eines JK-FF und ermittle die WT.

| J | K | C                                                                                        | $Q_{n+1}$ |
|---|---|------------------------------------------------------------------------------------------|-----------|
| X | X | 0,1,  | ???       |
| 0 | 0 |       | ???       |
| 0 | 1 |       | ???       |
| 1 | 0 |     | ???       |
| 1 | 1 |     | ???       |

# JK-FF

- Ein taktflankengesteuertes RS-FF mit zwei Rückkopplungen.
- Die Eingänge S und R werden bei diesem FF mit J und K bezeichnet.
- J und K behalten die Funktion von R und S mit einer wesentl. Ausnahme bei. Nämlich:
- Sind die beiden Eingänge J und K auf H ( beim RS-FF der verbotene Zustand ), dann verhält sich dieses FF wie ein T-FF.
- Am Ausgang erscheint also die halbe Frequenz vom CLOCK-Signal.

# JK-FF

• **Schaltung:**

**Schaltzeichen:**

**Analysetablelle:**


| J | K | C                                                                                        | $Q_{n+1}$ |
|---|---|------------------------------------------------------------------------------------------|-----------|
| X | X | 0,1,  |           |
| 0 | 0 |       |           |
| 0 | 1 |       |           |
| 1 | 0 |      |           |
| 1 | 1 |     |           |

## Ein wenig unnützes Wissen:

„Die beiden Eingänge mit der Bezeichnung “J” und “K” sind keine verkürzten Kurzzeichen anderer Wörter, wie z.B. “S” für Set und “R” für Reset, sondern Buchstaben, die von seinem Erfinder Jack Kirby gewählt wurden, um das Flipflop-Design von anderen Typen zu unterscheiden.“




Quelle: <https://www.electronics-tutorials.ws/de/sequentielle/jk-flipflop.html>

# Beispiel Zeitdiagramme



s Zeitdiagramm für  $Q_D$ ,  
d  $Q_{SR}$ ,

Transient Analysis



# Synthesetabelle

- Erstelle die Synthesetabelle (=Substitutionstabelle) des JK-FF:

## Analysetablelle:

| J | K | C                                                                                      | $Q_{n+1}$ |
|---|---|----------------------------------------------------------------------------------------|-----------|
| X | X | 0,1,  |           |
| 0 | 0 |      |           |
| 0 | 1 |     |           |
| 1 | 0 |     |           |
| 1 | 1 |     |           |

## Synthesetabelle:

| $Q_n$ | $Q_{n+1}$ | J | K |
|-------|-----------|---|---|
|       |           |   |   |
|       |           |   |   |
|       |           |   |   |
|       |           |   |   |

# Synthesetabelle

- Erstelle die Synthesetabelle (=Substitutionstabelle) des JK-FF:

## Analysetablelle:

| J | K | C                                                                                      | $Q_{n+1}$ |
|---|---|----------------------------------------------------------------------------------------|-----------|
| X | X | 0,1,  |           |
| 0 | 0 |      |           |
| 0 | 1 |     |           |
| 1 | 0 |     |           |
| 1 | 1 |     |           |

## Synthesetabelle:

| $Q_n$ | $Q_{n+1}$ | J | K |
|-------|-----------|---|---|
| 0     | 0         |   |   |
| 0     | 1         |   |   |
| 1     | 0         |   |   |
| 1     | 1         |   |   |



# Was ist ein Master-Slave-FF?



# RS-MS-FF

- Nicht transparente FF werden häufig als MASTER-SLAVE-FF realisiert.
- Man baut ein MS-FF aus zwei in Serie geschaltete taktgesteuerte RS-FF auf.
- Das dem MASTER-FF nachgeschaltete SLAVE-FF wird mit dem invertierten Takt des MASTER-FF angesteuert.
- Somit sind die beiden FF nur wechselseitig umschaltbereit.
- Während der ersten Takthälfte stellt sich der Ausgang des MASTER-FF dem Zustand der beiden Eingänge R und S entsprechend ein.
- Dieser Zustand wird erst in der zweiten Takthälfte auf den Ausgang Q durchgeschaltet.
- Dadurch bessere Störsicherheit als taktpegelgesteuerte FFs.

# RS-MS-FF

- Schaltung:

Schaltzeichen

Analysetablelle

| S | R | C      | $Q_{n+1}$ |
|---|---|--------|-----------|
| 0 | 0 | $\neg$ |           |
| 0 | 1 | $\neg$ |           |
| 1 | 0 | $\neg$ |           |
| 1 | 1 | $\neg$ |           |


$\neg$ -Symbol am Ausgang steht immer für „retardierend“ → Ausgang wird erst bei fallender Flanke geschaltet

Quelle Bilder:

[https://www.elektroniktutor.de/digitaltechnik/ms\\_ff.html](https://www.elektroniktutor.de/digitaltechnik/ms_ff.html)

# Einschub Notation





- Generelle Struktur eines Schaltsymbols:





- Als „Symbol zur Beschreibung der Ein- u Ausgänge“ können Abhängigkeitsnotationen stehen

# Abhängigkeitsnotationen

- G... UND:
  - G1 bedeutet, dass alle „1“ mit diesem Ein- oder Ausgang UND verknüpft werden
- Selbiges gibt es z.B. für
  - V... ODER,
  - N... XOR,
- Für FF bedeutet C1 dass der Takt Auswirkungen auf 1x des Bausteines hat


 $\equiv$ 

 $\equiv$ 




a)


 $\equiv$ 


b)


# Zweiflanken- gesteuertes JK-Flipflop

- Um den verbotenen Zustand zu vermeiden kann das 1. FF wieder durch ein JK-FF ersetzt werden.
- Auch gibt es bei den MS-FF neben den taktzustandsgesteuerten FFs auch taktflankengesteuerte FF.



Taktflankengesteuertes JK-Master-Slave-Flipflop

Zeitablaufdiagramm der Schaltungssimulation





Quelle:

[https://www.elektroniktutor.de/digitaltechnik/ms\\_ff.html](https://www.elektroniktutor.de/digitaltechnik/ms_ff.html)


# Zweiflanken- gesteuertes JK-Flipflop

- Bei **fallender** Flanke wird der Zustand ausgegeben, welcher bei **steigender** Flanke angelegen ist



Taktflankengesteuertes JK-Master-Slave-Flipflop

Zeitablaufdiagramm der Schaltungssimulation


















Quelle:

[https://www.elektroniktutor.de/digitaltechnik/ms\\_ff.html](https://www.elektroniktutor.de/digitaltechnik/ms_ff.html)

# Zusammenfassung der wichtigsten FFs

- Ohne Takt-Steuerung gibt es eig. nur RS- bzw. SR-FF
- Clock / Enable für Zustandssteuerung
- $\neg$  am Ausgang steht für retardierend
- $>$  am Eingang steht für Flankensteuerung

|    | Ohne Takt-<br>steuerung                                                             | Zustands-<br>Steuerung                                                              | 2-Zustands-<br>Steuerung                                                              | 1-Flanken-<br>Steuerung                                                               | 2-Flanken-<br>Steuerung                                                               |
|----|-------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------|---------------------------------------------------------------------------------------|
| RS |  |  |    |    |    |
| D  | Verzögerung                                                                         |  |    |    |    |
| JK | instabil                                                                            | instabil                                                                            |   |   |   |
| T  | instabil                                                                            | instabil                                                                            |  |  |  |

Grafik aus „Fricke – Digitaltechnik“

# Synthesetabellen

- Geben an, wie die Eingänge beschaltet werden müssen, um einen bestimmten Pegelübergang am Ausgang Q zu erreichen.
- Verbotene Zustände werden dabei nicht berücksichtigt.
- →
  - 1) Analysetabelle des FF erstellen
  - 2) den gewünschten Übergang  $Q_n \Rightarrow Q_{n+1}$  aussuchen
    - Falls der gewünschte Übergang mehrmals vorkommt, trage bei verschiedenen Pegeln des gleichen Eingangs X in die Tabelle ein.
  - 3) in Synthesetabelle eintragen

# Synthesetabellen

| gewünschter Übergang<br>$Q_n \Rightarrow Q_{n+1}$ | D - FF | RS - FF |       | JK - FF |       |
|---------------------------------------------------|--------|---------|-------|---------|-------|
|                                                   | $D_n$  | $S_n$   | $R_n$ | $J_n$   | $K_n$ |
| 0    0                                            |        |         |       |         |       |
| 0    1                                            |        |         |       |         |       |
| 1    0                                            |        |         |       |         |       |
| 1    1                                            |        |         |       |         |       |

# Quellen

- [1] K. Raich und J. Rudifieria, Konstruktionsgrundlagen für Metalltechnik, Wien: ISBN 3-702-1324-7 Verlag Jugend & Volk GmbH, 2003.
- [2] Technisches Zeichnen für Schüler an allgemein-bildenden Schulen, werken-technik.de Link <https://werken-technik.de/TZ/index.html> (Zugriff am 15.1.2021)
- [3] Österreichischer Bundesverlag Schulbuch GmbH & Co. KG, Wien, <https://www.oebv.at/node/180854/online-selection/55370/64294/153756> (Zugriff am 24.01.2021)
- [4] Firma Leonhard Lang GmbH; internes Dokument
- [5] G. Zickert, Leiterplatten – Stromlaufplan, Layout und Fertigung, München: ISBN 978-3-446-44865-0 Carl Hanser Verlag, 2018
- [6] Wolfgang Memleb, Die Technische Zeichnung, <http://www.memleb.de/UnterrichtsDownload/tz/index.html> (Zugriff am 29.01.2021)
- [7] Unterlagen HTL (Skript Schlemmer, Irobalieva,...)