§ 2.5 译码器和编码器

一、 译码器(Decoder)

将二进制码翻译成一个有效的输出信号。

二进制译码器 常用译码电路 二-十进制译码器 七段显示译码器

1. 二进制译码器

输入: n位代码;

输出: 从2n个信息中译出一个有效信息。




(1) 3:8译码器 (74138)

1) 功能与结构:


输入端: 使能端、地址端。

输出端: 低电平有效。





G	$\vec{r}_2 = \vec{0}$	$\overline{\widehat{J}}_{2A}$	+ (\overline{J}_{2B}								
店	输		<u>λ</u>	łz			箱	Ì		出		
使 G ₁	\overline{G}_2	发 A ₂	A_1	择 A ₀	\overline{Y}_7	\overline{Y}_6	\overline{Y}_5	\overline{Y}_4	\overline{Y}_3	\overline{Y}_2	\overline{Y}_1	\overline{Y}_0
X	1	×	×	X	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

译码器的输出端对应一个最小项的非。




$$\begin{cases} Y_{0} = \overline{m}_{0} \\ Y_{1} = \overline{m}_{1} \\ Y_{2} = \overline{m}_{2} \\ Y_{3} = \overline{m}_{3} \\ Y_{4} = \overline{m}_{4} \\ Y_{5} = \overline{m}_{5} \\ Y_{6} = \overline{m}_{6} \\ Y_{7} = \overline{m}_{7} \end{cases}$$





(2) 双2:4译码器74L5139





G	A_1	A_0	$ Y_0$	Y_1	Y_2	Y_3
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

3. 应用举例


(1)提供片选

用3-8译码器构成4-16译码器






用3-8译码器74138和2-4译码器74139扩展成5-32译码器




用4选1的数据选择器构成16选1的数据选择器




0000

(2) 地址译码

存储器、外设地址译码




写出:该译码器选择的地址范围; Y_0 、 Y_1 、 Y_2 的地址译码范围(用16进制数表示-Hexadecimal)





- ① 1000H~1FFFH
- ② Y_0 : 1000H \sim 11FFH Y_1 : 1200H \sim 13FFH Y_2 : 1400H \sim 15FFH

$$A_{15}$$
 A_{14} A_{13} A_{12} A_{11} A_{10} A_{9} A_{8} A_{7} A_{6} A_{5} A_{4} A_{3} A_{2} A_{1} A_{0} 0 0 1 C B A \times $\times \times \times \times$ $\times \times \times \times$



某计算机用地址 $A_9 \sim A_0$ 选择外设,设备A、B、C的选择地址分别为: 20H \sim 2FH、40H \sim 4FH、70H \sim 7FH,请设计地址译码器。(用74LS138实现)






(3) 实现逻辑函数


实现多输出组合逻辑电路, 且无需化简过程。

$$F(A,B,C) = m_3 + m_5 + m_6 + m_7 = \overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7} = \overline{\gamma_3 \cdot \gamma_5 \cdot \gamma_6 \cdot \gamma_7}$$

用译码器(低电平)和与非门实现逻辑函数。一般,n个地址端的译码器可实现最多n变量的逻辑函数。



例:分析所示电路的逻辑功能。



当A=1时,有:

$$F = \overline{Y_2 Y_3 Y_4 Y_5 Y_6 Y_7} = \overline{m_2 \cdot m_3 \cdot m_4 \cdot m_5 \cdot m_6 \cdot m_7}$$

$$= \overline{BCD} + \overline{BCD} + \overline{BCD} + \overline{BCD} + \overline{BCD} + \overline{BCD} + \overline{BCD}$$

当输入大于9时,输出为1。

ABCD	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0110	0
0 1 1 1	0
1000	0
1 0 0 1	0
1010	1
1011	1
1 1 0 0	1
1 1 0 1	1
1110	1
1111	1

例:用译码器74LS138和适当的与非门实现全减器的功能

真值表

输出表达式变为最小项之非


$$G_{i}(A_{i}, B_{i}, G_{i-1}) = m_{1} + m_{2} + m_{3} + m_{7} = m_{1} \cdot m_{2} \cdot m_{3} \cdot m_{7}$$

$$= \overline{Y_{1} \cdot Y_{2} \cdot Y_{3} \cdot Y_{7}}$$

$$D_i(A_i, B_i, G_{i-1}) = m_1 + m_2 + m_4 + m_7 = m_1 \cdot m_2 \cdot m_4 \cdot m_7$$

Ai	Bi	C_{i-1}	Gi	D_{i}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

画电路图




用1片74LS138和与非门设计一判定电路,在主裁同意的前提下,三名副裁多数同意,成绩才被承认。

输入: 主裁A, 副裁B, C, D,同意为1

输出: F=1 承认

ABCD	F
0000	0
0001	0
0010	0
0011	0
0100	0
0101	0
0110	0
0 1 1 1	0
1000	0
1 0 0 1	0
1010	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1110	1
1111	1_

1 7



某单位举办军民联欢会,军人持红票入场,群众持黄票入场,持绿票者军民均可入场。用1片74LS138实现此要求。

[解] A=1 军人, A=0 群众

BC

00 无票


01 黄票

10 红票

11 绿票

Y=1 可入场.


ABC	F
0 0 0	0
0 0 1	1
0 1 0	0
0 1 1	1
100	0
1 0 1	0
1 1 0	1
1 1 1	1



$$Y = m_1 + m_3 + m_6 + m_7$$


(4) 译码器作数据分配器


由74LS138构成的1路-8路数据分配器



_	输	λ	输出
_	地址	使能	
A_2	A_1A_0	E	$F_0 F_1 F_2 F_3 F_4 F_5 F_6 F_7$
Y	XXX	0	1111 1111
(000	1	D111 1111
	0 0 1	1	1D11 1111
(010	1	11D1 1111
	1 1 1	1	1111 111D

Time Division Multiplexing (TDM) (时分复用)






两片双2:4译码器构成8路数据分配器。

(5) 译码器的其他应用


一个3位二进制数等值比较器。



2、 二 - - 十进制译码器 (74LS42)

输入: 8421BCD 码;

输出:与十进制数字相对应的10个信号。





A_{1}	A_2	A_1	A_0	<i>Y</i> ₉	<i>Y</i> ₈	<i>Y</i> ₇	<i>Y</i> ₆	Y_5	<i>Y</i> ₄	<i>Y</i> ₃	Y_2	<i>Y</i> ₁	Y_0
0	0	0	0	1	1	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	1	1	0	1
0	0	1	0	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	1	1	1	1	1	0	1	1	1
0	1	0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	1	1	1	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1	1	1	1


冗余码输出: 1111111111


3、七段显示译码器


数字显示电路由显示译码器、驱动器和显示器三部分组成。












(1) 外部功能

引脚复用技术

显示译码器74LS48	(共阴极)	显示功能
	ヘノトアコルメノ	MV.


\overline{LT}	RBI	$\overline{BI}/\overline{RBO}$	A	3 1 1 2	\tilde{A}_1	$\widehat{A_0}$	a	b	c	d	e	f	g	说明
0	×	1	×	×	×	X	1	1	1	1	1	1	1	试灯
X	×	0	×	×	×	X	- 0	0	0	0	0	0	0	熄灭
1	0	0输出	0	0	0	0	0	0	0	0	0	0	0	灭 0
1	1	1	0	0	0	0	1	1	1	1	1	1	0	显示 0
1	×	1	0	0	0	1	0	1	1	0	0	0	0	1
1	×	1	0	0	1	0	1	1	0	1	1	0	1	2
1	×	1	0	0	1	1	1	1	1	1	0	0	1	3
1	×	1	0	1	0	0	0	1	1	0	0	1	1	4
1	×	. 1	0	1	0	1	1	0	1	1	0	1	1	5
1	X	1	0	1	1	0	0	0	1	1	1	1	1	6
1	×	1	0	1	1	1	1	1	1	0	0	0	0	7
1	×	1	1	0	0	0	1	1	1	1	1	1	1	8
1	×	1	1	0	0	1	1	1	1	0	0	1	1	9





Lamp Test, Ripple Blanking Input, Blanking Input/Ripple Blanking Output

(2) 数码显示电路的动态灭零



整数部分: 高位的 BI/RBO 与低位的 \overline{RBI} 相连

小数部分: 低位的BI/RBO 与高位的 \overline{RBI} 相连

译码器的特点:

- 1. 译中的输出通道为 0;
- 2. 有使能控制端;
- 3. 提供地址译码、片选信号;
- 4. 可实现多输出的函数发生器,且输出加与非门。

◆ 常用的MSI译码器有:

·双2:4译码器 74XX139

· 3:8译码器 74XX138

· 4:16译码器 74XX156


典型显示译码器:


·74LS47: 驱动共阳极数码管

· 74LS48: 驱动共阴极数码管

二、 编码器(Encoder)

将十进制数或其它信息转换成二进制代码。





1. 二进制编码器

(1) 8-3优先编码器 (74LS148)

输入8个信号,输出3位二进制代码。

1) 功能与结构


输入信号:数据输入(7线最高)、

E_I: 输入使能

输出信号: 代码输出(反码)、

使能输出E₀ - - 无输入信号标志(容量扩展)


Gs - - 有效输出标志



		——————— 输		λ			输		出							
$\overline{\overline{E_I}}$	$ar{I}_7$	\bar{I}_6	\bar{I}_5	\bar{I}_4	\bar{I}_3	\bar{I}_2	\bar{I}_1	\bar{I}_0	\overline{Y}_2	\overline{Y}_1	\overline{Y}_0	\overline{G}_{s}	$\overline{E_O}$		波	禁-
1	×	×	×	×	×	×	X	X	1	1	1	1	1			
0	1	1	1	1	1	1	1	1	1	1	1	1	0			
0	0	×	×	×	×	×	×	×	0	0	0	0	1	7 :	无轴	ふ
0	1	0	×	×	×	×	×	×	0	0	1	0	1		/ 41	ר המי
0	1	1	0	×	×	×	×	×	0	1	0	0	1			
0	1	1	1	0	×	×	×	×	0	1	1	0	1		- <i>1</i>	- بدر
0	1	1	1	1	0	×	×	×	1	0	0	0	1		I_0	扁白
0	1	1	1	1	1	0	×	×	1	0	1	0	1			
0	1	1	1	1	1	1	0	×	1	1	0	0	1	_		*
0	1	1	1	1	1	1	1	0	1	1	1	0	1	1 ₀ -	9	
														I_2	_	
														I_3^2	_0	Q
														I_4	- q	4178

止


码



2. 二-十进制 (BCD码) 优先编码器 (74LS147)

将十进制数编成二进制代码。


<i>I</i> 9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	Y_3	Y_2	<i>Y</i> ₁	}
0	X	×	×	×	×	×	\times	\times	0	1	1	(
1	0	\times	×	×	\times	×	×	×	0	1	1	1
1	1	0	×	×	×	×	×	×	1	0	0	(
1	1	1	0	×	×	×	×	×	1	0	0]
1	1	1	1	0	×	×	×	×	1	0	1	0
1	1	1	1	1	0	×	×	×	1	0	1	1
1	1	1	1	1	1	0	×	×	1	1	0	C
1	1	1	1	1	1	1	0	×	1	1	0	1
1	1	1	1	1	1	1	1	0	1	1	1	C




应用: 数字键盘接口


3 编码器容量扩展

1)用74LSI48设计16:4优先编码器。




15	1	4		8	7				1	0	A_3	A_2	A_1	A_0
0	X	X		X	X	X	X	X	X	X	0	0	0	0
1	0	X		X	X	X	X	X	X	X	0	0	0	1
1	1	1	1	0	X	X	X	X	X	X	0	1	1	1
1	1	1	1	1	0	X	X	X	X	X	1	0	0	0
1	1	1	1	1	1	0	X	X	X	X	1	0	0	0
1	1	1	1	1	1	1	1	1	1	0	1	1	1	1






2) 用一片8-3优先编码器构成二——十进制优先编码器,输入低电平有效,输出为原码。




			输			λ				输出
9	8	7	6	5	4	3	2	1	0	Z_3 Z_2 Z_1 Z_0
0	X	X	X	X	X	X	X	X	X	1 0 0 1
1	0	X	X	X	X	X	X	X	X	1 0 0 0
1	1	0	X	X	X	X	X	X	X	0 1 1 1
1	1	1	1	1	1_	_1_	1	1	0	0 0 0 0



			输		,	输 出					
9	8	7	6	5	4	3	2	1	0		Z_3 Z_2 Z_1 Z_0
0	x	x	x	x	x	X	X	Х	X		1 0 0 1
1	0	x	X	x	x	X	x	Х	X		1 0 0 0
1	1	0	х	х	х	х	х	х	х		0 1 1 1
1	1	1_	1_	1_	1	1	_1_	1	0_		0 0 0 0

带中断控制的优先级管理(总线仲裁器=编码器+译码器)



编码器的特点:

- 1. 高位优先编码;
- 2. 反码输出;
- 3. 有使能输入、输出;
- 4. 有输出有效标志

74XX147——10线-BCD码编码器

74XX148——8线-3线优先权编码器