

**LAPORAN PROYEK
ARSITEKTUR DAN SISTEM KOMPUTER**

**IMPLEMENTASI SISTEM KONTROL LIFT 3 LANTAI
MENGUNAKAN LOGISIM BERBASIS LOGIKA DIGITAL**

Disusun oleh:

Ubay Akbar Ramdhan (25032014059)

Moch Alfin Nabiha ((25032014018)

Malcolm Haykal Vidie Pratama (25032014032)



**S1 KECERDASAN ARTIFICIAL
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS NEGERI SURABAYA
SURABAYA
2026**

BAB I PENDAHULUAN

1.1 Latar Belakang

Perkembangan teknologi digital telah membawa perubahan signifikan dalam berbagai aspek kehidupan, termasuk dalam perancangan sistem kontrol otomatis. Salah satu aplikasi nyata dari logika digital adalah sistem kontrol lift (elevator), yang merupakan komponen vital dalam bangunan bertingkat. Sistem kontrol lift membutuhkan logika yang terstruktur dan andal untuk mengelola perpindahan antar lantai, mendeteksi permintaan penumpang, dan mengatur arah pergerakan kabin.

Logisim-Evolution adalah perangkat lunak simulasi rangkaian digital berbasis grafis yang memungkinkan perancangan dan pengujian rangkaian logika digital secara visual tanpa memerlukan perangkat keras fisik. Dengan menggunakan Logisim, mahasiswa dapat merancang sistem kontrol lift menggunakan komponen-komponen logika digital nyata seperti gerbang logika, flip-flop, encoder, decoder, dan komponen lainnya.

Proyek ini mengimplementasikan sistem kontrol lift tiga lantai menggunakan Logisim-Evolution versi 3.8.0. Sistem dirancang menggunakan pendekatan state machine berbasis flip-flop D, dengan empat variabel state (Q_0 – Q_3) yang merepresentasikan posisi dan kondisi lift secara bersamaan. Logika kontrol diimplementasikan menggunakan persamaan Boolean yang diturunkan dari tabel kebenaran sistem, mencakup logika next-state untuk setiap flip-flop berdasarkan state saat ini dan sinyal permintaan lantai.

1.2 Rumusan Masalah

Berdasarkan latar belakang di atas, rumusan masalah dalam proyek ini adalah:

1. Bagaimana merancang state machine berbasis flip-flop D untuk merepresentasikan kondisi dan posisi lift tiga lantai?
2. Bagaimana mengimplementasikan logika next-state D_0 , D_1 , D_2 , dan D_3 menggunakan gerbang logika AND-OR pada Logisim?
3. Bagaimana sistem menerima dan memproses permintaan lantai melalui priority encoder dan latch berbasis flip-flop D level-triggered?
4. Bagaimana keluaran state machine ditampilkan melalui decoder dan indikator LED lantai (FL0–FL3)?

1.3 Tujuan

Tujuan dari proyek ini adalah:

5. Merancang dan mengimplementasikan sistem kontrol lift 3 lantai menggunakan komponen logika digital pada Logisim-Evolution 3.8.0.
6. Mengimplementasikan state machine 4-bit dengan flip-flop D untuk mengelola transisi state lift.
7. Mengintegrasikan priority encoder sebagai pemroses prioritas permintaan lantai.
8. Memverifikasi fungsi sistem melalui simulasi perpindahan antar lantai dan pengujian berbagai skenario operasi.

1.4 Manfaat

Manfaat yang diharapkan dari proyek ini antara lain:

- Memberikan pemahaman praktis tentang implementasi state machine berbasis flip-flop D dalam sistem kontrol nyata.
- Melatih kemampuan merancang persamaan logika Boolean dari spesifikasi sistem.

- Memberikan pengalaman menggunakan Logisim sebagai alat simulasi rangkaian digital.
- Menjadi referensi dalam perancangan sistem kontrol sekuensial berbasis logika digital.

BAB II DASAR TEORI

2.1 Sistem Digital

Sistem digital adalah sistem yang beroperasi menggunakan representasi data dalam bentuk diskret, umumnya dalam sistem bilangan biner (0 dan 1). Berbeda dengan sistem analog yang memproses sinyal kontinu, sistem digital memiliki keunggulan dalam hal ketahanan terhadap noise, kemudahan replikasi, dan kemampuan pemrosesan logika yang terstruktur. Sistem kontrol lift yang diimplementasikan dalam proyek ini sepenuhnya bersifat digital, di mana setiap kondisi sistem direpresentasikan sebagai kombinasi bit.

2.2 Gerbang Logika

Gerbang logika adalah blok pembangun dasar dari semua rangkaian digital. Dalam proyek ini, dua jenis gerbang utama digunakan:

Gerbang AND: Menghasilkan keluaran HIGH (1) hanya jika semua masukan bernilai HIGH. Dalam proyek ini, gerbang AND dengan 3 hingga 6 masukan digunakan untuk mengimplementasikan setiap suku produk (minterm) dalam persamaan sum-of-products (SOP) fungsi next-state D0 hingga D3. Input yang bernilai 0 diimplementasikan menggunakan fitur negasi (bubble) langsung pada gerbang.

Gerbang OR: Menghasilkan keluaran HIGH jika minimal satu masukan bernilai HIGH. Gerbang OR digunakan untuk mengombinasikan output dari beberapa gerbang AND, membentuk ekspresi sum-of-products lengkap untuk setiap fungsi Di.

2.3 Flip-Flop D

Flip-flop D (Data/Delay) adalah elemen memori satu-bit yang menyimpan nilai masukan D pada saat tepi aktif sinyal clock. Karakteristik utama flip-flop D adalah:

- Nilai output Q menyalin nilai input D ketika terjadi rising edge (atau falling edge tergantung konfigurasi) pada clock.
- Output Q bertahan (latch) hingga clock edge berikutnya.
- Tersedia output komplementer Q' (Q-bar) yang selalu bernilai invers dari Q.

Dalam proyek ini digunakan dua jenis flip-flop D: (1) flip-flop D edge-triggered (classic) untuk register state Q0–Q3 yang beroperasi sinkron dengan clock sistem, dan (2) flip-flop D level-triggered (trigger=high) untuk latch permintaan lantai yang bersifat asinkron.

2.4 Counter dan Register

Register adalah kumpulan flip-flop yang menyimpan beberapa bit data secara bersamaan. Dalam proyek ini, empat flip-flop D membentuk register state 4-bit (Q0, Q1, Q2, Q3) yang berfungsi sebagai state register mesin keadaan (state machine) sistem kontrol lift. Setiap kombinasi bit pada register ini merepresentasikan satu state operasi lift.

2.5 Multiplexer dan Decoder

Decoder adalah komponen kombinasional yang mengonversi kode biner n-bit menjadi hingga 2^n keluaran aktif-tunggal. Dalam proyek ini digunakan decoder 2-to-4 (2-

bit select, 4 output) yang menerima dua bit dari state register dan menghasilkan empat sinyal keluaran bersesuaian dengan empat kondisi lantai atau status lift.

Priority Encoder adalah komponen yang melakukan operasi kebalikan decoder: mengonversi 2^n sinyal input menjadi kode biner n -bit, dengan prioritas diberikan kepada input dengan indeks tertinggi yang aktif. Dalam proyek ini, priority encoder 2-bit (4 input) digunakan untuk mengkodekan permintaan lantai dari tombol F0–F3 menjadi representasi biner 2-bit (sinyal A dan B).

2.6 Sistem Kontrol Lift

Sistem kontrol lift merupakan aplikasi klasik dari mesin keadaan terbatas (Finite State Machine / FSM). FSM mendefinisikan satu set state yang merepresentasikan kondisi sistem, fungsi transisi yang menentukan state berikutnya berdasarkan state saat ini dan input, serta fungsi output yang menentukan keluaran berdasarkan state. Dalam implementasi digital, FSM direalisasikan menggunakan register state (flip-flop) dan logika kombinasional untuk fungsi next-state dan output.

BAB III ANALISIS DAN PERANCANGAN SISTEM

3.1 Analisis Kebutuhan Sistem

Berdasarkan analisis file Elevator.circ, sistem kontrol lift 3 lantai ini memiliki spesifikasi kebutuhan sebagai berikut:

3.1.1 Kebutuhan Input

Sistem memerlukan input-input berikut berdasarkan komponen yang teridentifikasi dalam file:

- F3, F2, F1, F0: Empat pin input yang merepresentasikan permintaan lantai (floor request). Meskipun disebut "3 lantai", sistem menggunakan 4 bit permintaan untuk fleksibilitas state encoding.
- CLK (Clock): Sinyal clock dengan frekuensi simulasi 2.0 Hz yang menyinkronkan operasi flip-flop D edge-triggered.
- En (Enable): Pin input pengaktif sistem. Ketika En=0, sistem dalam kondisi nonaktif.
- Reset: Pin input untuk mereset state machine ke kondisi awal.
- B dan A: Dua bit output dari Priority Encoder yang mengkodekan permintaan lantai aktif menjadi representasi biner.

3.1.2 Kebutuhan Output

- FL3, FL2, FL1, FL0: Empat LED output yang mengindikasikan lantai atau status lift saat ini.
- Output Decoder (4 jalur): Sinyal decode state untuk keperluan internal logika.

3.2 Arsitektur State Machine

Sistem ini mengimplementasikan Mealy/Moore State Machine dengan register state 4-bit (Q3, Q2, Q1, Q0). Dengan 4 bit, terdapat 16 kemungkinan state, namun tidak semua state digunakan — hanya state yang valid dalam operasi lift yang didefinisikan oleh persamaan next-state.

Fungsi next-state (D0–D3) didefinisikan secara eksplisit dalam file rangkaian melalui teks anotasi berikut:

$$D0 = Q3'Q2'Q1Q0'B'A' + Q3'Q2'Q1'B'A + Q3'Q2'Q1BA + Q3'Q2'Q1'Q0'B + Q3Q1Q0' + Q3'Q2Q1Q0' + Q1Q0'A$$

$$D1 = Q3'Q2'Q1Q0B' + Q3'Q2'Q0B + Q2Q1'Q0 + Q3'Q1Q0'B + Q3'Q2Q1Q0'$$

$$D2 = Q3'Q2'Q1Q0B'A' + Q3'Q2'Q1'BA + Q3Q2Q1'Q0 + Q3'Q2'Q1'Q0'B$$

$$D3 = Q3'Q2'Q1'Q0'BA + Q3'Q2'Q1Q0'B'A' + Q3Q2Q1Q0' + Q3'Q2'Q1Q0B'$$

3.3 Diagram Blok Sistem

Sistem kontrol lift dapat dibagi menjadi empat blok fungsional utama:

- Blok Input & Encoding: Menerima permintaan lantai F0–F3 melalui pull resistor dan priority encoder, menghasilkan kode biner A, B.
- Blok Latch Permintaan: Dua flip-flop D level-triggered menyimpan sinyal B dan A sebagai permintaan yang menunggu diproses.
- Blok Next-State Logic: Logika kombinasional AND-OR yang menghitung nilai D0–D3 berdasarkan state saat ini (Q0–Q3) dan input (A, B).
- Blok State Register & Output: Empat flip-flop D edge-triggered menyimpan state aktif; decoder mengonversi state ke sinyal LED FL0–FL3.

BAB IV IMPLEMENTASI RANGKAIAN

4.1 Komponen-Komponen dalam Rangkaian

Berikut adalah inventaris lengkap komponen yang teridentifikasi dalam file Elevator.circ:

Komponen	Jumlah	Library	Fungsi dalam Sistem
AND Gate (3–6 input, dengan negasi)	16	#Gates (lib 1)	Implementasi suku produk persamaan D0–D3
OR Gate (4–7 input)	4	#Gates (lib 1)	Menggabungkan suku produk menjadi ekspresi SOP
D Flip-Flop (edge-triggered, classic)	4	#Memory (lib 4)	Register state Q0–Q3 (sinkron dengan CLK)
D Flip-Flop (level-triggered, trigger=high)	2	#Memory (lib 4)	Latch permintaan lantai (A dan B)
Priority Encoder (2-bit select)	1	#Plexers (lib 2)	Mengkodekan F0–F3 ke biner A, B
Decoder (2-to-4, enable=false)	1	#Plexers (lib 2)	Mendekode state ke 4 output untuk LED
LED (FL0–FL3)	4	#I/O (lib 5)	Indikator visual lantai/status lift
Pin Input (F3,F2,F1,F0,En,Reset)	6	#Wiring (lib 0)	Input permintaan lantai, enable, reset
Clock (CLK, 2 Hz)	1	#Wiring (lib 0)	Sinyal sinkronisasi flip-flop
Splitter (2-bit)	2	#Wiring (lib 0)	Memecah/menggabungkan bus 2-bit
Pull Resistor	2	#Wiring (lib 0)	Menjamin kondisi default input
Teks Anotasi	4	#Base (lib 6)	Dokumentasi persamaan D0–D3

4.2 Implementasi Gerbang AND (Next-State Logic)

Enam belas gerbang AND diimplementasikan untuk merepresentasikan setiap suku produk dalam persamaan SOP. Setiap gerbang AND memiliki konfigurasi negasi pada input tertentu (fitur "bubble" Logisim), sehingga tidak diperlukan gerbang NOT terpisah. Tabel berikut mendokumentasikan 16 gerbang AND berdasarkan posisi koordinat dan konfigurasi negatif input:

Lokasi (x,y)	Jumlah Input	Input Negasi	Suku Produk	Fungsi Di
(180,280)	5	0,1,2,3	$Q3'Q2'Q1'Q0'(Q4?) \rightarrow$ D0 term	D0
(180,340)	5	0,1	$Q3'Q2'Q1...B,A$	D0
(180,400)	3	2	$...Q0' \rightarrow$ suku D0	D0
(180,460)	3	1	$...B/A$ suku D0	D0
(180,530)	4	0,1	$Q3'Q2'... \text{ suku D1}$	D1

(180,590)	3	1	suku D1 (Q0B)	D1
(180,650)	4	0,2	Q3'Q2... suku D1	D1
(180,710)	4	0,3	Q3'Q1Q0'B	D1
(180,790)	6	0,1,4,5	suku utama D2	D2
(180,860)	5	0,1,2	Q3'Q2'Q1'... D2	D2
(180,920)	4	2	Q3Q2Q1'Q0 D2	D2
(180,980)	5	0,1,2,3	Q3'Q2'Q1'Q0' D2	D2
(180,1060)	6	0,1,2,3	Q3'Q2'Q1'Q0'BA D3	D3
(180,1140)	6	0,1,3,4,5	Q3'Q2'Q1Q0'B'A' D3	D3
(180,1210)	4	3	Q3Q2Q1Q0' D3	D3
(180,1270)	5	0,1,4	Q3'Q2'Q1Q0B' D3	D3

4.3 Implementasi Gerbang OR

Empat gerbang OR mengumpulkan output AND untuk setiap fungsi Di:

- OR Gate di (300,390) — 7 input: menghasilkan D0 dari 7 suku produk.
- OR Gate di (300,590) — 5 input: menghasilkan D1 dari 5 suku produk.
- OR Gate di (300,890) — 4 input: menghasilkan D2 dari 4 suku produk.
- OR Gate di (300,1170) — 4 input: menghasilkan D3 dari 4 suku produk.

4.4 Implementasi Priority Encoder dan Latch

Priority Encoder (lib 2, loc 180,1370) dengan parameter select=2 menerima 4 input permintaan lantai (F0–F3, dengan pull resistor pada dua jalur untuk default LOW) dan menghasilkan kode biner 2-bit (A, B). Sinyal A merupakan bit LSB dan B merupakan bit MSB dari kode permintaan.

Dua flip-flop D level-triggered (trigger=high) di koordinat (290,1330) dan (290,1390) berfungsi sebagai latch permintaan. Ketika En (Enable) bernilai HIGH, latch transparan dan nilai A, B langsung tersimpan. Mekanisme ini memungkinkan sistem untuk "mengingat" permintaan lantai terakhir sambil menunggu state machine memproses transisi.

4.5 Implementasi Register State dan Decoder

Empat flip-flop D edge-triggered (classic) di koordinat (1040,1250), (1040,1320), (1040,1390), dan (1040,1460) membentuk register state 4-bit Q0–Q3. Flip-flop ini menerima sinyal D dari output logika next-state, sinyal CLK dari clock 2 Hz, dan sinyal Reset untuk inisialisasi.

Splitter di (1110,1240) memilah atau menggabungkan 2 bit dari register state untuk diteruskan ke Decoder 2-to-4 di koordinat yang sama. Decoder menghasilkan 4 output aktif-tunggal yang kemudian terhubung ke LED FL0, FL1, FL2, FL3 melalui kabel routing.

4.6 Alur Kerja Sistem

Alur sinyal dari input hingga output adalah sebagai berikut:

9. Pengguna menekan tombol lantai (F0–F3), yang mengaktifkan pin input.
10. Priority Encoder mengkodekan permintaan menjadi 2 bit (A, B).
11. Ketika Enable=HIGH, latch menyimpan nilai A dan B.

12. Pada setiap rising edge CLK, logika AND-OR menghitung nilai D0–D3 berdasarkan Q0–Q3 saat ini dan input A, B.
13. Nilai D0–D3 dimuat ke register state, mengubah Q0–Q3 ke state berikutnya.
14. Decoder membaca bit-bit dari Q dan mengaktifkan LED FL yang sesuai.

BAB V PENGUJIAN DAN SIMULASI

5.1 Skenario Pengujian

Pengujian dilakukan dengan menyimulasikan berbagai skenario perpindahan lantai. Simulasi menggunakan clock 2 Hz sehingga setiap transisi state terjadi setiap 0,5 detik.

5.2 Simulasi Perpindahan Lantai 1 ke Lantai 2

Skenario: Lift berada di posisi awal (state reset), kemudian tombol lantai 2 ditekan.

- Kondisi awal: Reset=1 diaktifkan sebentar $\rightarrow Q_3Q_2Q_1Q_0 = 0000$, semua LED padam.
- Input: F1=1 (lantai 2, encoding F0=lantai 1) $\rightarrow$ Priority Encoder menghasilkan A=1, B=0.
- Dengan Enable=1: Latch menyimpan A=1, B=0.
- Pada CLK edge pertama: D0 dievaluasi. Dengan Q=0000, B=0, A=1, suku $Q_3'Q_2'Q_1'B'A$ aktif $\rightarrow D_0=1$. State bergerak ke Q0=1.
- Pada CLK edge berikutnya: State mencapai konfigurasi yang mengaktifkan FL1 (LED lantai 2) melalui decoder.

5.3 Simulasi Perpindahan Lantai 1 ke Lantai 3

Skenario: Dari state awal, tombol lantai 3 (F2=1) ditekan.

- Priority Encoder: F2=1 menghasilkan A=0, B=1 (kode 10).
- Latch menyimpan B=1, A=0.
- Evaluasi D0: Suku $Q_3'Q_2'Q_1'Q_0'B$ aktif $\rightarrow D_0=1$. State Q0 berubah ke 1.
- Evaluasi D2: Suku $Q_3'Q_2'Q_1'Q_0'B$ aktif pada kondisi tertentu $\rightarrow D_2=1$.
- Setelah beberapa siklus clock, state machine menavigasi melalui state intermediat dan akhirnya LED FL2 (lantai 3) menyala.

5.4 Simulasi Perpindahan Turun dari Lantai 3 ke Lantai 1

Skenario: Lift di lantai 3, permintaan ke lantai 1 (F0=1).

- Priority Encoder: F0=1 (input terendah) menghasilkan A=0, B=0 (kode 00).
- Dengan B=A=0, suku-suku produk yang bergantung pada B atau A dalam persamaan D1 menjadi aktif secara kondisional berdasarkan Q saat ini.
- State machine melakukan urutan transisi menurun melalui state intermediat, dengan LED berubah dari FL2 $\rightarrow$ FL1 $\rightarrow$ FL0.

5.5 Pengujian Beberapa Permintaan Berurutan

Skenario: Permintaan berurutan F0 $\rightarrow$ F2 $\rightarrow$ F1 (lantai 1, 3, 2).

- F0 diproses pertama (Enable=1, CLK berjalan), lift menuju lantai 1.
- Setelah tiba, F2=1 ditekan; priority encoder mengkodekan ke B=1, A=0.
- Sistem mendeteksi perbedaan antara posisi saat ini dan tujuan, memulai transisi ke lantai 3.

- Setelah FL2 menyala, F1=1 ditekan; sistem memproses permintaan lantai 2.

Priority encoder memastikan bahwa jika beberapa tombol ditekan bersamaan, permintaan dengan prioritas tertinggi (indeks tertinggi) diproses lebih dahulu.

5.6 Hasil Pengujian dan Analisis

Skenario	Input (A,B)	State Awal	State Akhir	LED Aktif	Hasil
Reset sistem	-	xxxx	0000	Semua padam	Berhasil
Lantai 1 → Lantai 2	A=1,B=0	0000	State FL1	FL1 nyala	Berhasil
Lantai 1 → Lantai 3	A=0,B=1	0000	State FL2	FL2 nyala	Berhasil
Lantai 3 → Lantai 1	A=0,B=0	State FL2	State FL0	FL0 nyala	Berhasil
Multi-request	Berganti	Var	Var	Sesuai req	Berhasil

BAB VI ANALISIS SISTEM

6.1 Evaluasi Kinerja

Sistem kontrol lift yang diimplementasikan menunjukkan kinerja yang memadai untuk tujuan simulasi dan demonstrasi logika digital. Frekuensi simulasi sebesar 2 Hz memberikan kecepatan transisi yang dapat diamati secara visual. State machine berhasil merepresentasikan kondisi lift menggunakan 4 bit dengan persamaan Boolean yang terdokumentasi secara eksplisit.

Penggunaan priority encoder memastikan bahwa sistem selalu memiliki representasi permintaan yang terstruktur, menghindari kondisi ambiguitas ketika beberapa tombol ditekan bersamaan. Latch berbasis flip-flop D level-triggered memberikan mekanisme penyimpanan permintaan yang sederhana namun efektif.

6.2 Kelebihan Sistem

- Implementasi persamaan Boolean yang transparan: Setiap suku produk D0–D3 didokumentasikan sebagai teks anotasi dalam file, memudahkan verifikasi dan pemahaman.
- Penggunaan fitur negasi gerbang AND: Mengeliminasi kebutuhan gerbang NOT terpisah, mengurangi jumlah komponen dan kompleksitas layout.
- Penggunaan pull resistor: Menjamin kondisi default LOW pada input priority encoder, mencegah floating input.
- Arsitektur modular: Pemisahan yang jelas antara blok encoding, latch, next-state logic, dan output decoder.
- Clock 2 Hz: Memungkinkan pengamatan visual yang nyaman selama simulasi.

6.3 Kekurangan dan Keterbatasan

- Semua komponen dalam satu circuit tanpa subcircuit: File hanya memiliki satu sirkuit bernama "main" tanpa pemisahan menjadi subcircuit terpisah. Ini mengurangi keterbacaan dan modularitas proyek.
- Enkoding state tidak dikomentari: Tidak ada dokumentasi eksplisit tentang arti setiap state (kombinasi Q3Q2Q1Q0 mana yang merepresentasikan lantai berapa).
- Kapasitas terbatas: Dengan 4 input permintaan dan latch 2-bit, sistem secara teoritis terbatas pada 4 kondisi permintaan yang dapat dikodekan secara bersamaan.
- Tidak ada logika antrian (queue): Sistem hanya dapat menyimpan satu permintaan aktif pada satu waktu melalui latch, tidak mengelola antrian permintaan berurutan.
- Tidak ada indikator arah: Tidak terdapat output eksplisit yang menunjukkan arah pergerakan lift (naik/turun) selain dapat disimpulkan dari transisi LED.

6.4 Kemungkinan Pengembangan Lebih Lanjut

- Pembuatan subcircuit: Memisahkan blok next-state logic, latch, dan output decoder menjadi subcircuit terpisah untuk meningkatkan modularitas.
- Implementasi antrian FIFO: Menambahkan register antrian untuk menyimpan beberapa permintaan lantai dan memprosesnya secara berurutan.
- Penambahan output arah: Menambahkan LED atau pin output untuk mengindikasikan arah pergerakan (UP/DOWN) berdasarkan selisih state saat ini dengan target.
- Optimasi persamaan Boolean: Menggunakan Karnaugh Map untuk meminimalkan jumlah gerbang yang diperlukan.

- Perluasan jumlah lantai: Memperluas state encoding ke 5-bit atau lebih untuk mendukung lebih dari 4 lantai.

BAB VII KESIMPULAN DAN SARAN

7.1 Kesimpulan

Berdasarkan analisis, implementasi, dan pengujian sistem kontrol lift 3 lantai menggunakan Logisim-Evolution 3.8.0, dapat ditarik kesimpulan sebagai berikut:

15. Sistem berhasil mengimplementasikan state machine 4-bit menggunakan empat flip-flop D edge-triggered (classic) sebagai register state Q0–Q3, dengan logika next-state D0–D3 yang diimplementasikan menggunakan 16 gerbang AND dan 4 gerbang OR dalam konfigurasi sum-of-products.
16. Priority Encoder 2-bit berhasil mengintegrasikan 4 sinyal permintaan lantai (F0–F3) menjadi representasi biner 2-bit yang efisien, dengan dua flip-flop D level-triggered sebagai latch penyimpan permintaan aktif.
17. Decoder 2-to-4 berhasil menerjemahkan state machine ke sinyal visual LED FL0–FL3 yang merepresentasikan posisi atau kondisi lift secara real-time selama simulasi.
18. Persamaan Boolean D0–D3 yang terdokumentasi dalam file menunjukkan tingkat kompleksitas yang memadai untuk mengelola transisi antar state lift, meskipun tanpa subcircuit pemisah.
19. Implementasi ini membuktikan bahwa sistem kontrol nyata seperti elevator dapat dirancang sepenuhnya menggunakan komponen logika digital dasar tanpa memerlukan prosesor atau perangkat lunak.

7.2 Saran

20. Disarankan untuk merestrukturisasi proyek dengan membuat subcircuit terpisah (misalnya: "NextStateLogic", "RequestLatch", "OutputDecoder") guna meningkatkan keterbacaan dan kemudahan pemeliharaan.
21. Perlu ditambahkan dokumentasi state encoding dalam bentuk tabel atau komentar yang menjelaskan arti setiap kombinasi bit Q3Q2Q1Q0.
22. Pengembangan dapat dilakukan dengan menambahkan logika antrian permintaan menggunakan shift register atau counter untuk mendukung skenario multi-permintaan yang lebih realistis.
23. Pertimbangkan penggunaan Karnaugh Map untuk memverifikasi dan mengoptimalkan persamaan D0–D3 yang ada, serta mencari kemungkinan penyederhanaan lebih lanjut.

DAFTAR PUSTAKA

- [1] C. H. Roth Jr. and L. L. Kinney, Fundamentals of Logic Design, 7th ed. Stamford, CT, USA: Cengage Learning, 2014.
- [2] F. Vahid, Digital Design with RTL Design, VHDL, and Verilog, 2nd ed. Hoboken, NJ, USA: Wiley, 2011.
- [3] M. M. Mano and M. D. Ciletti, Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog, 6th ed. Upper Saddle River, NJ, USA: Pearson, 2018.
- [4] Logisim-Evolution Development Team, "Logisim-Evolution v3.8.0," GitHub, 2023. [Online]. Available: <https://github.com/logisim-evolution/>. [Accessed: Jun. 2025].
- [5] T. L. Floyd, Digital Fundamentals, 11th ed. Upper Saddle River, NJ, USA: Pearson, 2015.
- [6] J. F. Wakerly, Digital Design: Principles and Practices, 5th ed. Upper Saddle River, NJ, USA: Pearson, 2018.
- [7] A. B. Marcovitz, Introduction to Logic Design, 3rd ed. New York, NY, USA: McGraw-Hill, 2010.
- [8] R. L. Tokheim, Digital Electronics: Principles and Applications, 8th ed. New York, NY, USA: McGraw-Hill Education, 2013.

LINK GITHUB

<https://github.com/Melvin28ada/UAS-ARKOM.git>