

Carnet 19673


Ejercicio 1


Estado	Codificación	Estado Actual	Α	B E	stado Futuro	Υ	S1	S0	Α	В	S'1	S'0	Υ
S0	00	S0	0	Х	S0	0	0	0	0	Х	0	0	0
S1	01	S0	1	Х	S1	0	0	0	1	Х	0	1	0
S2	10	S1	Х	0	SO	0	0	1	Х	0	0	0	0
		S1	Х	1	S2	0	0	1	х	1	1	0	0
		S2	1	1	S2	1	1	0	1	1	1	0	1
		S2	0	0	SO	0	1	0	0	0	0	0	0
		S2	0	1	S0	0	1	0	0	1	0	0	0
		S2	1	0	S0	0	1	0	1	0	0	0	0

Term	S1	S0	Α	В	=>	S'1	S'0	Υ	Ī
0	0	0	0	0		0	0	0	Ī
1	0	0	0	1		0	0	0	
2	0	0	1	0		0	1	0	
3	0	0	1	1		0	1	0	
4	0	1	0	0		0	0	0	
5	0	1	0	1		1	0	0	
6	0	1	1	0		0	0	0	
7	0	1	1	1		1	0	0	
8	1	0	0	0		0	0	0	
9	1	0	0	1		0	0	0	
10	1	0	1	0		0	0	0	
11	1	0	1	1		1	0	1	
12	1	1	0	0		X	X	X	
13	1	1	0	1		X	X	X	
14	1	1	1	0		X	X	X	
15	1	1	1	1		X	X	X	












Ejercicio 3		Estado Actual	Α	Estado Futuro			
Número (Codificación Gray	000	1	001			
0	000	001	1	011			
1	001	011	1	010			
2	011	010	1	110			
3	010	110	1	111			
4	110	111	1	101			
5	111	101	1	100			
6	101	100	1	000			
7	100	000	0	100			
C	LK	100	0	101			
Δ	Numero	101	0	111			
	_	111	0	110			
	Rst	110	0	010			
	KSL	010	0	011			
	•	011	0	001			
		001	0	000			

Term	Α	S2	S1	S0	=>	S'2	S'1	S'0	
0	0	0	0	0		1	0	0	
1	0	0	0	1		0	0	0	
2	0	0	1	0		0	1	1	
3	0	0	1	1		0	0	1	
4	0	1	0	0		1	0	1	
5	0	1	0	1		1	1	1	
6	0	1	1	0		0	1	0	
7	0	1	1	1		1	1	0	
8	1	0	0	0		0	0	1	
9	1	0	0	1		0	1	1	
10	1	0	1	0		1	1	0	
11	1	0	1	1		0	1	0	
12	1	1	0	0		0	0	0	
13	1	1	0	1		1	0	0	
14	1	1	1	0		1	1	1	
15	1	1	1	1		1	0	1	







Ejercicio 4

Los Blocking Statements deben ser ejecutados antes de poder proseguir con el resto de la programación, es decir, que no permite que los statements sean ejecutados en paralelo. Mientras que los NonBlocking Statements permiten que el resto de la programación sea ejecutado al mismo tiempo que el NonBlocking Statement se ejecuta, es decir que permite la ejecución en paralelo.

Ejemplo Blocking Son los comandos que hemos utilizado en laboratorios anteriores

```
or U4 (out01,inA,outBN,inC,inD);
or U5 (out02,inA,outBN,inC,outDN);
or U6 (out03,inA,outBN,outCN,inD);
or U7 (out04,inA,outBN,outCN,outDN);
or U8 (out05,outAN,inB,inC,outDN);
or U9 (out06,outAN,inB,outCN,outDN);
or U10 (out07,outAN,outBN,inC,inD);
or U11 (out08,outAN,outBN,inC,outDN);
or U11 (out09,outAN,outBN,outCN,outDN);
and UR(outres,out01,out02,out03,out04,out05,out06,out07,
  $display("A B C D| Y");
  $display("----");
  $monitor("%b %b %b %b %b",inA,inB,inC,inD,outres);
    inA=0; inB=0; inC=0; inD=0;
  #1 inA=0; inB=0; inC=0; inD=1;
  #1 inA=0; inB=0; inC=1; inD=0;
  #1 inA=0; inB=0; inC=1; inD=1;
  #1 inA=0; inB=1; inC=0; inD=0;
  #1 inA=0; inB=1; inC=0; inD=1;
  #1 inA=0; inB=1; inC=1; inD=0;
```

Unblocking

```
if (reset) begin
  Q <= 0;
  end
//Hacemos que Q se vuelva D
else
  Q <= D;
end</pre>
```


Ejercicio 5

```
$display("");
$display("CLK | RST | ST | D | Q");
$display("-----");
$monitor("%b | %b | %b | %b | %b",clk ,reset, set, D, Q);
reset(=0;
#1 D<=000;
#1 D<=001;
#1 D<=010;
#1 D<=101;
#1 D<=101;
#1 D<=110;
#1 D<=111;
#1 reset<=1;
#1 reset<=0;
end

initial
#10 $finish;
initial begin
$dumpfile("FFD_tb.vcd");
$ddumpvars(0, testbench);
end

endmodule

File Edit Search Time Markers View Help</pre>
```



Ejercicio 1

```
//Olego A. Mendez
//Ejercicio 1

//FlipFlop del ejercicio 5
module ffD(input clk, reset, input D, output reg Q);
always @(posedge clk, posedge reset) begin
    //Macemos que el reset haga Q = 0
    if (reset) begin
    Q <= 0;
    end
    //Macemos que Q se vuelva D
    else
    Q <= D;
end
endmodule
//Modulo para FSM
module FSM(input wire A, B, clk, reset, output Y );
wire Sf1, Sf8;
wire Sf1, Sf8;</pre>
```

```
//Diego A. Méndez
//TestBench Ejercicio5

module testbench();


reg clk, reset;
reg A, B;
wire Y;

//Iniciamos el clock
   always
   begin
   clk <= 0; reset<=0; #1 clk<=1; #1;
   end

//Llamamos al modelo FSM
   FSM U1(A, B, clk, reset, Y);

initial begin //iniciamos el display
   $display(" ");</pre>
```

```
// conectamos los flip flops
  ffD U1(clk, reset, Sf1, S1);
  ffD U2(clk, reset, Sf0, S0);
endmodule
```



```
not(nS2, S2);
                                                         not(nS1, S1);
odule ffD(input clk, reset, input D, output reg Q);
                                                         not(nS0, S0);
                                                         not(nA, A);
  always @(posedge clk, posedge reset) begin
    if (reset) begin
                                                         assign Sf2 = S2 & S0 + A & S1 & nS0 + nA & nS1 & nS0;
     Q <= 0;
                                                         assign Sf1 = S1 & nS0 + nA & S2 & S0 + A & nS2 & S0;
                                                         assign Sf0 = A & S2 & S1 + nA & nS2 & S1 + nA & S2 & nS1 + A & nS2 & nS1;
                                                         ffD U3(clk, reset, Sf2, S2);
ndmodule
                                                         ffD U1(clk, reset, Sf1, S1);
                                                         ffD U2(clk, reset, Sf0, S0);
odule FSM(input wire A, clk, reset, output wire[2:0] Y);
wire Sf2, Sf1, Sf0;
wire S2, S1, S0, nS0, nS1, nS2;
                                                         assign Y[0]=S1;
                                                         assign Y[1]=S1;
                                                         assign Y[2]=S2;
                                                         endmodule
not(nS1, S1);
not(nS0, S0);
not(nA, A);
```

```
//Diego A. Ménder
//TestBench Ejercicio3
module testbench();

reg clk, reset;
reg A;
wire[2:0] Y;

//Iniciamos el clock
   always
   begin
    clk <= 1; #1 clk<=0; #1;
   end
//Llamamos al modelo FSM
   FSM U1(A, clk, reset, Y);

   initial begin //iniciamos el display
        $display(" ");
        $display(" ");
```

```
FSM U1(A, clk, reset, Y);
initial begin //iniciamos el display
     $display(" ");
     $display(" ");
     $display("CLK | RST | A | Y");
     $display("----");
  $monitor("%b | %b | %b",clk ,reset, A, Y);
        A=1; reset=1;
     #2 A=1; reset=0;
     #2 A=1;
     #2 A=1;
     #2 A=1;
     #2 A=1;
     #2 A=1;
      #2 A=1;
     #2 A=0;
     #2 A=0;
     #2A=0;
     #2A=0;
```