PRÁCTICA 2: COMUNICACIÓN SERIE CON UN PC. DISEÑO DEL TRANSMISOR



Alumnos: Pablo Menéndez Ruiz de Azúa y Carles Olucha Royo

Fecha de realización: 10/02/2020 Fecha de entrega: 24/02/2021 Asignatura: Sistemas digitales II Profesor: Pedro Olmos González

Índice

Objetivos	3
Introducción	3
Diagrama de bloques	3
Componentes	4
Registro serie-paralelo	4
Generador del bit de paridad	6
Contador de 1 bit	8
Multiplexor	9
Unidad de Control	9
Circuito completo	13
Implantación física	15
Conclusiones y análisis de los resultados	16

Objetivos

El objetivo de esta práctica es el diseño de un circuito de transmisión serie RS-232 para enviar datos desde la tarjeta de FPGA hacia un PC.

Introducción

Los datos que se transmiten al PC constan de 8 bits cada uno y un bit de paridad (paridad impar) y un bit de stop. La velocidad de transmisión será de 19200 baudios. En la figura 1 se muestra un diagrama de tiempos de la transmisión.

El funcionamiento del circuito será el siguiente: cuando se active el pulsador, se guardará en el registro el byte para realizar la conversión paralelo serie (lo opuesto a lo que hicimos en la práctica anterior). Después se generará el bit de paridad y después un bit para decir que la transmisión ha terminado. En conclusión, se enviará por este orden el bit de arranque, los 8 bits de datos, el de paridad y el de stop.



Figura 1 – Diagrama de tiempos de la señal transmitida

Diagrama de bloques

Antes de empezar a programar cada uno de los componentes necesarios para diseñar nuestro receptor, vamos a hacer un diagrama de bloques con cada componente del circuito.




Figura 2 – Diagrama de bloques del circuito

En esta imagen, podemos ver los 4 bloques principales de nuestro receptor: el registro serieparalelo, el controlador de paridad, la unidad de control y el multiplexor que nos va a servir para controlar la salida del circuito. El resto de los bloques como el contador de un bit se encuentran dentro de la unidad de control.

Componentes

Los componentes que hemos diseñado para esta práctica han sido los siguientes: Un contador de 8 bits para controlar el registro, un contador de 1 bit para que cuente el tiempo que dura cada bit, un controlador de paridad que genera el bit de paridad, un detector de flanco de bajada, un multiplexor para enviar un dato u otro dependiendo de en qué momento de la transmisión estemos, un registro paralelo-serie de 8 bits que usaremos para sacar un bit y finalmente la unidad de control que permita controlar todas las salidas y entradas.

De todos estos componentes, únicamente vamos a explicar y a enseñar en el informe el código del registro paralelo-serie, el controlador de paridad, el multiplexor, el contador de un bit y la unidad de control. Hemos elegido estos porque nos parecen los más importantes y necesarios para explicar. El resto de los componentes consideramos que no son muy complejos por lo que no vemos necesario enseñar y explicar su código. De todas formas, si quieren ver de todos los componentes utilizados para esta práctica y los testbenches utilizados para las simulaciones, se adjuntan junto a este documento.

Registro serie-paralelo

En primer lugar, es necesario realizar un registro paralelo-serie de desplazamiento de 8 bits para ir enviando los datos uno a uno. Ha de tenerse en cuenta que dicho registro ha de ser síncrono, es decir, su reloj ha de ser el mismo que el de los demás componentes de la FPGA (50 MHz). Por tanto, ha de diseñarse el registro de manera que solamente realice un desplazamiento mientras esté activa una señal de control (enable).

```
use ieee.numeric std.all;
     ⊟entity Registrops8 is
                clk : in std_logic;
               reset n : in std_logic;
enable : in std_logic;
c_d : in std_logic;
c_p : in std_logic;
e_p : in std_logic vector(7 downto 0);
s_s : out std_logic);
11
12
      end Registrops8;
14
15
16
     ⊟architecture behavioral of Registrops8 is
            signal registro : std_logic_vector(7 downto 0);
17
18
     ⊟begin
            process(clk,reset_n,enable)
19
            begin
20
21
     |
|-
|-
                if reset n ='0' then
                    registro<=(others=>'0');
22
23
24
                    if rising_edge(clk) then
if enable='1' then
if c_d='0' then
     П
25
26
     日十四
                                registro<=e_p;
27
28
29
                             else
                               registro(7)<='0';
                                registro (6 downto 0) <= registro (7 downto 1);
30
31
                         end if;
32
                    end if:
                end if;
34
            end process;
       end behavioral;
```

Figura 3 – Código VHDL del registro paralelo-serie de 8 bits

Una vez que hemos diseñado en VHDL el registro, vamos a simularlo para comprobar que funciona correctamente. Para ello, nos creamos primero un testbench y lo simulamos obteniendo el siguiente resultado. Todo el código VHDL y los testbenches utilizados para realizar esta práctica vienen adjuntos junto a este documento.

```
il : Registrops8
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        rt map(

clk => clk,

reset n => reset_n,

enable => enable,

c_d => c_d,

s_s => s_s,

e_p => e_p
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      p_clk: process
                                 LIBRARY ieee;
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 5 17 5 16 17 5 16 20 21 22 23 24 29 30 31 32 33 34 35 36 37 38
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 clk <= '0';

wait for clk per / 2;

clk <= '1';

wait for clk per / 2;

end process;
                                     USE ieee.std_logic_l164.all;
                          ENTITY Registrops8_vhd_tst IS
LEND Registrops8_vhd_tst;

ARCHITECTURE Registrops8_arch OF Registrops8_vhd_tst IS
                                                       p_rstn : process
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   in
  reset_n <= '0';
  wait for 100 ns;
  reset_n <= '1';
  wait;
  process;</pre>
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              stim : process
jin
   e p <= "000000000";
   enable <= '0';
   c d <= '0';
   wait until reset_n = 'l';
   wait for 5 ns;
   e p <= "10101010";
   enable <= '1';
   wait for clk per;
   enable <= '0';
   c d <= 'l';
   wait for 100 ns;
   for n in 0 to 7 loop
        enable <= 'l';
        wait for clk per;
        assert s = '0';
        enable <= '0';
        wait for 100 ns;
   enable <= '0';
   enable <= '0';
   enable <= 'For in in in it in in it i
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           p_stim : process
                                                            component Registrops8 is
                           );
end component;
                                  begin
                                                     il : Registrops8
                                                     port map(
    clk => clk,
    reset n => reset n,
    enable => enable,
    c d => c d,
    s s => s s,
    e p => e p
);
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  end process p_stim;
end Registrops8_arch;
```

Figura 4 – Testbench del registro




Figura 5 – Simulación del registro paralelo-serie

Generador del bit de paridad

En segundo lugar, es preciso diseñar un circuito secuencial para calcular el bit de paridad que se transmitirá después del byte de datos. En el caso de paridad impar, la suma de todos los bits, incluido el de paridad, ha de ser impar.

```
1
     library ieee;
 2
     use ieee.std logic 1164.all;
 3
 4  entity Controlar paridad is
 5 ⊟
        port(
             data : in std_logic;
 6
 7
             paridad : out std logic;
            clk : in std_logic;
8
 9
            back to 0 : in std logic;
10
            reset n : in std logic;
11
             enable : in std logic
12
        );
13
    end Controlar_paridad;
14
15 Earchitecture behavioral of Controlar paridad is
16
        signal b : std logic;
17
   ⊟begin
18
19 ⊟
         process(clk, reset n)
20
        begin
21
   if reset n = '0' then
22
                b <= '0';
23 ⊟
            elsif rising edge(clk) then
                if enable = '1' then
24 ⊟
25
                    b <= data xor b;
   H
26
                 elsif back to 0 = '1' then
                   b <= '0';
27
28
                 end if;
29
            end if:
30
        end process;
31
32
         paridad <= not b;
33
   end behavioral;
```

Figura 6 – Código VHDL del generador de paridad

Para detectar la paridad lo único que vamos a hacer es pasar el bit de entrada por una xor que lo compara con un acumulado de xor de los bits anteriores. Por tanto, si al final después de haber pasado por todos los bits de datos, el resultado de la xor es 0, quiere decir que hay un número par de unos por lo que tenemos que el bit de paridad será un 1 para que el número de unos sea impar. Si el resultado de la xor es un 1, el bit de paridad será 0.

Además, en el código hemos añadido una señal que actúa como reset pero cuando lo necesitemos, ya que después de terminar de transmitir un dato necesitamos que la señal b, en la que se va acumulando el resultado de la xor, vuelva a 0.

Este componente también lo vamos a simular y al simularlo, obtenemos lo siguiente.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
                                                                                                                                                                                                                                                              p_rstn : process
                                                                                                                                                                                                                             reset_n <= '0';
wait for 100 ns;
reset_n <= '1';</pre>
          ENTITY Controlar paridad whd_tst IS
LEND Controlar paridad_whd_tst;

EARCHITECTURE Controlar paridad_arch OF Controlar_paridad_whd_tst IS
                             signal clk: std_logic:='0';
signal reset_n : std_logic;
signal enable : std_logic;
signal ack to 0 : std_logic;
signal data : std_logic;
signal paridad : std_logic;
constant clk_per : time:= 10 ns;
8 9 1 1 1 1 2 1 3 1 4 1 5 1 6 1 7 1 8 1 9 2 2 2 3 2 4 5 2 6 2 7 2 8 9 3 3 1 3 2 2 3 3 3 4 3 5 3 6 3 7 3 8 9 4 0 4 1 4 2 4 3 4 4 4 5 5
                                                                                                                                                                                                                                            ė
                                                                                                                                                                                                                                                             p_stim : process
                                        ponent Controlar_paridad is
                                       ponent Controlar paridad is
port(
    clk : in std_logic;
    reset_n : in std_logic;
    enable : in std_logic;
    enable : in std_logic;
    data : in std_logic;
    data : in std_logic;
    paridad : out std_logic
};
                                         component;
                           il: Controlar_paridad

port map(
    clk => clk,
    reset n => reset n,
    enable => enable,
    back_to_0 => back_to_0,
    data => data,
    paridad => paridad
                            p_clk: process
                                  clk <= '0';
wait for clk per / 2;
clk <= '1';
wait for clk per / 2;
```

Figura 7 – Testbench del generador de paridad




Figura 8 – Simulación del generador de paridad

Como vemos, en este caso, le hemos pasado 8 bits de los cuales 4 eran unos. Por lo tanto, nos tenía que devolver al final un uno el bit de paridad como ha ocurrido.

Contador de 1 bit

Como la señal llega al PC a una velocidad de 19200 baudios debemos sincronizar esta señal con nuestro reloj de 50 MHz. Para ello, debemos crearnos un contador que devuelva un pulso cada vez que pase un tiempo proporcional al ancho de un bit. Después de hacer los cálculos, llegamos a que un bit se manda cada 2604 pulsos de nuestro reloj de 50 Mhz. Por lo tanto, diseñaremos un contador que genere un pulso (enable) cada 2604 pulsos del reloj, y cada una de estas señales de enable se mandan al registro, para que saque el bit siguiente.

```
library ieee;
      use ieee.std_logic_l164.all;
use ieee.numeric_std.all;
     ⊟entity Contadorlbit is
                reset_n : in std_logic;
                       : in std_logic;
: in std_logic;
                clk
                en
10
                          : out std logic;
              back_to_0 : in std_logic
12
       end Contadorlbit;
14
15
16
17
18
     marchitecture behavioral of Contadorlbit is
         signal contador : unsigned(11 downto 0);
     Fibegin
19
     ----
20
            process(reset_n,clk)
                if reset_n = '0' then
                     contador <= (others => '0');
     F
23
25
26
                     if rising_edge(clk) then if en='l' then
     if contador= 2604 then
27
                                  contador <= (others => '0');
                             else | contador <= contador + 1;
end if;
29
31
                          elsif back_to_0 = 'l' then
contador <= (others => '0');
end if;
32
33
35
                      end if:
36
37
                 end if:
           end process;
38
39
          co <= '1' when contador = 2604 and en = '1' else '0';
40
```

Figura 9 – Código VHDL del contador de 1 bit (2604 pulsos de reloj)

Multiplexor

El multiplexor diseñado en esta práctica tiene como función controlar qué salida sale en cada momento. Es decir, tiene que controlar si sale el bit de start, los bits de la salida del registro, el bit de paridad o el de stop. Esta salida la controla a través de una señal llamada selector.

```
library ieee;
2
     use ieee.std_logic_1164.all;
   ⊟entity Mux_enviar is
4
5
         port (
              s_registro : in std_logic;
6
              paridad : in std_logic;
sel : in std_logic_vector(1 downto 0);
8
 9
              s_serie
                         : out std_logic
10
11
     end Mux enviar;
12
13
    ⊟architecture behavioral of Mux_enviar is
14
15
16
          with sel select
17
              s_serie <=
18
               \overline{0}' when "00",
              s_registro when "01",
19
              paridad when "10",
20
21
               '1' when "11",
22
              '1' when others;
23
24
     Lend behavioral;
25
```

Figura 10 – Código VHDL del multiplexor

Como se puede observar en el código si el selector es 00, la salida es el bit de start; si es 01, la salida es la del registro; si es 10 es el bit de paridad y si es 11 es el bit de stop.

Unidad de Control

La unidad de control nos sirve para controlar tanto el registro como el generador del bit de paridad, como el multiplexor. Antes de empezar a diseñar la unidad de control en vhdl tenemos que hacernos el diagrama de estados, que es el siguiente.




Figura 11 – Diagrama de estados de la unidad de control

Sabemos que en la imagen no se ve muy claro el diagrama, pero una vez que veamos en el código cómo cambian de un estado a otro y cómo van cambiando las salidas, creemos que quedará más claro.

Inicialmente, hemos llamado a tres componentes que vamos a necesitar en la unidad lógica. Uno de ellos es el detector de flanco de bajada, que nos será útil para saber cuándo empezar a enviar datos. El otro es un contador de módulo 8 que nos va a servir para ir controlando los cambios de un estado a otro. Este contador nos va a servir específicamente para que cuando llegue a 8 deje de registrar. Además hay que tener en cuenta el Contador1bit que nos ayudará a controlar el tiempo que dura la trasmisión de cada bit.

```
TransicionEstados : process (estado_act, estado_sig,empieza,colbitsenyal)
 96
                estado_sig <= estado_act;
      Ħ
                case estado act is
                     when Reposo =>
                         if empieza = '1' then
 99
      Ė
                       estado_sig <= Serie0;
end if;
100
101
102
                     when Serie0 =>
      if colbitsenyal = 'l' then
103
104
                           estado_sig <= Registro;
                        end if:
105
106
                     when Registro =>
                        if cuenta = "1000" then
107
      ₿
108
      F
                           estado_sig <= Paridad;
                           estado_sig <= Esperalbit;
110
111
                    end if;
113
                   when Esperalbit =>
if colbitsenyal = '1' then
      114
115
                          estado_sig<=Registro;
116
                     end if:
117
                    when Paridad =>
118
                     if colbitsenyal = '1' then
119
                    estado_sig<=Parar;
end if;</pre>
120
121
                     when Parar =>
                        if colbitsenyal = 'l' then
estado_sig<=Reposo;
122
123
                       end if;
124
125
                     when others =>
126
                       estado_sig <= Reposo;
127
            end process TransicionEstados;
```

Figura 12 – Transición de estados de la máquina de estados

En la imagen de arriba vemos como cambian los estados de uno a otro y vamos a explicar esta transición. En primer lugar, si pulsamos el botón que inicializa la trasmisión pasamos a un estado SerieO. Cuando pasa un bit, ya se ha transmitido el bit de start, por lo que pasamos a transmitir el byte de datos y para ello usamos dos estados Registro y Espera1bit. Una vez se hayan registrado y transmitido los 8 bits de datos se transmite el de paridad a través del estado Paridad. Por último, enviamos el bit de stop, después de que pase el tiempo equivalente a un bit transmitido.

```
<u>|</u>
130
131
            Salidas : process (estado_act)
132
           begin
133
134
                en_contalbit <= '0';
135
                c d
                               <= '0';
                               <= '0';
136
                en_registro
                                 <= '0';
137
                en_paridad
                            <= '0';
138
              en_conta8
                             <= "11";
139
                selector
                             <= '0';
140
               reinit
141
      \dot{\Box}
142
                case estado_act is
143
                    when Reposo =>
                      null:
144
145
                    when Serie0 =>
146
                        reinit <= '1';
147
                        en registro <= '1';
148
                        c_d <= '0';
                        selector <= "00";
149
150
                       en contalbit <= 'l';
151
                    when Registro =>
                        en_registro <= '1';
152
153
                        c_d <= '1';
154
                        selector <= "01";
155
                    en conta8<='1';
                    en_paridad<='1';
156
157
                    when Esperalbit =>
158
                       en_contalbit <= 'l';
159
                       selector <= "01";
160
                    when Paridad =>
161
                       en_contalbit<='1';
162
                    selector <= "10";
163
                    when Parar =>
164
                        en contalbit<='l';
                        selector <= "11":
165
166
                    when others =>
167
                       null:
168
                end case:
169
            end process Salidas;
170
171
           back_to_0 <= reinit;
172
173
174
       end behavioral:
```

Figura 13 – Salidas en de la Máquina de estados

En lo que se refiere a las salidas, ocurre lo siguiente. Inicialmente, colocamos todos nuestras señales a 0. Cuando estamos transmitiendo el bit de start, ponemos todos nuestros componentes a 0 con reinit (back_to_0), activamos el enable del registro, pero para cargar el número que el estamos pasando, colocamos el selector a 00 para que transmita el bit de start y activamos el enable del contador de 1 bit. Cuando registramos, activamos únicamente la señal de enable del registro para ir desplazando los datos y el selector lo ponemos en "01" para que transmita lo que sale del registro. Además, habilitamos el contador de módulo 8 y el generador de paridad porque calcula la paridad de forma secuencial. En el resto de estados restante, lo único que vamos cambiando es el selector para que vaya cambiando la salida del circuito.

Una vez que hemos terminado nuestro código y hemos comprobado que no teníamos errores compilando, vamos a simular la unidad de control para ver si nuestro código es funcional. A la hora de simular, le he metido una variable al circuito para que fuera llevando la cuenta del contador de módulo 9 para que pudiera ver si había algún error. Como se puede observar la simulación funciona correctamente, ya que realiza el trabajo para el que ha sido diseñada.

```
LIBRARY ieee;
USE ieee.std_logic_ll64.all;
                                                                                                                                                                                                                                                                                   Ė
             DENTITY Unidad_control_vhd_tst IS
LEND Unidad_control_vhd_tst;

DARCHITECTURE Unidad_control_arch OF Unidad_control_vhd_tst IS

| signal clk: std_logic:*'0';
| signal reset=n:std_logic;
| signal transmi: std_logic;
| signal en_registro: std_logic;
| signal en_registro: std_logic;
| signal en_paridad: std_logic;
| signal en_paridad: std_logic;
| signal en_paridad: std_logic;
| signal selector: std_logic vector(l downto 0);
| signal back_to_0: std_logic;
| constant clk_per: time:= 10 ns;
                                                                                                                                                                                                                                                                                                    wait for clk_per / 2;
clk <= 'l';
wait for clk_per / 2;</pre>
                                                                                                                                                                                                                                                  45
                                                                                                                                                                                                                                                  48
                                                                                                                                                                                                                                                                                        end process;
                                                                                                                                                                                                                                                                                    p_rstn : process
begin
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
                                                                                                                                                                                                                                                                 51
                                                                                                                                                                                                                                                                                                  reset_n <= '0';
wait for 100 ns;
reset_n <= '1';
wait;
                                                                                                                                                                                                                                                 52
53
54
55
56
                                   component Unidad_control is
                                                                                                                                                                                                                                                                                    end process;
                ponent Unidad_control is

port(
clk: in std_logic;

reset_n: in std_logic;

transmi: in std_logic;

en_registro: out std_logic;

c_d: out std_logic;

en_paridad: out std_logic;

selector: out std_logic;
selector: out std_logic;
back_to_0: out std_logic
);

back_to_0: out std_logic
                                                                                                                                                                                                                                                 57
58
59
                                                                                                                                                                                                                                                                                   p_stim : process
begin
                                                                                                                                                                                                                                                                 þ
                                                                                                                                                                                                                                                 60
61
62
                                                                                                                                                                                                                                                                                                    transmi <= 'l';
                                                                                                                                                                                                                                                                                                    wait until reset_n = 'l';
wait for 5 ns;
transmi <= '0';</pre>
                                                                                                                                                                                                                                                 63
64
65
                                                                                                                                                                                                                                                                                                  transmi <= '0';
wait for 20 ns;
-- assert selector = "00"
-- report "No detecta el flanco de bajada"
-- severity failure;
wait for 26020 ns;
for i in 0 to 4 loop
    wait for 26040 ns;
wait for 26040 ns;
end loop;</pre>
                                                                                                                                                                                                                                                                 Ь
                                                                                                                                                                                                                                                 66
                                   in
il : Unidad_control
                                 il: Unidad_control
port map(
    clk => clk,
    reset_n => reset_n,
    transmi => transmi,
    en_registro => en_registro,
    c_d => c_d,
    en_paridad => en_paridad,
    selector => selector,
    back_to_0 => back_to_0
};
                                                                                                                                                                                                                                                                 69
70
71
72
73
74
75
76
77
33
34
35
36
37
38
                                                                                                                                                                                                                                                                        assert false
report "Fin de la simulación"
severity failure;
end process p stim;
end Unidad_control_arch;
```

Figura 14 – Testbench de la unidad de control



Figura 15 – Simulación de la Unidad de control

Circuito completo

Por último, debemos juntar todos los componentes en un componente más grande al que llamaremos pract2. Lo único que vamos a hacer en este componente es instanciar el resto de los componentes que hemos nombrado en el apartado anterior.

```
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
                                                                                                                                                                 ponent Mux_enviar
         ⊟entity pract2 is
                  tity pract2 is
port(
    clk : in std_logic;
    e_p : in std_logic; vector(7 downto 0);
    reset : in std_logic;
    s_s : out std_logic;
    transmi : in std_logic
                                                                                                                                                                   paridad : in std logic;
sel : in std logic_vector(1 downto 0);
s_serie : out std_logic
                                                                                                                                       51
52
53
54
55
56
57
58
59
10
11
                                                                                                                                                           end component;
12
13
14
15
16
17
18
                                                                                                                                                           component Unidad_control
                                                                                                                                                               port(
clk : in std_logic;
  reset_n : in std_logic;
  transmi : in std_logic;
  transmi : in std_logic;
  en_registro : out std_logic;
  ed : out std_logic;
  en_paridad : out std_logic;
  en_paridad : out std_logic;
  selector : out std_logic_vector(1 downto 0);
  back_to_0 : out std_logic
         Flarchitecture behavioral of pract2 is
                   signal en_registro_senyal : std_logic;
signal c_d senyal: std_logic;
signal s_registro_senyal: std_logic;
                                                                                                                                       60
61
62
                   signal paridad_senyal: std_logic;
signal paridad_senyal: std_logic;
signal en_paridad_senyal: std_logic;
signal en_paridad_senyal: std_logic_vector(1 downto 0);
--signal s_ssenyal_final : std_logic;
19
20
21
22
23
24
25
26
27
28
                                                                                                                                       63
64
65
                                                                                                                                       66
                                                                                                                                        67
68
                       omponent registrops0
port(
clk: in std_logic;
reset n: in std_logic;
enable: in std_logic;
c_d: in std_logic;
c_p: in std_logic vector(7 downto 0);
s_s: out std_logic
         component registrops8
                                                                                                                                       69
70
71
72
73
74
75
76
77
78
                                                                                                                                                    begin
                                                                                                                                                           i_registrops8 : registrops8
                                                                                                                                                                rt map(
clk =>clk,
reset_n => reset,
enable => en_registro_senyal,
29
30
31
32
33
34
35
36
37
38
40
41
42
43
44
45
                                                                                                                                                                c_d =>c_d_senyal,
e_p =>e_p,
s_s =>s_registro_senyal);
         上日日
                                                                                                                                       79
80
81
                        mponent Controlar_paridad
                         port(
data: in std_logic;
                                                                                                                                                          i_Controlar_paridad : Controlar_paridad
                                                                                                                                                           port map (
                            paridad : out std_logic;
clk : in std_logic;
back_to_0 : in std_logic;
reset_n : in std_logic;
                                                                                                                                       82
83
84
                                                                                                                                                                data =>s_registro_senyal,
paridad =>paridad_senyal,
                                                                                                                                                                              =>clk,
                                                                                                                                                                back_to_0 =>back_to_0_senyal,
reset_n => reset,
enable =>en_paridad_senyal
                                                                                                                                       85
                             enable : in std_logic
                  end component;
                                                                                         i_Mux_enviar : Mux_enviar
                                                                  91
                                                                  92
                                                                                              s registro =>s registro senyal,
                                                                                               paridad =>paridad_senyal,
                                                                  94
95
                                                                                               sel
                                                                                                                       =>selector_senyal,
                                                                                             s_serie =>s_s);
                                                                   96
                                                                  97
98
                                                                                         i_Unidad_control : Unidad_control
                                                                             port map (
                                                                   99
                                                                                              clk =>clk,
                                                                 100
                                                                                              reset_n =>reset,
transmi =>transmi,
                                                                101
                                                                 102
                                                                                               en registro =>en registro senyal,
                                                                103
                                                                                                                        =>c_d_senyal,
                                                                                              en_paridad =>en_paridad_senyal,
                                                                104
                                                                                               selector =>selector_senyal,
back_to_0 =>back_to_0_senyal
                                                                 105
                                                                106
                                                                 107
                                                                 108
```

Figura 16 – Código VHDL de la práctica1

Una vez que hemos juntado todos los componentes en el elemento práctica 1, vamos a simular todo el componente para ver si realmente funciona nuestro código.

```
LIBRARY ieee;
                              USE ieee.std_logic_l164.all;
                     ENTITY pract2_vhd_tst IS

⊟ENTITY pract2_vhd_tst IS
LEND pract2_vhd_tst;

□ARCHITECTURE pract2_arch OF pract2_vhd_tst IS
| signal clk : std_logic := '0';
| signal reset : std_logic;
| signal transmi : std_logic;
| signal transmi : std_logic;
| signal e_p : std_logic_vector(7 downto 0);
| signal s_s : std_logic;
| constant clk_per : time:= 10 ns;
| 
 8
9
10
11
12
13
14
15
16
17
18
                                                                                                                                                                                                                                                                                                                                         43
                                                                                                                                                                                                                                                                                                                                                                        p_rstn : process
                                                                                                                                                                                                                                                                                                                  44
                                                                                                                                                                                                                                                                                                                                                                        begin
                                                                                                                                                                                                                                                                                                                   45
                                                                                                                                                                                                                                                                                                                                                                                            reset <= '0';
                                                                                                                                                                                                                                                                                                                                                                                           wait for 100 ns;
reset <= '1';
                                                                                                                                                                                                                                                                                                                  46
                                                component pract2 is
                      ponent pract2 is
port(
    clk: in std_logic;
    ep: in std_logic_vector(7 downto 0);
    reset: in std_logic;
    s_s: out std_logic;
    transmi: in std_logic
    ...
                                                                                                                                                                                                                                                                                                                  47
                                                                                                                                                                                                                                                                                                                  48
                                                                                                                                                                                                                                                                                                                                                                                           wait;
                                                                                                                                                                                                                                                                                                                  49
                                                                                                                                                                                                                                                                                                                                                                     end process;
                                                                                                                                                                                                                                                                                                                  50
                                                                                                                                                                                                                                                                                                                                        Ė
                                                                                                                                                                                                                                                                                                                  51
                                                                                                                                                                                                                                                                                                                                                                    p_stim : process
 20
21
22
                                                                                                                                                                                                                                                                                                                  52
                                                                                                                                                                                                                                                                                                                                                                        begin
                                             );
end component;
                                                                                                                                                                                                                                                                                                                  53
                                                                                                                                                                                                                                                                                                                                                                                           e_p <= "010101111";
                                                                                                                                                                                                                                                                                                                                                                                e_p <= "Uluiuii
transmi <= 'l';
                                                                                                                                                                                                                                                                                                                  54
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
                                                                                                                                                                                                                                                                                                                  55
                                                                                                                                                                                                                                                                                                                                                                                            wait until reset = '1';
wait for 5 ns;
                                                                                                                                                                                                                                                                                                                  56
                                            il: pract2
port map(
    clk => clk,
    e_p => e_p,
    reset => reset,
    s_s => s_s,
    transmi => transmi
                                                                                                                                                                                                                                                                                                                  57
                      58
                                                                                                                                                                                                                                                                                                                                                                                             transmi <= '0';
                                                                                                                                                                                                                                                                                                                                                                                           wait for 26050 ns;
for i in 0 to 4 loop
wait for 26040 ns;
wait for 26040 ns;
                                                                                                                                                                                                                                                                                                                  59
                                                                                                                                                                                                                                                                                                                                         60
                                                                                                                                                                                                                                                                                                                  61
                                                                                                                                                                                                                                                                                                                  62
                                                                                                                                                                                                                                                                                                                  63
                                                                                                                                                                                                                                                                                                                                                                                             end loop;
                                            p_clk: process
begin
    clk <= '0';
    wait for clk_per / 2;
    clk <= '1';
    wait for clk_per / 2;
</pre>
                                                                                                                                                                                                                                                                                                                  64
                      assert false
report "Fin de la simulación"
severity failure;
                                                                                                                                                                                                                                                                                                                  65
                                                                                                                                                                                                                                                                                                                  66
                                                                                                                                                                                                                                                                                                                   67
39
40
41
42
                                                                                                                                                                                                                                                                                                                   68
                                                                                                                                                                                                                                                                                                                                                                        end process p_stim;
                                                                                                                                                                                                                                                                                                                  69
                                                                                                                                                                                                                                                                                                                                                     end pract2_arch;
                                                 end process;
                                                                                                                                                                                                                                                                                                                 70
```

Figura 17 – Testbench de la práctica




Figura 18 – Simulación de la práctica entera

Implantación física

Para realizar la implantación física y la comprobación mediante el código ASCII, hemos necesitado conectar la placa mediante el cable USB y mediante el COM1 usando el programa hyperterm.

Hemos obtenido los siguientes resultados:




Figura 19 – Volcar en la placa y escribir el nombre de Carles 67 | 65 | 82 | 76 | 69 | 83




Figura 20 – Volcar en la placa y escribir el nombre Menéndez 77 | 69 | 78 | 69 | 78 | 68 | 69 | 90




Figura 21 – Volcar en la placa y escribir NOTA=10 78 | 79 | 84 | 65 | 61 | 49 | 48

Conclusiones y análisis de los resultados

Al inicio de esta práctica teníamos un objetivo principal que era diseñar un transmisor serie RS-232 para enviar datos desde la placa FPGA hasta el ordenador. Después de haberlo diseñado utilizando código VHDL, haberlo simulado con éxito, haberlo implantado en la placa y haber visto cómo los caracteres que enviábamos realmente se transmitían, podemos decir que hemos cumplido con nuestro objetivo.

Esta práctica, después de haber realizado, la del receptor RS-232, nos ha resultado más sencilla ya que desde el principio entendíamos muy bien que era lo que teníamos que hacer. De todas formas, sí que hemos cometido algunos errores que gracias a las simulaciones hemos podido detectar.