# PRÁCTICA 1: COMUNICACIÓN SERIE CON UN PC. DISEÑO DEL RECEPTOR



Alumnos: Pablo Menéndez Ruiz de Azúa y Carles Olucha Royo

Fecha de realización: 27/01/2020 Fecha de entrega: 10/02/2021 Asignatura: Sistemas digitales I Profesor: Pedro Olmos González

# Índice

Objetivos	3
Introducción	
Diagrama de bloques	
Componentes	
Registro serie-paralelo	
Detector de errores de paridad	6
Contador de 1 bit	8
Unidad de Control	9
Circuito completo	13
Implantación física	17
Conclusiones y análisis de los resultados	19

### Objetivos

El objetivo de esta práctica es el diseño de un receptor serie RS-232 para recibir datos de un PC y mostrarlos en binario en los LEDs de la tarjeta DE1.

#### Introducción

Los datos que se reciben desde el PC constan de 1 bit de arranque, 8 bits de datos, un bit de paridad (paridad impar) y un bit de stop. La velocidad de transmision será de 19200 baudios. Como en la transmisión serie RS-232 no se transmite el reloj, es necesario sincronizar el reloj del receptor en cada byte, para lo que se utiliza el bit de arranque. En la figura 1 se muestra un diagrama de tiempos de la transmisión, en el que se muestran los instantes en los que es deseable muestrear la línea de datos. Como se puede apreciar, para disminuir los efectos de la asincronía entre los relojes del emisor y el receptor, los datos han de muestrearse en la mitad del tiempo de transmisión de cada bit, tal como se muestra en la figura.

El funcionamiento del circuito será el siguiente: cuando se detecte el flanco de bajada de la señal de datos, lo cual indica el comienzo de la trama, se esperará el tiempo de medio bit y se verificará que la señal de datos sigue a cero. A continuación, se esperará el tiempo de un bit y se muestreará el estado de la señal de entrada, introduciendo su valor en un registro de desplazamiento. Este proceso se repetirá ocho veces para obtener en la salida paralelo del registro de desplazamiento el dato enviado en la trama. A continuación, se leerá el bit de paridad (después de esperar el tiempo de un bit) y por último el bit de stop. Si se produce un error de paridad se iluminará un LED para indicarlo. Por otro lado, si el bit de start no es cero o el bit de stop no es uno, se iluminará un LED para indicar que se ha producido un error de trama (framing error). Ambos LED permanecerán encendidos hasta que se reciba el siguiente bit de start.




Figura 1 – Diagrama de tiempos de la señal transmitida

# Diagrama de bloques

Antes de empezar a programar cada uno de los componentes necesarios para diseñar nuestro receptor, vamos a hacer un diagrama de bloques con cada componente del circuito.




Figura 2 – Diagrama de bloques del circuito

En esta imagen, podemos ver los 4 bloques principales de nuestro receptor: el registro serieparalelo, el comprobador de paridad, la unidad de control y el contador de un bit que nos va a permitir controlar los tiempos.

#### Componentes

Los componentes que hemos diseñado para esta práctica han sido los siguientes: Un registro serie-paralelo de 8 bits que utilizaremos para ir registrando el dato que nos pasa el transmisor, un comprobador de paridad para ver si hay errores de paridad, un contador de un bit para generar un pulso cuando pase el tiempo correspondiente a medio bit, un contador de módulo 9 para que se repita la acción de registrar y esperar un bit, la cual se tiene que repetir 8 veces, un detector de flanco de bajada para saber que se empiezan a transmitir los bits, un registro paralelo que nos permite copiar los bits que van saliendo y la unidad de control que va a ser la que controle en qué momento ocurre cada cosa.

De todos estos componentes, únicamente vamos a explicar y a enseñar en el informe el código del registro serie-paralelo, el comprobador de paridad, el contador de un bit y la unidad de control. Hemos elegido estos porque nos parecen los más importantes y necesarios para explicar. El resto de los componentes consideramos que no son muy complejos por lo que no vemos necesario enseñar y explicar su código. De todas formas, si quieren ver de todos los componentes utilizados para esta práctica y los testbenches utilizados para las simulaciones, se adjuntan junto a este documento.

#### Registro serie-paralelo

En primer lugar, es necesario realizar un registro de desplazamiento de 8 bits para almacenar el dato recibido. Ha de tenerse en cuenta que dicho registro ha de ser síncrono, es decir, su reloj ha de ser el mismo que el de los demás componentes de la FPGA (50 MHz). Por tanto, ha de diseñarse el registro de manera que solo realice un desplazamiento mientras este activa una señal de control (enable).

```
library ieee;
use ieee.std_logic_1164.all;
entity Registro is
    port(
                : in std_logic;
        enable : in std_logic;
        reset_n : in std_logic;
               : in std_logic;
                : out std_logic_vector(7 downto 0)
        bits
end Registro;
    signal registro : std_logic_vector(7 downto 0);
    process(clk, reset_n)
        if reset n= '0' then
            registro <= (others =>'0');
            if rising_edge(clk) then
                if enable = '1'
                    registro(7) <= data;
                     registro(6 downto 0) <= registro(7 downto 1);</pre>
                end if;
        end if;
    bits <= registro(7 downto 0);</pre>
```

Figura 3 – Código VHDL del registro serie-paralelo

Una vez que hemos diseñado en VHDL el registro, vamos a simularlo para comprobar que funciona correctamente. Para ello, nos creamos primero un testbench y lo simulamos obteniendo el siguiente resultado. Todo el código VHDL y los testbenches utilizados para realizar esta práctica vienen adjuntos junto a este documento.

```
p_clk: process
    clk <= '0';
    wait for clk_per / 2;
    wait for clk_per / 2;
p_rstn : process
                                                        wait for clk_per;
   reset_n <= '0';
                                                        enable <= '0';
    reset_n <= '1';
                                                        data <= '0';
                                                        wait for clk_per;
p_stim : PROCESS
                                                        enable <= '1';
                                                        wait for clk per;
                                                        enable <= '0';
    data <= '0';
    enable <= '0';
                                                        wait for 80 ns;
    wait until reset_n = '1';
        data <= '1';
        wait for clk_per;
                                               END PROCESS p stim;
        enable <= '1';
```

Figura 4 – Testebench del registro



Figura 5 – Simulación del registro serie-paralelo

#### Detector de errores de paridad

En segundo lugar, es preciso diseñar un circuito secuencial para verificar que la transmisión ha sido correcta. En el caso de paridad impar, la suma de todos los bits, incluido el de paridad, ha de ser impar.

```
library ieee;
use ieee.std_logic_1164.all;
entity Comprobar_paridad is
    port(
       data : in std logic;
       paridad : out std_logic;
       clk : in std logic;
       reset n : in std logic;
         back_to_0 : in std_logic;
       enable : in std_logic
end Comprobar paridad;
architecture behavioral of Comprobar_paridad is
    signal b : std_logic;
    process(clk,reset_n)
       if reset_n = '0' then
           b <= '0';
         elsif back to 0 = '1' then
               b <= '0';
        elsif rising_edge(clk) then
           if enable = '1' then
               b <= data xor b;
    paridad <= b;
```

Figura 6 – Código VHDL del detector de paridad

Para detectar la paridad lo único que vamos a hacer es pasar el bit de entrada por una xor que lo compara con un acumulado de xor de los bits anteriores. Por tanto, si al final después de haber pasado por todos los bits, incluido el de paridad, la función devuelve 1 es impar y si devuelve 0 es par. Además, en el código hemos añadido una señal que actúa como reset pero cuando lo necesitemos, ya que al simular el componente final de la práctica tuvimos un pequeño problema con esto y era que la variable paridad no volvía a 0, por lo que ya el siguiente número nos daba un error de paridad

Este componente también lo vamos a simular y al simularlo, obtenemos lo siguiente.

```
data <= '0';
enable <= '0';
wait until reset_n = '1';
wait for 10 ns;
for n in 0 to 3 loop
    data <= '1';
    enable <= '1';
    wait for clk_per;
    enable <= '0';
    wait for 100 ns;
    data <= '0';
    enable <= '1';
    wait for clk_per;
    enable <= '0';
    wait for 100 ns;
data <= '1';
enable <= '1';
wait for clk_per;
enable <= '0';
wait for 100 ns;
assert paridad = '0'
assert false
```

Figura 7 – Testbench del comprobador de paridad




Figura 8 – Simulación detector de paridad

Como vemos, en este caso, le hemos pasado 9 bits de los cuales 5 eran unos. Por lo tanto, nos tenía que devolver al final un uno el bit de paridad como ha ocurrido.

#### Contador de 1 bit

Como la señal nos llega a una velocidad de 19200 baudios debemos sincronizar esta señal con nuestro reloj de 50 MHz. Para ello, debemos crearnos un contador que devuelva un pulso cuando se tenga que registrar un bit, que es en el centro de cada pulso que veíamos en la figura uno. Después de hacer los cálculos, llegamos a que un bit se manda cada 2604 pulsos de nuestro reloj de 50 Mhz. Por lo tanto, como siempre queremos registrar cuando esté en medio, vamos a hacer un contador que llegue como máximo hasta 2604 pero que saque una señal cada 1302 pulsos.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity Contador1bit is
        reset n : in std logic;
         back_to_0 : in std_logic;
               : in std_logic;
        c1k
             : in std_logic;
       en
        co medio : out std logic
end Contador1bit;
architecture behavioral of Contador1bit is
   signal contador : unsigned(11 downto 0);
    process(reset_n,clk)
        if reset_n = '0' then
           contador <= (others => '0');
          elsif back_to_0 = '1' then
               contador <= (others => '0');
            if rising_edge(clk) then
                if en='1' then
                    if contador= 2604 then
                       contador <= (others => '0');
                        contador <= contador + 1;</pre>
                end if;
    end process;
    co medio <= '1' when contador = 1302 and en = '1' else '0';
end behavioral;
```

Figura 9 – Código VHDL del contador de 1 bit (2604 pulsos de reloj)

Como vemos, en este código también le hemos añadido la señal back\_to\_0, porque sino cuando había registrado el primer número se quedaba en 1302, y el siguiente bit de arranque ya no se miraba cuando pasara medio bit sino cuando pasaba un bit y ya se nos descuadraba todo el circuito. Al ser un elemento tan sencillo como un contador, este componente decidimos no simularlo.

#### Unidad de Control

La unidad de control nos sirve para controlar tanto el registro como el detector de paridad. Antes de empezar a diseñar la unidad de control en vhdl tenemos que hacernos el diagrama de estados, que es el siguiente.




Figura 10 – Diagrama de estados de la unidad de control

Sabemos que en la imagen no se ve muy claro el diagrama, pero una vez que veamos en el código cómo cambian de un estado a otro y cómo van cambiando las salidas, creemos que quedará más claro. Lo único que hemos añadido respecto al apartado de introducción es que, si al final no hay error de trama ni de paridad, se pase a un estado que llamamos Paralelo, que nos permite copiar los datos del registro en paralelo a la salida.

Inicialmente, hemos llamado a dos componentes que vamos a necesitar en la unidad lógica. Uno de ellos es el detector de flanco de bajada, que nos será útil para saber cuándo empiezan a mandarnos datos. El otro es un contador de módulo 9 que nos va a servir para ir controlando los cambios de un estado a otro. Este contador nos va a servir específicamente para que cuando llegue a 8 deje de registrar y pase a comprobar la paridad y cuando llegue a 9 pase a comprobar el bit de stop.

```
TransicionEstados : process (estado_act, estado_sig,empieza,co_medio,data,paridad)
   estado sig <= estado act;
    case estado_act is
       when Reposo =>
           if empieza = '1' then
                estado_sig <= Arranque;</pre>
        when Arrangue =>
            if co_medio = '1' then
                if data = '0' then
                    estado_sig <= Espera1bit;
                elsif data = '1' then
                    estado_sig <= ErrorTrama;</pre>
                end if;
            end if;
        when Esperalbit =>
            if co_medio = '1' then
                if cuenta = "1000" then
                    estado_sig <= Par;
                elsif cuenta = "1001" then
                    estado_sig <= Parar;
                    estado_sig <= Registrar;</pre>
                end if:
        when Registrar =>
            estado_sig <= Esperalbit;</pre>
        when Par =>
           estado_sig <= Espera1bit;
        when Parar =>
           if data = '0' then
                estado_sig <= ErrorTrama;</pre>
            elsif paridad = '0' then
                estado_sig <= ErrorParidad;
                estado_sig <= Paralelo;
            end if;
        when Paralelo =>
           estado_sig <= Reposo;
        when ErrorTrama =>
           if empieza = '1' then
                estado_sig <= Arranque;</pre>
        when ErrorParidad =>
            if empieza = '1' then
                estado_sig <= Arranque;
            end if;
        when others =>
            estado_sig <= Reposo;
end process TransicionEstados;
```

Figura 11 – Transición de estados de la máquina de estados

En la imagen de arriba vemos como cambian los estados de uno a otro y vamos a explicar esta transición. En primer lugar, si la señal de empieza, que es la que sale del flanco de bajada, se pone a uno, pasamos al estado de Arranque. Una vez en este estado, esperamos medio bit y si al terminar ese tiempo data no es 0 pasamos a ErrorTrama y si, por el contrario, es 0, pasamos a Espera1bit. Después de esperar un bit, vamos a registrar el siguiente número que entre y volvemos a esperar un bit. Este proceso se repite 8 veces. Cuando termine este proceso, comprobamos la paridad: si es 1 pasamos a comprobar el bit de stop y si es 0, vamos a ErrorParidad. Si cuando comprobamos el bit de stop, data es 0 vamos a ErrorTrama y si es 1, vamos a registrar la salida en paralelo. Después de registrar la salida, volvemos al reposo.

```
Salidas : process (estado_act)
              aux
                         <= '0';
             back_to_0 <= '0';
                         <= '0';
             en
             en_contador <= '0';
             err_trama <= '0';
             en_registro <= '0';
                           <= '0';
             en paridad
             err_paridad <= '0';
             en paralelo <= '0';
             case estado act is
                 when Reposo =>
                    back_to_0 <= '1';
                 when Arranque =>
                    aux <= '1';
                     en contador <= '1';
                 when Espera1bit =>
                    en_contador <= '1';
                 when Registrar =>
                    en <= '1';
                     en_registro <= '1';
                    en_paridad <= '1';
                     en contador <= '1';
                 when Par =>
                     en <= '1';
                     en paridad <= '1';
                     en_contador <= '1';
                 when Parar =>
                     null;
                 when Paralelo =>
                    en_paralelo <= '1';
                 when ErrorTrama =>
                    err_trama <= '1';
                 when ErrorParidad =>
                     err paridad <= '1';
                 when others =>
              end case;
          end process Salidas;
         contar <= cuenta;
178
179
      end behavioral:
```

Figura 12 – Salidas en de la Máquina de estados

En lo que se refiere a las salidas, ocurre lo siguiente. Inicialmente, colocamos todos nuestros componentes en 0. Cuando estamos en Arranque, habilitamos la cuenta del contador de un bit. Esta cuenta va a seguir habilitada cuando espera un bit, cuando está registrando y cuando comprueba la paridad. Cuando estamos en el estado de Registro habilitamos el registro para que se vayan registrando los bits. En Registro y cuando comprobamos la paridad, también tendremos activas las señales del contador de 9 bits y la que habilita el componente que comprueba la paridad. Por último, si estamos en cualquiera de los dos estados de error, se activará la correspondiente señal de error y cuando estemos en paralelo, se habilitará el registro paralelo.

Una vez que hemos terminado nuestro código y hemos comprobado que no teníamos errores compilando, vamos a simular la unidad de control para ver si nuestro código es funcional. A la hora de simular, le he metido una variable al circuito para que fuera llevando la cuenta del contador de módulo 9 para que pudiera ver si había algún error. Como se puede observar la simulación funciona correctamente, ya que realiza el trabajo para el que ha sido diseñada.

```
data <= '1';
paridad <= '0';
co_medio <= '0';
75
76
77
78
80
81
82
83
84
85
86
87
88
99
91
101
102
103
104
105
106
107
108
110
111
                                                                                                                            wait for 100 ns;
                                                                                                                           co_medio <= '1';
                 data <= '0';
                                                                                                                           wait for clk_per;
                 wait for 60 ns;
                 assert en_contador = '1'
    report "El contador no se enciende"
                                                                                                                           co medio <= '0':
                 wait for 40 ns;
co_medio <= '1';</pre>
                                                                                                                     data <= '1';
                                                                                                                     co_medio <= '1';
                               "El contador se para después al pasar a Espera1bit"
                                                                                                                     wait for clk per;
                                                                                                                     co_medio <= '0';
                                                                                                                     wait for 180 ns;
                                                                                                                     co medio <= '1';
                                                                                                                     wait for clk_per;
                                                                                                                     co_medio <= '0';
                     wait for 100 ns;
                      co_medio <= '1';
                      wait for clk_per;
                      co medio <= '0';
                                                                                                                end process p_stim;
                                                                                                          end Unidad_control_arch;
```

Figura 13 – Testbench de la unidad lógica




Figura 14 – Simulación de la Unidad Lógica

# Circuito completo

Por último, debemos juntar todos los componentes en un componente más grande al que llamaremos práctica1. Lo único que vamos a hacer en este componente es instanciar el resto de los componentes que hemos nombrado en el apartado anterior.

```
library ieee;
use ieee.std_logic_1164.all;

dentity Practical is

clk: in std_logic;
clk: in std_logic;
ereset_n: in std_logic;
er_paridad: out std_logic;
er_trama: out std_logic_vector(7 downto 0);
--contar: out std_logic_vector(3 downto 0);
bits: out std_logic_vector(7 downto 0);
--para: out std_logic_vector(7 downto 0);

end Practical;

architecture structural of Practical is

signal paridad, en_paridad, en_registro,co_medio,en_contador,back_to_0: std_logic;
signal sal_regi: std_logic_vector(7 downto 0);

component Comprobar_paridad
port(
    data: in std_logic;
    paridad: out std_logic;
    clk: in std_logic;
    clk: in std_logic;
    clk: in std_logic;
    enable: in std_logic;
    reset_n: in std_logic;
    enable: in std_logic;
    enable: in std_logic;
    reset_n: in std_logic;
    reset_n: in std_logic;
    enable: in std_logic;
    reset_n: in std_logic;
    enable: in std_logic;
    reset_n: in std_logic;
    reset_n: in std_logic;
    enable: in std_logic;
    reset_n: in std_logic;
    reset_n: in std_logic;
    enable: in std_logic;
    reset_n: out std_logic;
```

```
component Contador1bit

port(

reset_n : in std_logic;

back_to_0: in std_logic;

clk : in std_logic;

en : in std_logic;

co_medio : out std_logic

component Unidad_Control

port(

clk : in std_logic;

reset_n : in std_logic;

ata : in std_logic;

paridad : in std_logic;

en_contador : out std_logic;

en_registro : out std_logic;

en_paridad : out std_logic;

en_paridad : out std_logic;

en_paralelo : out std_logic;

en_paralelo : out std_logic;

contar : out std_logic;

send component;

component Registro_paralelo

port(

clk : in std_logic;

reset_n : in std_logic;

reset_n : in std_logic;

salida : out std_logic_vector(7 downto 0);

salida : out std_logic_vector(7 downto 0)

salida : out std_logic_vector(7 downto 0)

end component;
```

```
il Comprobarparidad: Comprobar paridad
port map(
   data => data,
   paridad => paridad,
   clk => clk,
    reset_n => reset_n,
    enable => en_paridad,
     back_to_0 => back_to_0
i1_Registro : Registro
            => clk,
    enable => en_registro,
    reset_n => reset_n,
            => data,
    bits
            => sal_regi
i1_Contador : Contador1bit
port map(
    clk => clk,
    back_to_0 => back_to_0,
    reset_n => reset_n,
    en => en contador,
    co_medio => co_medio
i1_UnidadControl: Unidad_Control
    clk => clk,
    reset_n => reset_n,
    data => data,
    paridad => paridad,
    co_medio => co_medio,
                                                        i1_RegistroPara: Registro_paralelo
    en_contador => en_contador,
   en_registro => en_registro,
                                                                  => clk,
                                                            enable => en_paralelo,
   en_paridad => en_paridad,
                                                           reset n => reset n.
   err_trama => err_trama,
                                                           entrada => sal_regi,
salida => bits
   err_paridad => err_paridad,
    en_paralelo => en_paralelo,
    contar => open,
    back_to_0 => back_to_0
```

Figura 15 – Código VHDL de la práctica1

Una vez que hemos juntado todos los componentes en el elemento práctica 1, vamos a simular todo el componente para ver si realmente funciona nuestro código.

```
p_stim : process
    data <= '1';
    wait until reset_n = '1';
    data <= '0';
                                                       wait for 26040 ns;
    wait for 26040 ns;
    --bits de entrada
                                                       wait for 50000 ns;
    for n in 0 to 1 loop
                                                       assert bits="00110000"
                                                        report "El número obtenido no es el deseado"
severity failure;
        data <= '0';
        wait for 26040 ns;
                                                       wait for 26040 ns;
         data <= '0';
        wait for 26040 ns;
                                                          wait for 26040 ns;
       data <= '1';
        wait for 26040 ns;
                                                          wait for 26040 ns;
         data <= '1';
        wait for 26040 ns;
                                                          wait for 26040 ns;
        data <= '0';
                                                          wait for 26040 ns;
        wait for 26040 ns;
        data <= '0';
                                                          wait for 26040 ns;
                                                          data <= '1';
         wait for 26040 ns;
                                                           wait for 26040 ns;
                                                           data <= '0';
    data <= '1';
```

```
data <= '0';
                                                                                                                        report "El número obtenido no es el deseado" severity failure;
156
157
158
159
160
161
162
163
164
165
166
167
168
170
171
172
173
174
175
176
177
177
178
179
180
                          wait for 26040 ns;
                                                                                                                   wait for 26040 ns;
                    data <= '0':
                     wait for 26040 ns;
                                                                                                                  for n in 0 to 2 loop
data <= '1';
                                                                                                                       wait for 26040 ns;
                    wait for 50000 ns;
                     assert bits="00110001"
                         report "El número obtenido no es el deseado" severity failure;
                                                                                                                       wait for 26040 ns;
                                                                                                                  end loop;
data <= '1';
                                                                                                                       wait for 26040 ns;
                     wait for 26040 ns;
                                                                                                                       wait for 26040 ns;
                     for n in 0 to 3 loop
                         data <= '1';
                                                                                                                  data <= '0';
183
184
185
186
187
188
189
190
191
192
193
194
195
                         wait for 26040 ns;
                                                                                                                  wait for 26040 ns;
                                                                                               234
235
236
237
238
239
                          wait for 26040 ns;
                                                                                                                  wait for 50000 ns;
                                                                                                                   assert bits="11010101"
                                                                                                                      report "El número obtenido no es el deseado" severity failure;
                    wait for 26040 ns;
                                                                                                                  assert false
report "Fin de la simulación"
                                                                                                             severity failure;
end process p_stim;
                    wait for 50000 ns;
```

Figura 16 – Testbench de la práctica




Figura 17 – Simulación de la práctica entera

Como vemos le hemos pasado 4 números seguidos con paridad impar para ver si funciona correctamente nuestro código y efectivamente ha devuelto lo que esperábamos.


# Implantación física

Para realizar la implantación física y la comprobación mediante el código ASCII, hemos necesitado conectar la placa mediante el cable USB y mediante el COM1 usando el programa hyperterm.

Hemos obtenido los siguientes resultados:



1--> 49 -> 00110001 (binario) -> 31 (hexadecimal)



0--> 48 -> 00110000 (binario) -> 30 (hexadecimal)



c-->99 -> 01100011 (binario) -> 63 (hexadecimal)



m--> 109 -> 01101101 (binario) -> 6D (hexadecimal)



o--> 111 -> 01101111 (binario) -> 6F (hexadecimal)



p--> 112 -> 01110000 -> 70 (hexadecimal)

# Conclusiones y análisis de los resultados

Al inicio de esta práctica teníamos tres objetivos principales. El primero era comprender el funcionamiento del transmisor y su unidad de control. Al principio, nos fue muy difícil comprender la práctica, qué era lo que teníamos que hacer, pero tras la explicación del profesor y mientras íbamos haciendo el código, fuimos comprendiendo mucho mejor cómo funcionaba un transmisor RS-232. Después de haber realizado la práctica y, principalmente, haber diseñado en VHDL el transmisor RS-232, hemos llegado a comprender cómo funciona completamente.

Nuestro segundo objetivo era diseñar, simular e implantar el transmisor RS-232 en FPGA. Este objetivo también lo hemos cumplido ya que como hemos visto hemos diseñado en VHDL un transmisor desde 0, componente a componente. Después de haber escrito el código, hemos conseguido simularla e implantarla en la placa FPGA con éxito.

Una vez realizada la práctica, debemos decir que realmente nos ha costado llegar a simular e implantar con éxito el componente. Hemos cometido bastantes errores, pero lo bueno es que gracias a la simulación hemos podido identificarlos para después corregirlos. Por ejemplo, la primera vez que lo implantamos en la placa, íbamos confiados porque la simulación nos había salido bien. Sin embargo, únicamente habíamos realizado la simulación del componente pasándole un número y no varios. Por lo tanto, al meterlo en la placa, el primer número se transmitía bien, pero si seguías transmitiendo, aparecían errores de paridad, de trama y se iluminaban bits que no se tenían que iluminar. Después de realizar una simulación más completa descubrimos que había que reinicializar nuestro comprobador de paridad y también nuestro contador de un bit. Una vez que lo corregimos, lo volvimos a implantar y en este caso ya funcionaba correctamente en la placa.