
# PRÁCTICA 10: CONTROL DE APARCAMIENTO



Alumnos: Pablo Menéndez Ruiz de Azúa y Carles Olucha Royo

Fecha de realización: 03/12/2020 Fecha de entrega: 10/12/2020 Asignatura: Sistemas digitales I

Profesores: Julian Spahr y Álvaro Padierna

## Índice

Objetivos	3
Introducción	
Cálculos previos	
Detector de flanco de bajada	
BinA7Seg	
Control Aparcamiento	
Diseño del circuito	
Diseño del circuito en VHDL	
Resultados experimentales	
Simulación	
Implantación física	
	12

## Objetivos

El propósito de esta práctica es:

- Comprender el funcionamiento de los contadores
- Diseñar y simular un circuito para controlar el aparcamiento e informar si hay sitios libres o no.
- Aprender a describir circuitos secuenciales con lenguajes de descripción de hardware VHDL.

### Introducción

En esta práctica haremos un circuito digital secuencial para implementar un sencillo control de aparcamiento

El circuito contará ascendentemente cuando entre un coche y contará descendentemente cuando salga. Cuando haya sitios libres (contador sea menor al máximo de coches) habrá una luz verde encendida. Sin embargo, cuando no haya sitios libres (contador sea mayor igual al máximo de coches) habrá una luz roja y no dejará entrar coches, solamente dejará salir. Para arrancar el sistema hay que apretar el pulsador que hace de reset.


La entrada y la salida de los coches estará regulada mediante los pulsadores de la propia FPGA, y el número máximo de coches será determinado mediante los interruptores de esta (son 8 bits, por lo que se podrá poner un máximo de 255 coches)

## Cálculos previos

Antes de empezar con la práctica, debemos programar todos los componentes que van a formar parte de nuestro circuito. En primer lugar, una máquina que actúe como un detector de flanco de bajada, en segundo lugar, un BinA7Seg y el control de aparcamiento propiamente dicho.

#### Detector de flanco de bajada

Antes de empezar a programar este bloque, debemos hacernos un diagrama de estados ya que nos va a ayudar a entender cómo funciona y además nos va a facilitar mucho el trabajo a la hora de realizar la programación en VHDL.



 $\it Figura~1~$  - Diagrama de estados del detector de flanco de bajada

Podemos ver que en este diagrama de estados tenemos tres estados: Esp0, Pulso y Esp1. Inicialmente, si reseteamos el circuito, nuestra entrada vale 1 y por tanto no pasa nada (Estado Esp0). En el momento en el que nuestra entrada vale 0 y el reloj se encuentra en un flanco, cambiamos al estado pulso y nuestra salida vale 1. Este pulso dura un ciclo y vuelve a 0. Si cuando vuelve a 0 la salida, E sigue valiendo 0, esperamos a que se ponga en 1 (Esp1). Por último, si estamos en Pulso o en Esp1 y la entrada vale 1, volvemos al estado inicial.

Cuando vemos un detector de flanco, generalmente vemos que las entradas del diagrama de estados son al revés. Es decir, donde aparecen 1 deberían ser 0 y viceversa. Sin embargo, en esta práctica estamos trabajando con pulsadores que son activos a nivel bajo.

Una vez realizado nuestro diagrama de estados, nos disponemos a programar la máquina en VHDL.

```
use ieee.std_logic_1164.all;
    ⊟entity DetectorFlancobajada is
    □ port(
                    : in std_logic;
           reset_n : in std_logic;
clk : in std_logic;
8
          s
                    : out std_logic
10
        );
    end DetectorFlancobajada;
11
12
13
    ⊟architecture behavioral of DetectorFlancobajada is
14
        type t_estado is (Esp0,Pulso,Esp1);
15
16
        signal estado act, estado sig : t estado;
18
19
20
    ☐TransicionEstados: process(estado_act,e)
21
        estado_sig <=estado_act;
22
23
        case estado act is
   24
         when Esp0 =>
if e = '0' then
25
26
                 estado_sig <= Pulso;
27
              end if;
          when Pulso =>
if e = '0' then
28
29
   Ė
30
                 estado_sig <= Esp1;
              end if;
if e = '1' then
31
32
   Ė
33
                 estado_sig <= Esp0;
34
              end if;
         when Esp1 =>
if e = '1' then
35
36
37
                 estado_sig <= Esp0;
              end if:
38
39
           when others =>
40
              estado_sig <=Esp0;
41
42 end process;
43
    □Salidas: process (estado act)
45
46
47
         s<='0':
        case estado act is
48
49
           when Esp\overline{0} =>
50
              null;
51
           when Pulso =>
52
              s<='1';
53
           when Esp1 =>
54
              null;
55
           when others =>
56
              null;
        end case;
57
58
     end process;
   □VarEstado : process(clk,reset_n)
61
        if reset_n='0' then
62
63
            estado_act <=Esp0;
64
         if falling_edge(clk) then
65
66
              estado_act <= estado_sig;
67
68
        end if;
     end process;
69
    end behavioral;
```

Figura 2 – Código VHDL del detector de flanco de bajada

Una vez hecho el diagrama de estados, es muy fácil comprender el código. En primer lugar, tenemos que definir nuestros tres estados. Después vamos a programar 3 procesos: el primero para las transiciones entre estados dependiendo de la entrada, el segundo cuál es la salida dependiendo del estado actual y el último cómo se cambia de un estado a otro

#### BinA7Seg

Este bloque es un decodificador que tiene como función la representación en hexadecimal de un número de 4 bits en un display de 7 segmentos, tal como se muestra en la figura 1. El código VHDL de este bloque lo podemos ver en la figura 2.




Figura 3 - Representación del 0 al 15 con el componente BinA7Seg

```
USE ieee.std_logic_1164.all;
⊟entity BinA7Seg is
                :in std_logic_vector(3 downto 0);
       salida :out std_logic_vector(6 downto 0)
 end BinA7Seg;
Earchitecture behavioral of BinA7Seg is
 with E select
    salida <=
     "0000001" when "0000",
     "1001111" when "0001",
    "0010010" when "0010",
     "0000110" when "0011"
    "1001100|" when "0100",
"0100100" when "0101",
     "0100000" when "0110"
     "0001111" when "0111"
     "0000000" when "1000"
     "0001100" when "1001"
     "0001000" when "1010"
     "1100000" when "1011"
     "0110001" when "1100"
     "1000010" when "1101"
     "0110000" when "1110"
     "0111000" when "1111"
     "1111111" when others;
  end behavioral;
```

Figura 4 - Código VHDL del BinA7Seg

#### Control Aparcamiento

Este componente es un contador que lo que permite es si entra un coche (hemos pulsado uno de los pulsadores) aumentará el contador en 1 y si sale un coche (hemos pulsado el otro pulsador) disminuirá en uno el número.

Además, hemos añadido las salidas libre y ocupado que representarán las luces de colores (roja y verde) de la placa FPGA.

En este componente hemos tenido en cuenta que si el número de coches es mayor o igual que el máximo de coches permitido no puede permitir entrar más coches y habrá una luz roja. Si el número de coches es menor al máximo, estará la luz en verde y podrán entrar coches.

Finalmente, para ser más precisos hemos tenido en cuenta que puede entrar un coche y salir otro a la vez (es un caso remoto pero posible). Por eso hemos realizado dos entradas entra\_coche y sale\_coche en lugar de hacer una ascendente\_descendente como se suele hacer.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
      ⊟entity ControlAparcamiento is
           port(
max_coches : in std_logic_vector(7 downto 0);
clk : in std_logic;
reset_n : in std_logic;
entra_coche : in std_logic;
sale_coche: in std_logic;
num_coches: out std_logic_vector(7 downto 0);
 10
 11
12
            libre: out std_logic; ocupado: out std_logic;
 13
14
                                out std logic);
 15
16
        end ControlAparcamiento;
 17
      ⊟architecture behavioral of ControlAparcamiento is
 18
19
            signal contador : unsigned(7 downto 0);
signal entra,sale: std_logic;
 20
21
             component DetectorFlancoSubida
      Ė
 22
23
                          : in std logic;
              reset_n : in std_logic;
clk : in std_logic;
 24
25
              clk
 26
                         : out std_logic
27
28
             end component;
20
30
31
            il_DetectorFlanco: DetectorFlancoSubida
            32
     33
34
               reset_n => reset_n,
clk => clk,
35
              clk => cll
s => entra
36
37
            i2 DetectorFlanco: DetectorFlancoSubida
38
            Ė
40
41
               reset_n => reset_n,
              clk =/
                         => clk,
43
44
     process(clk,reset_n)
45
46
47
                 if reset_n='0' then
48
     上
                      contador <= (others =>'0');
49
                 else
50
     if rising_edge(clk) then
                          if contador < unsigned(max_coches) and contador >"00000000" then
if entra='1' then
51
      52
53
54
                               end if:
55
                               if sale='l' then
56
57
                             contador <= contador-1;
end if;
     -
58
                          elsif contador = "000000000" and entra='l' then
59
                              contador <= contador+1;
     上
                          elsif contador = unsigned(max_coches) and sale='1' then
60
                              contador <= contador-1;
61
62
                           end if;
63
                      end if:
65
             end process;
66
             num coches <= std logic vector(contador);
            libre <= '0' when contador=unsigned(max_coches) else '1';
ocupado <= '1' when contador=unsigned(max_coches) else '0';
68
69 end behavioral;
```

Figura 5 - Código VHDL del Contador de Aparcamiento

#### Diseño del circuito

Nuestro circuito va a estar formado por dos detectores de flanco de bajada para que solamente funcione el circuito cuando se pulse el botón, un control aparcamiento para que cuente los coches y dos componentes BinA7Seg que se encargarán de encender las luces de los displays.




Figura 6 – Diagrama de bloques del circuito

#### Diseño del circuito en VHDL

Una vez que tenemos todos los componentes que necesitamos para programar nuestro circuito y entendiendo el diagrama de bloques de la figura 5, podemos escribir el código VHDL de nuestro circuito.

```
library ieee;
        use ieee.std_logic_ll64.all;
use ieee.numeric std.all;
     Flentity PracticalO is
                                  : in std_logic;
: in std_logic;
                  p1
                  reset_n
                                  : in std_logic;
: in std_logic;
10
                  max_coches : in std_logic_vector(7 downto 0);
libre : out std_logic;
11
12
                  libre
                                 : out std_logic;
: out std_logic_vector(6 downto 0);
: out std_logic_vector(6 downto 0)
13
14
                  ocupado
salidal
15
16
                  salida2
17
18
     □architecture structural of Practical0 is
             signal num coches: std logic vector(7 downto 0);
20
21
             signal entra_coche, sale_coche: std_logic;
23
              component DetectorFlancoBajada
     24
             port (
25
               reset_n : in std_logic;
clk : in std_logic;
26
27
28
                            : out std_logic
29
30
31
             end component;
32
     component ControlAparcamiento
33
34
                  max_coches :
                                        in std_logic_vector(7 downto 0);
                                        in std_logic;
in std_logic;
                  clk:
36
37
38
                  reset_n :
                  entra_coche : sale_coche:
                                       in std_logic;
in std_logic;
                                      out std_logic_vector(7 downto 0);
out std_logic;
39
                  num coches:
40
                  libre:
41
                  ocupado :
                                       out std_logic
42
             end component;
```

```
45
          component BinA7Seg
46
     port(
47
            F
                      :in std_logic_vector(3 downto 0);
                    :out std_logic_vector(6 downto 0)
48
            salida
49
          );
50
          end component;
51
52
      begin
53
54
          \verb|il_DetectorFlanco: DetectorFlancoBajada|\\
55
    port map(
            e
                      => p1,
56
57
            reset_n => reset_n,
58
                      => clk.
            clk
59
                   => entra_coche
60
61
          i2_DetectorFlanco: DetectorFlancoBajada
62
63
    port map (
64
            e
                      => p2,
65
            reset n => reset n,
                      => clk,
66
            clk
67
            s
                  => sale_coche
68
69
70
          i_ControlAparcamiento: ControlAparcamiento
71
     port map (
72
              max coches => max coches,
73
              clk
                          => clk,
74
                          => reset_n,
              reset_n
75
               entra_coche => entra_coche,
76
              sale_coche => sale_coche,
77
              num_coches => num_coches,
78
              libre
                          => libre,
79
              ocupado
                          => ocupado
80
81
82
         il BinA7Seg: BinA7Seg
          port map(
83
     \dot{\Box}
84
            E
                     => num_coches(7 downto 4),
85
            salida
                    => salidal
86
88
          i2 BinA7Seg: BinA7Seg
          port map(
89
    ₿
90
            E
                     => num_coches(3 downto 0),
91
            salida
                     => salida2
92
93
   end structural;
```

Figura 7 – Código VHDL del circuito

Finalmente, el último paso antes de realizar la simulación y la implantación física es la asignación de pines.



Figura 8 – Asignación de pines



## Resultados experimentales

#### Simulación

Antes de realizar la simulación es necesario crear un archivo con extensión .vht en el que se indique los intervalos de tiempos y cómo cambia cada variable de entrada. En este caso, no vamos a realizar la simulación de todo nuestro circuito, sino que únicamente lo vamos a hacer de nuestro componente principal que es el control de aparcamiento. Además, deberemos tener esto en cuenta a la hora de realizar la simulación ya que no haremos una gate level simulation sino una rtl simulation.

```
LIBRARY ieee;
      USE ieee.std_logic_1164.all;
   □ENTITY ControlAparcamiento vhd tst IS
    LEND ControlAparcamiento vhd tst;
5 MARCHITECTURE ControlAparcamiento arch OF ControlAparcamiento vhd tst
 6
    IS
    ∃-- constants
8
     -- signals
9
     SIGNAL clk : STD LOGIC:='0';
10
     SIGNAL entra_coche : STD_LOGIC;
      SIGNAL libre : STD_LOGIC;
     SIGNAL max_coches : STD_LOGIC_VECTOR(7 DOWNTO 0);
12
     SIGNAL num_coches : STD_LOGIC_VECTOR(7 DOWNTO 0);
13
     SIGNAL ocupado : STD LOGIC;
14
15
     SIGNAL reset_n : STD_LOGIC;
16
     SIGNAL sale_coche : STD_LOGIC;
17 ECOMPONENT ControlAparcamiento
18 ⊟PORT (
     clk : IN STD LOGIC;
20
      entra coche : IN STD LOGIC;
21
      libre : OUT STD LOGIC;
     max_coches : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
num_coches : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
22
23
    ocupado : OUT STD LOGIC;
reset_n : IN STD LOGIC;
sale_coche : IN STD LOGIC);
24
25
26
27
     END COMPONENT;
     BEGIN
     i1 : ControlAparcamiento
30 PORT MAP (
     -- list connections between master ports and signals
clk => clk,
31
32
     entra_coche => entra_coche,
libre => libre,
33
34
35
     max_coches => max_coches,
36
      num coches => num coches,
37
     ocupado => ocupado,
38
      reset n => reset n,
39
    sale_coche => sale_coche);
40 ⊟init : PROCESS
41
     -- variable declarations
     BEGIN
42
43
      -- code that executes only once
44
     WAIT;
    END PROCESS init;
46
     clk <= not clk after 50 ns;
47 ⊟always : PROCESS
48
    BEGIN
      reset_n <= '0';
49
      entra_coche <= '0';
50
      sale_coche <= '0';
51
      max_coches <= X"07";</pre>
52
53
      wait for 160 ns;
      reset_n <= '1';
54
      wait for 100 ns;
55
56 ☐ for n in 0 to 8 loop
      entra_coche <= '1';
wait for 500 ns;
57
58
      entra_coche <= '0';
59
      wait for 600 ns;
60
61
      end loop;
62
      assert num coches = max coches
      report "Error el contador no satura"
63
      severity failure;
64
      assert ocupado <= '1'
65
66 report "Error, la salida ocupado no funciona"
```

```
severity failure;
67
68  for n in 0 to 3 loop
69  sale_coche <= '1';
70
       wait for 500 ns;
71
       sale_coche <= '0';</pre>
72
       wait for 600 ns;
73
       end loop;
74
       wait for 100 ns;
75
      assert num coches = X"03"
76
       report "Error: el contador cuenta mal hacia abajo"
77
       severity failure;
78
       assert ocupado <= '0'
      report "Error, la salida libre no funciona"
79
80
       severity failure;
81
       wait for 100 ns;
82
       assert false
       report "Fin de la simulacion"
83
       severity failure;
84
85
      WAIT:
     LEND PROCESS always;
86
87
     END ControlAparcamiento_arch;
```

Figura 9 - Código de la simulación




Figura 10 - Simulación

#### Implantación física

Tras haber realizado la simulación y haber comprobado que todo funcionaba correctamente, ya podemos implementar nuestro esquema en la placa y comprobar si nuestro esquema realiza la acción para la que lo hemos diseñado. En la placa hemos asignado el número máximo de coches mediante los 8 interruptores. Las entradas y salidas del circuito serán asignadas mediante dos pulsadores y la luz verde y roja determinará si hay sitio para aparcar o no. Además, el número de coches que hay en el aparcamiento se verá siempre en el display de números. En nuestro caso, cometimos un pequeño error a la hora de asignar los displays, ya que sería más visible que los bits menos significativos estuvieran en el display de la derecha y los menos a la izquierda pero nos equivocamos a la hora de asignar los pines.

Los resultados obtenidos han sido los siguientes:




Figura 11 – Entrando coches




Figura 12- Saliendo coches




Figura 13 – Máximo de coches alcanzado (no suma más)




Figura 14 – Mínimo de coches alcanzado (no resta más)

## Conclusiones y análisis de resultados

Antes de empezar esta práctica nos fijamos unos objetivos y ahora que hemos llegado al final de esta, debemos analizar si hemos cumplido esos objetivos.

El primero de estos objetivos era el de comprender el funcionamiento de los contadores. Es cierto, que el contador que hemos programado era parecido a alguno que ya habíamos estudiado. Sin embargo, había una serie de detalles que diferenciaban a este contador de otros como el detector de flanco o que te permitía tanto restar como sumar dependiendo de la entrada. Por lo tanto, programar este contador nos ha servido para profundizar más en los contadores y comprender mejor su funcionamiento.

Otro objetivo que nos hemos fijado al principio de esta práctica era el de diseñar y simular un control de aparcamiento. Este objetivo lo hemos cumplido porque hemos terminado la práctica y nuestro código ha funcionado correctamente tanto en la simulación como en la placa.

El último de los objetivos que nos habíamos fijado era el de escribir circuitos secuenciales utilizando VHDL. Como se puede observar, hemos utilizado procesos que dependían de un reloj en todos nuestros diseños, tanto en el detector de flanco como en el contador. Por lo tanto, hemos aprendido y dominado como describir circuitos secuenciales con VHDL.