计算机组成原理 实验报告

姓名: 宋玮 学号: PB20151793 实验日期: 2022.4.3

一、实验题目:

Lab03 汇编程序设计

二、实验目的:

- ▶ 熟悉 RISC-V 汇编指令的格式
- ▶ 熟悉 CPU 仿真软件 Ripes,理解汇编指令执行的基本原理(数据通路和控制器的协调工作过程)
- ▶ 熟悉汇编程序的基本结构,掌握简单汇编程序的设计
- ➤ 掌握汇编仿真软件 RARS (RISC-V Assembler & Runtime Simulator)的使用方法,会用该软件进行汇编程序的仿真、调试以及生成 CPU 测试需要的指令和数据文件 (COE)

三、实验平台:

Ripes, Rars

四、实验过程及结果:

如下所示:

● 理解并仿真 RIPES 示例汇编程序


加载 Ripes 示例汇编程序 (Console Printing);

选择单周期 CPU 数据通路;

单步执行程序;

观察数据通路控制信号和寄存器内容的变化;

如下图: 左边是数据通路控制信号, 右边是寄存器内容; 按">"号即可单步执行。




● 用 rars 测试六条指令

1.汇编程序(test.asm)如下:


```
. data
out: .word 0xff
                      #led, 初始全亮
in: .word Oxfe
                       #switch
. text
la a0, out
                      #仿真需要
sw x0, 0(a0)
                           #test sw: 全灭led
addi t0, x0, 0xff
                           #test addi: 全亮led
sw t0, 0(a0)
lw t0, 4(a0)
                            #test lw: 由switch设置led
sw t0, 0(a0)
                      #load in to out
addi t1, x0, 1
                           #test add
add t0, t1, t0
                      #t0=t0+t1
sw t0, 0(a0)
                      #load to out
addi t2, x0, 2
loop:
beq t2, x0, exit
                           #test beq
addi t2, t2, -1
sw t2, 0(a0)
jal x1, loop
                           #test jal
exit:
```

(1) test sw




m[out]变为 0

(2) test addi



m[out]从 0 变为 0xff


(3) test lw



t0=m[in]=0xfe

随后将 t0 存入 m[out]

(4) test add



t0=0xfe


t1=1

t0=t0+t1=0xff


随后将 t0 存入 m[out]

(5) test beq

初始 t2=2,不满足 t2=0,故不跳转,而执行下一条指令




当 t2=0 时, 跳转至 exit 处, 退出程序



(6) test jal

将下一条指令地址保存在 x1 中,并跳转至循环 loop 处(beq t2,x0,exit)



2.导出 coe 文件

testdata.coe	2022/4/3 14:50	COE 文件	11 KB
testins.coe	2022/4/3 14:51	COE 文件	1 KB

● 编写斐波那契的汇编程序

1.fibonacci 汇编程序如下:


注:

initial 是数列前两项 f1, f2; in 是 n 值;

out 是输出 f (n);

```
. data
initial: .word 1,2
in:.word 4
out:.word 0
. text
la t0, initial
lw t1,0(t0) #t1=1
lw t2, 4(t0) #t2=2
lw t4,8(t0)
addi t4, t4, -2
loop:
        beq t4, zero, exit
        add t3, t1, t2
        sw t3, 12(t0)
        add t1, t2, zero
        add t2, t3, zero
        addi t4, t4, -1
jal x1 loop
exit:
```

如上图, 当 in=4, 也即 n=4 时, f(4)=5 (最后的值可在 t3 处看出, 红色方框已框出)



2.导出 coe 文件

3.在 ripes 上运行

