

D触发器

T触发器




2020/11/14 模拟与数字电路 一 锁存器与触发器 2020/11/14 模拟与数字电路 一 锁存器与触发器

JK触发器



数字逻辑基础与Verilog设计






图 3.16 块之间用行波进位方式的层次化超前进位加法器






图 3.17 一个层次化超前进位加法器

实现上述运算的电路可以排列成如图 3.35 所示的一个阵列。与图 3.34c 中用浅灰色表示的行一样,图 3.35 中产生部分积的与门和全加器也用浅灰色显示,这些全加器连接成行波进位加法器。也可以使用其他类型的加法器以获得更快的乘法器。[1]





 So

 w₁

 w₂

 w₃

 c) 电路

 So

 w₂

 w₃

 1

 w₂

 w₃

 1

 w₂

 w₃

 1

 w₂

 0

 1

 w₂

 0

 1

 w₂

 0

 1

 0

 2

 2

 3

 4

 3

 4

 3

 4

 4

 5

 4

 4

 5

 4

 5

 6

 4

 5

 6

 6

 7

 8

 8

 9

 8

 8

 9

 8

 9

 8

 8

 8

 9

 8

 9

 9

 9


 1

 1

 1

 1

图 4.2 一个 4 选 1 选择器








图 4.17 采用译码器构建的 4 选 1 多路选择器




AeqB: A=B; AgtB: A>B; AltB: A<B;


• 一个简单的移位寄存器




• 三维递增计数器



• 三位递减计数器



• T_ff 四位同步递增计数器



↑图5.21




图 5.22 包含使能和清零功能的递增计数器

如图 5.22 所示。该电路是在图 5.21 的计数器的基础上增加了 1 个与门,使能信号直接输入第 1 个触发器的 T 输入端。使能端也连接到各级的与门链路中,这意味着如果 Enable=0,则所有触发器的输入 T 都等于 0; 若 Enable=1,则该电路为如前所述的计数器。




图 5.24 具有并行加载能力的计数器






图 5.26 异步复位的模 6 计数器



• 环形计数器: 用One-Hot码存储 (eg.00001000)



• Johnson计数器:

