Verilog运算时需要注意位数，若将exp16位的数据赋给11位会产生错误的位数