
Výstupní zpráva

Martin Knotek, xknotem00

May 4, 2026

1 Architektura navrženého obvodu

1.1 Schéma obvodu



1.2 Popis funkce


Data vstupují do dvou klopných obvodů, které signál synchronizují. Dále putují do posuvného registru, který je aktualizován podle signálu SAVE, a do modulu FSM (Finite State Machine), který je mozkem celého obvodu. Ten ovládá dva čítače; první čítá, kolik bitů bylo uloženo, druhý čítá takt hodin. Porovnáním těchto čítačů s danou konstantou obvod generuje ovládací signály MID a STOP. Po načtení jednoho bytu FSM na základě správné hodnoty STOP BITU vysílá signál DOUT_VLD.

2 Návrh automatu

2.1 Schéma automatu

Legenda:


- Stavy automatu: IDLE, START, READ, STOP
- Vstupní signály: DIN, MID, STOP
- Mealyho výstupy: SAVE, DOUT_VLD
- Moorovy výstupy: CNT_CE, DATA_CNT_RES



2.2 Popis funkce

Automat začíná ve stavu IDLE, ze kterého přechází do stavu START v případě detekce logické 0 na DIN. Ve stavu START automat aktivuje čítač signálem CNT_CE. Ten generuje signál MID, který určuje dosažení poloviny bitového intervalu. Obvod vyhodnotí START BIT a přechází do stavu READ, popřípadě IDLE. Ve stavu READ obvod vysílá signál SAVE, který mimo jiné inkrementuje počítadlo bitů, které generuje signál STOP při hodnotě 7 (0b111). Tedy signál STOP značí čtení posledního bitu, obvod tedy vysílá signál SAVE a přechází do stavu STOP. Stav STOP vyhodnocuje validitu STOP BITU a podle ní vysílá signál DOUT_VLD.

3 Snímek obrazovky ze simulací



Program byl spuštěn na Fedora linux, do spouštěcího skriptu jsem přidal řádek '$GHDL - e$GHDLFLAGS testbench' aby běžel na mém zařízení.