

Politecnico di Milano

Dip. di Elettronica, Informazione e Bioingegneria

prof. prof. Luca Breveglieri Gerardo Pelosi prof.ssa Donatella Sciuto prof.ssa Cristina Silvano

AXO – Architettura dei Calcolatori e Sistemi Operativi PRIMA PARTE – martedì 12 settembre 2023

Cognome Nome	
MatricolaFirma	

Istruzioni

Si scriva solo negli spazi previsti nel testo della prova e non si separino i fogli.

Per la minuta si utilizzino le pagine bianche inserite in fondo al fascicolo distribuito con il testo della prova. I fogli di minuta, se staccati, vanno consegnati intestandoli con nome e cognome.

È vietato portare con sé libri, eserciziari e appunti, nonché cellulari e altri dispositivi mobili di calcolo o comunicazione. Chiunque fosse trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.

Non è possibile lasciare l'aula conservando il tema della prova in corso.

Tempo a disposizione 1 h: 30 m

Valore indicativo di domande ed esercizi, voti parziali e voto finale:

esercizio	1	(6	punti)	
esercizio	2	(2	punti)	
esercizio	3	(6	punti)	
esercizio	4	(2	punti)	
- 4			- 13	
voto fina	ıle: (16	punti)	

CON SOLUZIONI (in corsivo)

esercizio n. 1 - linguaggio macchina

prima parte - traduzione da C ad assembler

Si deve tradurre in linguaggio macchina simbolico (assemblatore) *RISC-V* il frammento di programma C riportato sotto. Il modello di memoria è quello **standard** *RISC-V* e le variabili intere sono da **64 bit**, **salvo sia specificato diversamente nel codice**. Non si tenti di accorpare od ottimizzare insieme istruzioni C indipendenti. Si facciano le ipotesi seguenti:

- il registro "frame pointer" fp non è in uso
- le variabili locali sono allocate nei registri, se possibile
- vanno **salvati** (a cura del chiamante o del chiamato, secondo il caso) **solo i registri necessari**
- l'allocazione delle variabili in memoria è non allineata (non c'è frammentazione di memoria)

Si chiede di svolgere i quattro punti seguenti (usando le varie tabelle predisposte nel seguito):

- 1. **Si descriva** il segmento dei dati statici indicando gli indirizzi assoluti iniziali delle variabili globali e **si traducano** in linguaggio macchina le dichiarazioni delle variabili globali.
- 2. **Si descriva** l'area di attivazione della funzione eval, secondo il modello RISC V, e l'allocazione dei parametri e delle variabili locali della funzione eval usando le tabelle predisposte.
- 3. Si traduca in linguaggio macchina il codice degli statement riquadrati nella funzione main.
- 4. **Si traduca** in linguaggio macchina il codice **dell'intera funzione** eval (vedi tab. 4 strutturata).

```
/* costanti e variabili globali
                                                              */
#define N 9
                                       /* costante da 32 bit
                                                              */
typedef long long int LONG
int parity, diff = 0
                                        /* interi da 32 bit
LONG VECT [N]
/* funzione eval
                                                              */
int eval (LONG * addr, int * res) {
   LONG idx, par, null
   par = 0
   null = N
   for (idx = 0; idx < N; idx++) {
      if (addr [idx] != 0) {
         par = par \mid \mid 1
                             /* OR logico bit a bit
                                                              */
      } else {
         par = par && 0 /* AND logico bit a bit
                                                              */
         null--
      } /* if */
   } /* for */
   *res = (int) par
                           /* cast da LONG a INT a 32 bit */
   return (N - null)
   /* eval */
                                                              */
/* programma principale
int main ( )
   diff = eval
                (VECT,
                       &parity)
   /* main */
```

punto 1 – segmento dati statici

contenuto simbolico	indirizzo assoluto iniziale (in hex)	
VECT [N - 1]	0x 0000 0000 1000 0048	inc
VECT [0]	0x 0000 0000 1000 0008	
DIFF	0x 0000 0000 1000 0004	
PARITY	0x 0000 0000 1000 0000	indi

ndirizzi alti

indirizzi bassi

pur	punto 1 – codice della sezione dichiarativa globale (numero di righe non significativo)			
	. eqv	N, 9		// costante numerica
	.data	0x 0000 0000	1000 0000	// seg. dati statici standard
PARITY:	. space	4	// varglob	PARITY (intero 32 bit non iniz.)
DIFF:	.word	0	// varglob	DIFF (intero 32 bit iniz.)
VECT:	. space	72	// varglob	VECT (9 x 8 byte = 72 byte)

punto 2 – area di attivazione della funz		
contenuto simbolico	spiazz. rispetto a stack pointer	
s0 salvato (idx)	+16	indirizzi alti
s1 salvato (par)	+8	
s2 salvato (null)	+0	← sp (fine area)
		indirizzi bassi

La funzione eval è di tipo foglia e non salva in pila il registro di rientro ra. Ha tre variabili locali.

punto 2 – allocazione dei parametrie delle variabili locali di EVAL nei registri		
parametro o variabile locale	registro	
addr	a2	
res	a3	
idx	<i>s0</i>	
par	<i>s1</i>	
null	<i>s2</i>	

	punto 3 – codice dello statement riquadrato in MAIN (num. righe non significativo)				
//	diff =	eval	(VECT,	&parity)	
MAIN	: la	a2,	VECT	// prepara param ADDR	
	la	a3,	PARITY	// prepara param RES	
	jal	EVA.	L	// chiama funz EVAL	
	la	t0,	DIFF	// carica ind varglob DIFF	
	sw	a0,	(t0)	// aggiorna varglob DIFF (a 32 bit)	

```
punto 4 – codice della funzione EVAL (numero di righe non significativo)
                             // COMPLETARE - crea area attivazione
              sp, sp, -24
EVAL:
        addi
        // direttive EQV e salvataggio registri - NON VANNO RIPORTATI
        // par = 0
                             // aggiorna varloc PAR
        mv s1, zero
        // null = N
        1i
              s2, N
                              // aggiorna varloc NULL
        // for (idx = 0; idx < N; idx++)
                            // inizializza varloc IDX
        mv s0, zero
FOR:
        1i
             t0, N
                             // carica cost N (32 bit)
              s0, t0, ENDOFR // se IDX >= N vai a ENDFOR
        bge
        // if (addr [idx] != 0)
IF:
                             // allinea indice IDX
        slli t0, s0, 3
                             // calcola ind di elem ADDR [IDX]
        add t1, a2, t0
        1d
              t2, (t1)
                             // carica elem ADDR [IDX]
              t2, zero, ELSE // se ADDR[IDX] == 0 vai a ELSE
        beg
        // par = par || 1
THEN:
        ori s1, s1, 1
                             // aggiorna varloc PAR
              ENDIF
                              // vai a ENDIF
ELSE:
        // par = par && 0
        andi s1, s1, 0
                             // aggiorna varloc PAR
        // null--
        addi s2, s2, -1
                             // aggiorna varloc NULL
ENDIF:
        addi s0, s0, 1
                              // aggiorna varloc IDX
              FOR
                              // vai a FOR
        j
ENDFOR:
        // *res = par
        sw s1, (a3)
                            // aggiorna ogg. a 32 bit puntato da RES
        // return (N - null)
        1i t0, N
                             // carica cost N (a 32 bit)
              a0, t0, s2
                             // calcola espr. e prepara VALUSC
        // il ripristino dei registri non va riportato
                             // elimina area di attivazione
        addi sp, sp, 24
                              // rientra a chiamante
        jr
```

assemblaggio e collegamento

Dati i due moduli assemblatore sequenti, si compilino le tabelle (in parte già compilate) relative a:

- 1. i due moduli oggetto MAIN e WIDGET (aggiungendo le istruzioni e gli argomenti mancanti si indichino direttamente qui i valori degli spiazzamenti nelle istruzioni autorilocanti)
- 2. le basi di rilocazione del codice e dei dati di entrambi i moduli
- 3. la tabella globale dei simboli
- 4. la tabella di impostazione del calcolo delle costanti e degli spiazzamenti di istruzione e di dato (solo i calcoli che si ritengono necessari)
- 5. la tabella del codice eseguibile

	modulo MAIN			mod	lulo WIDGET
	. eqv	тот, 1023		.data	
			BOX:	.dword	d 129
	.data		BASKET:	.dword	d 0
NUM1:	.word	7			
NUM2:	.word	1000		.text	
VECT:	.space	100		.globl	L WIN
			WIN:	beq	t0, a2, PREV
	.text			ld	t1, (to)
	.globl			la	t3, NUM2
MAIN:	addi t0	, a0, TOT	PREV:	sd	a2, (t0)
	li a3	, BOX		addi	a1, a1, 33
BEFORE:	beq a0	, zero, AFTER			BEFORE
	jal WII	N		J	221 01.2
	addi t1	, a0, 0			
AFTER:	bne t1	, a3, PREV			
	addi ze	ro, zero, O			

Regola generale per la compilazione di **tutte** le tabelle contenenti codice:

- espandere tutte le pseudo-istruzioni
- i codici operativi e i nomi dei registri vanno indicati in formato simbolico
- tutte le costanti numeriche all'interno del codice vanno indicate in esadecimale, con o senza prefisso 0x, e di lunghezza giusta per il codice che rappresentano

esempio: un'istruzione come addi t0, t0, 15 è rappresentata: addi t0, t0, 0x 00F

• nei moduli oggetto i valori numerici che non possono essere indicati poiché dipendono dalla rilocazione successiva, vanno posti a zero e avranno un valore definitivo nel codice esequibile

(1) - moduli oggetto modulo main modulo WIDGET dimensione testo: 20 hex (32 dec) dimensione testo: 1C hex (28 dec) dimensione dati: 6C hex (108 dec) dimensione dati: 10 hex (16 dec) testo testo indirizzo indirizzo istruzione (COMPLETARE) istruzione (COMPLETARE) di parola di parola 0 addi t0, a0, 0x 3FF (= +1023) 0 beq t0, zero, 0x008 (= +8)lui a3, **0x 0000 0** 4 1d t1, (t0) auipc t3, 0x 0000 0 8 addi a3, a3, 0x 000 8 beq a0, zero, 0x 006 (= +6)t3, t3, 0x 000 С С addi 10 jal ra, 0x 0 0000 10 sd a2, (t0) 14 addi t1, a0, 0 addi a1, a1, 0x021 18 18 jal ra, **0x 0 0000** bne t1, a3, **0x 000** 1C 1C addi zero, zero, 0 20 20 dati dati indirizzo indirizzo contenuto contenuto di parola di parola 0 0x 0000 0007 (NUM1) 0x 0000 0000 0000 0081 (BOX) 4 0x 0000 03E8 (NUM2) 8 0x 0000 0000 0000 0000 (BASKET) 8 (VECT) non specificato tabella dei simboli tabella dei simboli tipo può essere T(testo) oppure D(dato) tipo può essere T(testo) oppure D(dato) simbolo tipo valore simbolo tipo valore NUM1 0x 0000 0000 0000 0000 BOX 0x 0000 0000 0000 0000 NUM2 0x 0000 0000 0000 0004 BASKET D 0x 0000 0000 0000 0008 VECT D 0x 0000 0000 0000 0008 WIN T0x 0000 0000 0000 0000 0x 0000 0000 0000 0010 PREV BEFORE 0x 0000 0000 0000 000C TTAFTER T0x 0000 0000 0000 0018 tabella di rilocazione tabella di rilocazione indirizzo indirizzo cod. operativo simbolo cod. operativo simbolo di parola di parola 4 lui BOX8 auipc NUM2 C8 addi addi NUM2 BOX10 jal WIN18 jal **BEFORE** 18 bne PREV

	(2) — posizione in memoria dei moduli			
	modulo main	modulo WIDGET		
base del testo:	0x 0000 0000 0040 0000	base del testo: 0x 0000 0000 0040 0020		
base dei dati:	0x 0000 0000 1000 0000	base dei dati: 0x 0000 0000 1000 006C		

(3) — tabella globale dei simboli				
simbolo	valore finale	simbolo	valore finale	
NUM1	0x 0000 0000 1000 0000	вох	0x 0000 0000 1000 006C	
NUM2	0x 0000 0000 1000 0004	BASKET	0x 0000 0000 1000 0074	
VECT	0x 0000 0000 1000 0008	WIN	0x 0000 0000 0040 0020	
BEFORE	0x 0000 0000 0040 000C	PREV	0x 0000 0000 0040 0030	
AFTER	0x 0000 0000 0040 0018			

(4) tabella OPZIONALE per calcolare costanti e spiazzamenti di istruzione e di dato RIPORTARE SOLO I CALCOLI CHE SI RITENGONO NECESSARI PER COMPRENDERE LA SOLUZIONE (numero di righe non significativo)

modulo main	modulo LIBMATH
<pre>lui %hi(BOX) = 0x 0000 0000 1000 006C = 0x 1000 0 (20 bit sup + delta[11] che qui vale 1)</pre>	<pre>beq %pcrel(PREV) / 2 = (0x 0000 0000 0000 0030 - 0x 0000 0000 0000 0020) / 2 = 0x 0000 0000 0000 0010 / 2 == 0x 008 (12 bit inf) - AUTORILOCANTE</pre>
addi %lo(BOX) = 0x 0000 0000 1000 006C = 0x 06C (12 bit inf)	<pre>auipc %pcrel_hi(NUM2) = 0x 0000 0000 1000 0004 - 0x 0000 0000 0040 0028 = 0x 0000 0000 0FBF FFDC = 0x 0FCO 0 (20 bit sup + delta[11] che qui vale 1)</pre>
<pre>beq %pcrel(AFTER) / 2 = (0x 0000 0000 0000 0018 - 0x 0000 0000 0000 000C) / 2 = 0x 0000 0000 0000 000C / 2 == 0x 006 (12 bit inf) - AUTORILOCANTE</pre>	<pre>addi %pcrel_lo(NUM2) = 0x 0000 0000 1000 0004 - 0x 0000 0000 0040 0028 = 0x 0000 0000 0FBF FFDC = 0x FDC (12 bit inf)</pre>
<pre>jal %pcrel(WIN) / 2 = (0x 0000 0000 0040 0020 - 0x 0000 0000 0040 0010) / 2 = 0x 0000 0000 0000 0010 / 2 = 0x 0 0008 (20 bit inf)</pre>	<pre>jal %pcrel(BEFORE) / 2 = (0x 0000 0000 0040 0000C - x 0000 0000 0040 0038) / 2 = 0x FFFF FFFF FFFF FFD4 / 2 = 0x F FFEA (20 bit inf)</pre>
<pre>bne %pcrel(PREV) / 2 = (0x 0000 0000 0040 0030 - 0x 0000 0000 0040 0018) / 2 = 0x 0000 0000 0000 0018 / 2 == 0x 00C (12 bit inf)</pre>	

NELLA TABELLA DEL CODICE ESEGUIBILE SI CHIEDONO SOLO LE ISTRUZIONI DEI MODULI MAIN E LIBGCC CHE ANDRANNO COLLOCATE AGLI INDIRIZZI SPECIFICATI

	(5) – codice eseguibile			
	testo			
indirizzo (hex)	codice (con codici operativi e registri in forma simbolica)			
4	lui a3, 0x 1000 0 // MAIN: li BOX			
8	addi a3, a3, 0x 06C // MAIN: li BOX			
С	beq a0, zero, 0x 006 // MAIN: beq AFTER			
10	jal ra, zero, 0x 0 0008 // MAIN: jal WIN			
18	bne t1, a3, 0x 0 00C // MAIN: bne PREV			
•••				
20	beq t0, zero, 0x 008 // WIDGET: beq PREV			
•••				
28	auipc t3, 0x 0FC0 0 // WIDGET: la NUM2			
2C	addi t3, t3, 0x FDC // WIDGET: la NUM2			
•••	•••			
38	jal ra, Ox F FFEA // WIDGET: jal BEFORE			
•••	•••			

esercizio n. 2 - logica digitale

logica sequenziale

Sia dato il circuito sequenziale con 2 ingressi I1 e I2 descritto dalle equazioni logiche seguenti:

$$D1 = I1 \text{ or } Q2$$


$$D2 = (not Q1) xor I2$$

$$U = not (D2 xor I1)$$

Il circuito è composto dai **due** bistabili master / slave di tipo D (D1, Q1) e (D2, Q2), con Di ingresso del bistabile e Qi stato / uscita del bistabile.

Si chiede di completare il diagramma temporale riportato qui sotto. Si noti che:

- si devono trascurare completamente i ritardi di propagazione delle porte logiche AND e OR, e i ritardi di commutazione dei bistabili
- i bistabili sono di tipo master-slave con uscita che commuta sul fronte di discesa del clock



esercizio n. 3 - microarchitettura del processore pipeline

prima parte – pipeline e segnali di controllo

Sono dati il seguente frammento di codice **macchina** $RISC\ V$ (simbolico), che inizia l'esecuzione all'indirizzo indicato, e i valori iniziali per alcuni registri e parole di memoria – **notazione:** $0^4 = 0000$, e così via.

indirizzo hex a 64 bit	codice RISC V
04 04 0040 08	00 ld t1, 0x 0BB(t4)
04 04 0040 08	04 sd t3, 0x 0A7(t2)
04 04 0040 08	08 nop
04 04 0040 08	oc add t5, t1, t2
04 04 0040 08	10 addi t6, t1, 0x 001
04 04 0040 08	14

registro	contenuto iniz - hex 64 bit
t0	04 04 0110 A010
t1	04 04 0000 1111
t2	04 04 1060 3455
t3	04 04 0050 0000
t4	04 04 1060 0B55
memoria	contenuto iniz - hex 64 bit
04 04 1060 0C10	04 04 0044 0FFF (t1 finale)
04 04 1060 OC14	04 04 11FF 0040
04 04 1060 34FC	04 04 48F0 6610

Si consideri il **ciclo di clock 5**, in cui l'esecuzione delle istruzioni nei vari stadi è la seguente:

			ciclo di clock									
		1	2	3	4	5	6	7	8	9	10	11
istruzione	1 – ld	IF	ID	EX	MEM	WB						
	2 – sd		IF	ID	EX	MEM	WB					
	3 – nop			IF	ID	EX	MEM	WB				
	4 - add				IF	ID	EX	MEM	WB			
	5 - addi					IF	ID	EX	MEM	WB		

1) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione *ld* (load):

 $0^4 \ 0^4 \ 1060 \ 0B55 \ + \ 0^4 \ 0^4 \ 0000 \ 00BB \ = \ 0^4 \ 0^4 \ 1060 \ 0C10 \ _$

2) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione *sd* (store):

 $0^4 \ 0^4 \ 1060 \ 3455 \ + \ 0^4 \ 0^4 \ 0000 \ 00A7 \ = \ 0^4 \ 0^4 \ 1060 \ 34FC \ ______$

3) Calcolare il valore del risultato (t1 + t2) dell'istruzione add (addizione):

4) Calcolare il valore del risultato (t1 + 0x001) dell'istruzione *addi* (addizione con immediato):

Completare le tabelle.

I campi di tipo *Istruzione* e *NumeroRegistro* possono essere indicati in forma simbolica, tutti gli altri in esadecimale (prefisso 0x implicito). Utilizzare **n.d.** se il valore non può essere determinato. N.B.: <u>tutti</u> i campi vanno completati con valori simbolici o numerici, tranne quelli precompilati con ******.

	segnali all'ingresso dei registri di interstadio									
(:	subito prima del fronte di	SALITA del clock ciclo	5)							
IF	ID	EX	MEM							
(addi)	(add)	(nop)	(sd)							
registro IF/ID	registro ID/EX	registro EX/MEM	registro MEM/WB							
	.WB.MemtoReg	.WB.MemtoReg	.WB.MemtoReg							
	0	X	X							
	.WB.RegWrite	.WB.RegWrite	.WB.RegWrite							
	1	0	0							
	.M.MemWrite	.M.MemWrite								
	0	0								
	.M.MemRead	.M.MemRead								
	0	0								
	.M.Branch	.M.Branch								
	0	0								
.PC	.PC	.PC								
0 ⁴ 0 ⁴ 0040 0810	0 ⁴ 0 ⁴ 0040 080C	*******								
istruzione	.(Rs1) <i>(t1) finale</i>									
addi	0 ⁴ 0 ⁴ 0044 0FFF									
	.(Rs2) <i>(t2)</i>	.(Rs2)								
	<i>0⁴ 0⁴ 1060 3455</i>	*********								
	.Rd	.Rd	.Rd							
	<i>t5 1E</i>	*********	*********							
	.imm/offset est. 64-bit	.ALU_out	.ALU_out <i>ind mem sd</i>							
	******	*********	0 ⁴ 0 ⁴ 1060 34FC							
	.EX.ALUSrc	.Zero	.DatoLetto							
	0	******	*********							

segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock – ciclo 5)										
RF.RegLettura1 t1 06 add	RF.DatoLetto1 04 04 0000 1111 (t1) iniziale	RF.RegScrittura t1 06 ld								
RF.RegLettura2 t2 07 add	RF.DatoLetto2 0 ⁴ 0 ⁴ 1060 3455 (t2)	RF.DatoScritto Of Of 0044 OFFF (t1) finale								

seconda parte - gestione di conflitti e stalli

Si consideri la sequenza di istruzioni sotto riportata eseguita in modalità pipeline:

ciclo di clock

istruzione			1	2	3	4	5	6	7	8	9	10
1	sd	t1, 0x 00A(t0)	IF	ID 0, 1	EX	MEM	WB					
2	ld	t2, 0x 00B(t0)		IF	ID 0	EX	MEM	WB <u>2</u>				
3	add	t3, t1, t2			IF	ID 1, 2	EX	MEM	WB <i>3</i>			
4	add	t4, t3, t3				IF	ID 3	EX	MEM	WB 4		
5	sd	t4, 0x 00C(t0)					IF	ID <i>0, 4</i>	EX	MEM	WB	

Si risponda alle domande seguenti:

punto 1

- a. Definire **tutte le dipendenze di dato** completando la **tabella 1** della pagina successiva (colonne "*punto 1a*") indicando quali generano un conflitto, e per ognuna di queste quanti stalli sarebbero necessari per risolvere tale conflitto (stalli teorici), considerando la pipeline **senza** percorsi di propagazione.
- b. Disegnare in **diagramma A** il diagramma temporale della pipeline senza propagazione di dato, con gli stalli **effettivamente** risultanti, e riportare il loro numero in **tabella 1** (colonne "*punto 1b*").

diagramma A

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1. sd	IF	ID 0, 1	EX	M	WB											
2. ld		IF	ID 0	EX	M	WB 2										
3. add			IF	ID stall	ID stall	ID 1, 2	EX	M	WB 3							
4. add				IF stall	IF stall	IF	ID stall	ID stall	ID 3	EX	M	WB 4				
5. sd							IF stall	IF stall	IF	ID stall	ID stall	ID 0, 4	EX	М	WB	_

punto 2

Si faccia l'ipotesi che la pipeline sia **ottimizzata** e dotata dei seguenti percorsi di propagazione: **EX / EX**, **MEM / EX , MEM / MEM**:

- a. Disegnare in **diagramma B** il diagramma temporale della pipeline, indicando **i percorsi di propagazione** che devono essere attivati per risolvere i conflitti e gli eventuali **stalli** da inserire affinché la propagazione sia efficace.
- b. Indicare in **tabella 1** le dipendenze, i percorsi di propagazione attivati con gli stalli associati, e il ciclo di clock nel quale sono attivi i percorsi di propagazione.

diagramma B

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1.sd t1	IF	ID 0, 1	EX	М	WB										
2.1d t2		IF	ID O	EX	M (2)	WB (2)									
3.add t3			IF	ID stall	ID 1, 2	EX (3)	M (3)	WB (3)							
4.add t4				IF stall	IF	ID 3	EX (4)	M (4)	WB (4)						
5.sd t4						IF	ID 0, 4	EX	M	WB					

tabella 1

punto 1a										
N° istruzione	N° istruzione da cui dipende	registro coinvolto	conflitto (si/no)	N° stalli teorici						
3	2	t2	si	2						
4	3	t3	sì	2						
5	4	t4	si	2						

punto 1b							
N° stalli effettivi							
2							
2							
2							

punto 2b								
stalli + percorso di propagazione	ciclo di clock in cui è attivo il percorso							
1 stallo + MEM / EX	6							
EX / EX	7							
EX / EX	8							

esercizio n. 4 - domande su argomenti vari

memoria cache

Si consideri un sistema di memoria costituito da una memoria centrale di **32 blocchi** e da una memoria cache **dati** di **8 blocchi** di tipo **set-associativa** (associativa a **gruppi** o a **insiemi**) a **2 vie**. Tale memoria cache utilizza un algoritmo di sostituzione del blocco di tipo **LRU** e una strategia di gestione della scrittura di tipo **write-back** (scrittura differita), **ossia il blocco di cache modificato viene scritto in memoria centrale solo quando occorre sostituirlo in cache.**

Gli indirizzi dei blocchi di memoria siano espressi in notazione decimale come segue:

Gli indirizzi dei blocchi di cache siano espressi in lettere come seque:

Essendo la cache set-associativa a 2-vie, è organizzata in 4 set (insiemi) ciascuno contenente 2 blocchi:

set_0: [a, b] set_1: [c, d] set_2: [e, f] set_3: [g, h]

1) Inizialmente la cache dati è **vuota**. La CPU esegue la serie di dieci accessi (in lettura o scrittura) ai blocchi riportata nella seguente tabella. **Si chiede** di completare la tabella di simulazione seguente:

numero accesso	lettura o scrittura	indirizzo blocco di memoria	esito HIT o MISS	etichetta (tag)	blocco di cache	set	write-back in memoria
1	scrittura	[12] 10	MISS	[011] 2	a	set_0	no
2	lettura	[12] 10	HIT	[011] 2	a	set_0	no
3	lettura	[10] 10	MISS	[010] 2	e	set_2	no (blocco di cache era vuoto)
4	scrittura	[10] 10	HIT	<i>[010]</i> ₂	e	set_2	no (è uno hit, non un miss)
5	scrittura	[26] 10	MISS	[110] ₂	f	set_2	no (blocco di cache era vuoto)
6	lettura	[14] 10	MISS	[011] 2	е	set_2	sì – scrittura in Mem [10] 10
7	scrittura	[30] 10	MISS	[111] 2	f	set_2	sì – scrittura in Mem [26] 10
8	scrittura	[16] 10	MISS	[100] ₂	Ь	set_0	no (blocco di cache era vuoto)
9	lettura	[18] 10	MISS	[100] 2	e	set_2	no (blocco 14 non modificato)
10	lettura	[24] 10	MISS	[110] 2	а	set_0	sì – scrittura in Mem [12] 10

2) Calcolare la frequenza di miss (o Miss Rate):

Miss Rate = numero di miss / numero di accessi a memoria = 8 / 10 = 0,8 = 80 %

soluzione – la tabella è stata compilata utilizzando la seguente tabella di mappatura tra indirizzi

etichetta	set_0 [a, b]	set_1 [c, d]	set_2 [e, f]	set_1 [g, h]
000	0	1	2	3
001	4	5	6	7
010	8	9	10	11
011	12	<i>13</i>	14	<i>15</i>
100	16	17	18	19
101	20	21	22	23
110	24	<i>25</i>	<i>26</i>	27
111	28	29	30	31