

Politecnico di Milano

Dip. di Elettronica, Informazione e Bioingegneria

prof. prof.

Luca Breveglieri Gerardo Pelosi prof.ssa Donatella Sciuto prof.ssa Cristina Silvano

AXO – Architettura dei Calcolatori e Sistemi Operativi PRIMA PARTE – venerdì 15 luglio 2022

Cognome	Nome	
Matricola	Firma	
Istruzioni		

Si scriva solo negli spazi previsti nel testo della prova e non si separino i fogli.

Per la minuta si utilizzino le pagine bianche inserite in fondo al fascicolo distribuito con il testo della prova. I fogli di minuta, se staccati, vanno consegnati intestandoli con nome e cognome.

È vietato portare con sé libri, eserciziari e appunti, nonché cellulari e altri dispositivi mobili di calcolo o comunicazione. Chiunque fosse trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.

Non è possibile lasciare l'aula conservando il tema della prova in corso.

Tempo a disposizione 1 h: 30 m

Valore indicativo di domande ed esercizi, voti parziali e voto finale:

esercizio	1	(6	punti)	
esercizio	2	(2	punti)	
esercizio	3	(6	punti)	
esercizio	4	(2	punti)	
voto fina	ıle: (16	punti)	

CON SOLUZIONI (in corsivo)

esercizio n. 1 – linguaggio macchina

prima parte - traduzione da C a linguaggio macchina

Si deve tradurre in linguaggio macchina simbolico (assemblatore) *MIPS* il frammento di programma C riportato sotto. Il modello di memoria è quello **standard** *MIPS* e le variabili intere sono da **32 bit**. Non si tenti di accorpare od ottimizzare insieme istruzioni C indipendenti. Si facciano le ipotesi sequenti:

- il registro "frame pointer" fp non è in uso
- le variabili locali sono allocate nei registri, se possibile
- vanno salvati (a cura del chiamante o del chiamato, secondo il caso) solo i registri necessari

Si chiede di svolgere i quattro punti seguenti (usando le varie tabelle predisposte nel seguito):

- 1. **Si descriva** il segmento dei dati statici dando gli spiazzamenti delle variabili globali rispetto al registro global pointer *gp*, e **si traducano** in linguaggio macchina le dichiarazioni delle variabili globali.
- 2. **Si descriva** l'area di attivazione della funzione altsum, secondo il modello MIPS, e l'allocazione dei parametri e delle variabili locali della funzione altsum usando le tabelle predisposte.
- 3. Si traduca in linguaggio macchina il codice degli statement riquadrati nella funzione main.
- 4. **Si traduca** in linguaggio macchina il codice **dell'intera funzione** altsum (vedi tab. 4 strutturata).

```
/* costanti e variabili globali
                                                                */
#define N 10
int value = 0
int NUMBERS [N]
int * ptr
                                          /* funzione altsum */
int altsum (int * num, int sign) {
   int idx, tmp, res
   idx = 0
  while (idx < N) {
      tmp = num [idx]
      if (sign > 0) {
         res = res + tmp
      } else {
         res = res - tmp
      } /* if */
      idx++
      sign = -sign
   } /* while */
   return res
  /* altsum */
/* programma principale
int main ( ) {
  ptr = &value
   *ptr = altsum (NUMBERS, 1)
   /* main */
```

punto 1 – segmento dati statici (numero di righe non significativo)

contenuto simbolico	indirizzo assoluto iniziale (in hex)	spiazzamento rispetto a gp = 0x 1000 8000	
			indirizzi alti
PTR	0x 1000 002C	0x 802C	
NUMBERS [N – 1]	0x 1000 0028	0x 8028	
NUMBERS [0]	0x 1000 0004	0x 8004	
VALUE	0x 1000 0000	0x 8000	indirizzi bassi

punto 1 – codice MIPS della sezione dichiarativa globale (numero di righe non significativo)				
	.data	0x 1000 0000	// segmento dati statici standard	
	.eqv	N, 10	// costante N = 10	
VALUE:	.word	0	// varglob VALUE (inizializzata a 0)	
NUMBERS:	.space	40	// varglob NUMBERS (4 * N = 40 byte)	
PTR:	.space	4	// varglob PTR (non inizializzata)	

punto 2 – area di attivazione della fur	nzione ALTSUM	
contenuto simbolico	spiazz. rispetto a stack pointer	
\$s0 salvato	+8	indirizzi alti
\$s1 salvato	+4	
\$s2 salvato	0	← sp (fine area)
		indirizzi bassi

La funzione ALTSUM è foglia, dunque essa non salva in pila il registro ra. I registri \$s0, \$s1, \$s2 (callee-saved) vanno salvati in pila, dato che vengono usati per allocare, rispettivamente, le variabili locali idx, tmp e res. Complessivamente l'area di attivazione di ALTSUM ingombra tre interi (cioè 12 byte).

punto 2 – allocazione dei parametri e delle variabili locali di ALTSUM nei registri		
parametro o variabile locale registro		
num	<i>\$a0</i>	
sign	<i>\$a1</i>	
idx	<i>\$s0</i>	
tmp	<i>\$s1</i>	
res	<i>\$s2</i>	

punto 3	punto 3 – codice MIPS degli statement riquadrati in MAIN (num. righe non significativo)						
MAIN:	// p	tr = 8	&value				
	la	\$t0,	VALUE	//	carica ind d	li varglob V	'ALUE
	sw	\$t0,	PTR	//	aggiorna var	glob PTR	
	// *	ptr =	altsum	(NUMBERS,	1)		
	la	\$a0,	NUMBERS	5 //	prepara para	m NUM di fu	ınz ALTSUM
	li	\$a1,	1	//	prepara para	m SIGN di f	unz ALTSUM
	jal	ALTS	UM	//	chiama funz	ALTSUM	
	lw	\$t0,	PTR	//	carica vargl	ob PTR	
	sw	\$v0,	(\$t0)	//	aggiorna var	glob VALUE	

ALTSUM:	addiu	\$sp, \$sp, -12	// COMPLETARE - crea area attivazione
	// di	rettive EQV e salva	ataggio registri - DA COMPLETARE
	. eqv	S0, 8	// spi di reg \$s0
	. eqv	S1, 4	// spi di reg \$s1
	. eqv	<i>S2</i> , 0	// spi di reg \$s2
	sw	\$s0, S0(\$sp)	// salva reg \$s0
	sw	\$s1, S1(\$sp)	// salva reg \$s1
	SW	\$s2, S2(\$sp)	// salva reg \$s2
	// id	x = 0	
	mv	\$s0, \$zero	// inizializza varloc IDX
WHILE:	// wh	ile (idx < N)	
	1 <i>i</i>	\$t0, N	// carica cost N
	bge	\$s0, \$t0, ENDWHILE	E // se IDX >= N vai a ENDWHILE
	// tm	p = num [idx]	
	sll	\$t0, \$s0, 2	// allinea indice IDX
	addu	\$t0, \$a0, \$t0	// calcola ind di elem NUM[IDX]
	1w	\$s1, (\$t0)	// carica elem NUM[IDX] in TMP
IF:	// if	(sign > 0)	
	ble		// se SIGN <= 0 vai a ELSE
THEN:	// re	s = res + tmp	
	add	\$s2, \$s2, \$s1	// calcola RES + TMP e aggiorna RES
	j	ENDIF	// vai a ENDIF
ELSE:	// re	s = res - tmp	
	sub	\$s2, \$s2, \$s1	// calcola RES - TMP e aggiorna RE.
ENDIF:	// id	x++	
	addi	\$s0, \$s0, 1	// aggiorna varloc IDX
		gn = -sign	
	neg	\$a1, \$a1	// aggiorna param SIGN
	j	WHILE	// torna a WHILE

seconda parte - istruzione macchina

Si suppnga che i due registri temporanei t1 e t2 del processore MIPS contengano **due valori interi in complemento a due**. Si vogliono realizzare le istruzioni MIPS min e max, così:

```
min $t0$, $t1$, $t2 // se t1 < t2 allora t0 = t1 altrimenti t0 = t2 max $t0$, $t1$, $t2 // se t1 \ge t2 allora t0 = t1 altrimenti t0 = t2
```

Si scrivano due programmi assembler che effettuano le operazioni descritte. Il programma **non deve contenere pseudo-istruzioni**, e i registri *t1* e *t2* **non vanno modificati**. Se occorre, il programma può usare e modificare il registro *at* (assembler temporary).

Si usino le tabelle seguenti (numero di righe non significativo):

PER MIN:

#	eventuale etichetta	istruzione macchina	commento sintetico
1		add \$t0, \$t1, \$zero	copia t1 in t0
2		slt \$at, \$t1, \$t2	se $t1 < t2$ at = 1 se $t1 \ge t2$ at = 0
3		bne \$at, \$zero, END	se at != 0 vai a END
4		add \$t0, \$t2, \$zero	copia t2 in t0
5	END		
6			

PER MAX:

#	eventuale etichetta	istruzione macchina	commento sintetico
1		add \$t0, \$t1, \$zero	copia t1 in t0
2		slt \$at, \$t1, \$t2	se $t1 < t2$ at = 1 se $t1 \ge t2$ at = 0
3		beq \$at, \$zero, END	se at == 0 vai a END
4		add \$t0, \$t2, \$zero	copia t2 in t0
5	END		
6			

Nota: vengono usate solo istruzioni native, non pseudo-istruzioni; sono possibili altre soluzioni.

esercizio n. 2 - logica digitale

logica sequenziale

Sia dato il circuito sequenziale composto da due bistabili master-slave di *tipo D* (D1, Q1 e D2, Q2, dove D è l'ingresso del bistabile e Q è lo stato / uscita del bistabile), un ingresso \mathbf{I} e un'uscita \mathbf{U} , e descritto dalle equazioni nel riquadro.

D1 = I or (!Q1 or Q2)

D2 = !I and (!Q1 or !Q2)

U = Q1 xor Q2


N.B. operatore XOR, uscita a 1 se e solo se solo uno degli ingressi è a 1

Si chiede di completare il diagramma temporale riportato qui sotto. Si noti che:

- si devono trascurare completamente i ritardi di propagazione delle porte logiche e i ritardi di commutazione dei bistabili
- i bistabili sono il tipo master-slave la cui struttura è stata trattata a lezione, con uscita che commuta sul fronte di discesa del clock

tabella dei segnali (diagramma temporale) da completare

- per i segnali D1, Q1, D2, Q2 e U, **si ricavi**, per ogni ciclo di clock, l'andamento della forma d'onda corrispondente riportando i relativi valori 0 o 1
- a solo scopo di chiarezza, per il segnale di ingresso I è riportata anche la forma d'onda per evidenziare la corrispondenza tra questa e i valori 0 e 1 presenti nella tabella dei segnali complessiva
- notare che nel primo intervallo i segnali Q1 e Q2 sono già dati (rappresentano lo stato iniziale)



PAGINA DI ALLINEAMENTO – s	PAGINA DI ALLINEAMENTO – spazio libero per continuazione o brutta copia		

esercizio n. 3 – microarchitettura del processore pipeline

prima parte – pipeline e segnali di controllo

Sono dati il seguente frammento di codice **macchina** MIPS (simbolico), che inizia l'esecuzione all'indirizzo indicato, e i valori iniziali per alcuni registri e parole di memoria.

indirizzo codice MIPS		
0x 0040 0800	lw \$t1, 0x 0BBB(\$t4)	
0x 0040 0804	sw \$t3, 0x 0AA7(\$t2)	
0x 0040 0808	nop	
0x 0040 080C	add \$t5, \$t1, \$t2	
0x 0040 0810	addi \$t6, \$t1, 0x A001	
0x 0040 0814		

registro	contenuto iniziale				
\$t0	0x 0110 A010				
\$t1	0x 0000 1111				
\$t2	0x 1060 3455				
\$t3	0x 0050 0000				
\$t4	0x 1060 0055				
memoria	contenuto iniziale				
0x 1060 0C10	0x 0044 0FFF (\$t1 finale)				
0x 1060 0C14	0x 11FF 0040				
0x 1060 3EFC	0x 48F0 6610				

La pipeline è ottimizzata per la gestione dei conflitti di controllo, e si consideri il **ciclo di clock 5** in cui l'esecuzione delle istruzioni nei vari stadi è la seguente:

			ciclo di clock									
		1	2	3	4	5	6	7	8	9	10	11
istruzione	1 – lw	IF	ID	EX	MEM	WB						
	2 – sw		IF	ID	EX	MEM	WB					
	3 – nop			IF	ID	EX	MEM	WB				
	4 - add				IF	ID	EX	MEM	WB			
	5 - addi					IF	ID	EX	MEM	WB		

1) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione /w (load):

0x 1060 0055 + 0x 0000 0BBB = 0x 1060 0C10

2) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione *sw* (store):

0x 1060 3455 + 0x 0000 0AA7 = 0x 1060 3EFC

3) Calcolare il valore del risultato (\$t1 + \$t2) dell'istruzione *add* (addizione):

0x 0044 0FFF + 0x 1060 3455 = 0x 10A4 4454 (\$t5 finale)_____

4) Calcolare il valore del risultato (\$t1 + 0xA001) dell'istruzione *addi* (addizione con immediato):

0x 0044 0FFF + 0x FFFF A001 = 0x 0043 B000 (\$t6 finale)_____

Completare le tabelle.

I campi di tipo *Istruzione* e *NumeroRegistro* possono essere indicati in forma simbolica, tutti gli altri in esadecimale (prefisso 0x implicito). Utilizzare **n.d.** se il valore non può essere determinato. N.B.: **tutti** i campi vanno completati con valori simbolici o numerici, tranne quelli precompilati con *******.

	segnali all'ingresso d	ei registri di interstadio	
(9	subito prima del fronte di	SALITA del clock ciclo	5)
IF	ID	EX	MEM
(addi)	(add)	(nop)	(sw)
registro IF/ID	registro ID/EX	registro EX/MEM	registro MEM/WB
	.WB.MemtoReg	.WB.MemtoReg	.WB.MemtoReg
	0	X	X
	.WB.RegWrite	.WB.RegWrite	.WB.RegWrite
	1	0	0
	.M.MemWrite	.M.MemWrite	
	0	0	
_	.M.MemRead	.M.MemRead	
	o	0	
	.M.Branch	.M.Branch	
	0	0	
.PC	.PC	.PC	
<i>0x 0040 0814</i>	<i>0x 0040 0810</i>	*******	
.istruzione <i>addi</i>	.(Rs) <i>(\$t1) finale</i> 0044 0FFF		
	.(Rt) <i>(\$t2) 0x 1060 3455</i>	.(Rt) *******	
	.Rt \$t2 OA	.R *******	.R ********
	.Rd \$t1 09		
	.imm/offset esteso *******	.ALU_out *******	.ALU_out <i>ind mem sw</i> Ox 1060 3EFC
	.EX.ALUSrc	.Zero *******	.DatoLetto ******
	.EX.RegDest 1		

segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock – ciclo 5)									
RF.RegLettura1	RF.DatoLetto1	RF.RegScrittura							
\$t1 09 add	0x 0000 1111 (\$t1) iniz.	\$t1 w							
RF.RegLettura2	RF.DatoLetto2	RF.DatoScritto							
\$t2 OA add	0x 1060 3455 (\$t2) iniz.	0x 0044 0FFF (\$t1) fin.							

seconda parte - gestione di conflitti e stalli

Si consideri la seguenza di istruzioni sotto riportata eseguita in modalità pipeline:

ciclo di clock

	istruzione	1	2	3	4	5	6	7	8	9	10
1	add \$t1, \$t3, \$t0	IF	ID 0, 3	EX	MEM	WB 1					
2	add \$t0, \$t3, \$t1		IF	ID 1, 3	EX	MEM	WB <i>0</i>				
3	lw \$t3, 0x 00AA(\$t0)			IF	ID 0	EX	MEM	WB 3			
4	sw \$t3, 0x 00CC(\$t1)				IF	ID 1, 3	EX	MEM	WB		

punto 1

- a. Definire <u>tutte</u> le dipendenze di dato completando la **tabella 1** della pagina successiva (colonne "*punto* **1A**") indicando quali generano un conflitto, e per ognuna di queste quanti stalli sarebbero necessari per risolvere tale conflitto (stalli teorici), **considerando la pipeline senza percorsi di propagazione.**
- b. Disegnare in **diagramma A** il diagramma temporale della pipeline senza propagazione di dato, con gli stalli **effettivamente** risultanti, e riportare il loro numero in **tabella 1** (colonne "*punto 1B*").

	diagramma A															
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1. add	IF	ID 0, 3	EX	М	WB (1)											
2. add		IF	ID stall	ID stall	ID 1, 3	EX	М	WB (0)								
3. lw			IF stall	IF stall	IF	ID stall	ID stall	ID 0, 3	EX	М	WB (3)					
4. sw						IF stall	IF stall	IF	ID stall	ID stall	ID 1, 3	EX	М	WB		

punto 2

Si faccia l'ipotesi che la pipeline sia **ottimizzata** e dotata dei percorsi di propagazione: **EX / EX, MEM / EX** e **MEM / MEM**:

- a. Disegnare in diagramma B il diagramma temporale della pipeline, indicando i percorsi di propagazione che devono essere attivati per risolvere i conflitti e gli eventuali stalli da inserire affinché la propagazione sia efficace.
- b. Indicare in **tabella 1** (colonne "*punto 2B'*) i percorsi di propagazione attivati e gli stalli associati, e il ciclo di clock in cui sono attivi i percorsi di propagazione.

diagramma B

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

1.add	\$t1	IF	ID 0, 3	EX (1)	M	WB (1)							
2.add	\$t0		IF	ID 1, 3	EX (0)	M	WB (0)						
3.1w	\$t3			IF	ID 0, 3	EX	M (3)	WB (3)					
4.sw	\$t3				IF	ID 1, 3	EX	M	WB				

tabella 1

punto 1A											
n° istruzione	n° istruzione da cui dipende	registro coinvolto	conflitto (si / no)	n° stalli teorici							
2	1	\$t1	sì	2							
3	2	\$t0	sì	2							
4	3	\$t3	sì	2							

punto 1B
n° stalli effettivi
2
2
2

punto 2B	
stalli + percorso di propagazione	ciclo di clock in cui è attivo il percorso
EX / EX	4
EX / EX	5
MEM / MEM	7

esercizio n. 4 - domande su argomenti vari

logica combinatoria

Si consideri la funzione booleana di quattro variabili **G** (a, b, c, d) rappresentata dall'espressione seguente:

$$G(a, b, c, d) = !a!(b+c) + c!(a+b) + !a!c!(b+d) + c!b!(a+d)$$

Si trasformi – tramite le proprietà dell'algebra di commutazione – l'espressione di G in modo da ridurre il costo della sua realizzazione, indicando per nome la singola trasformazione svolta oppure la forma della proprietà utilizzata. Allo scopo si usi la tabella seguente (il numero di righe non è significativo).

soluzione

espressione trasformata	proprietà
a!(b+c)+c!(a+b)+ a!c!(b+d)+c!b!(a+d)	De Morgan
!a !b !c + c !a !b + !a !c !b !d + c !b !a !d	commutativa
!a !b !c + !a !b c + !a !b !c !d + !a !b c !d	commutativa
!a !b !c + !a !b !c !d + !a !b c + !a !b c !d	distributiva
!a !b !c (1 + !d) + !a !b c (1 + !d)	elemento nullo
!a !b !c 1 + !a !b c 1	elemento unitario
!a !b !c + !a !b c	distributiva
!a !b (!c + c)	elemento inverso
!a !b 1	elemento unitario
!a !b	forma minima

spazio libero per continuazione o brutta copia								

spazio libero per continuazione o brutta copia			