



**Politecnico di Milano**

**Dip. di Elettronica, Informazione e Bioingegneria**

prof. Luca Breveglieri  
prof. Gerardo Pelosi

prof.ssa Donatella Sciuto  
prof.ssa Cristina Silvano

## **AXO – Architettura dei Calcolatori e Sistemi Operativi**

**PRIMA PARTE – mercoledì 8 febbraio 2023**

**Cognome** \_\_\_\_\_ **Nome** \_\_\_\_\_

**Matricola** \_\_\_\_\_ **Firma** \_\_\_\_\_

### **Istruzioni**

Si scriva solo negli spazi previsti nel testo della prova e non si separino i fogli.

Per la minuta si utilizzino le pagine bianche inserite in fondo al fascicolo distribuito con il testo della prova. I fogli di minuta, se staccati, vanno consegnati intestandoli con nome e cognome.

È vietato portare con sé libri, eserciziari e appunti, nonché cellulari e altri dispositivi mobili di comunicazione. Chiunque fosse trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.

Non è possibile lasciare l'aula conservando il tema della prova in corso.

Tempo a disposizione **1 h : 30 m**

### **Valore indicativo di domande ed esercizi, voti parziali e voto finale:**

**esercizio 1 (5 punti)** \_\_\_\_\_

**esercizio 2 (2 punti)** \_\_\_\_\_

**esercizio 3 (6 punti)** \_\_\_\_\_

**esercizio 4 (3 punti)** \_\_\_\_\_

**voto finale: (16 punti)** \_\_\_\_\_

**CON SOLUZIONI (in corsivo)**

## esercizio n. 1 – linguaggio macchina

### traduzione da C ad assembler

Si deve tradurre in linguaggio macchina simbolico (assemblatore) **RISC-V** il frammento di programma C riportato sotto. Il modello di memoria è quello **standard RISC-V** e le variabili intere sono da **64 bit**. Non si tenti di accoppiare od ottimizzare insieme istruzioni C indipendenti. Si facciano le ipotesi seguenti:

- il registro "frame pointer" *fp* **non è in uso**
- le variabili locali sono allocate nei registri, se possibile
- vanno **salvati** (a cura del chiamante o del chiamato, secondo il caso) **solo i registri necessari**
- l'allocazione delle variabili in memoria **è non allineata** (non c'è **frammentazione** di memoria)

**Si chiede** di svolgere i quattro punti seguenti (usando le varie tabelle predisposte nel seguito):

1. **Si descriva** il segmento dei dati statici indicando gli indirizzi assoluti iniziali delle variabili globali e **si traducano** in linguaggio macchina le dichiarazioni delle variabili globali.
2. **Si descriva** l'area di attivazione della funzione `compute`, secondo il modello RISC V, e l'allocazione dei parametri e delle variabili locali della funzione `compute` usando le tabelle predisposte.
3. **Si traduca** in linguaggio macchina **il codice degli statement riquadrati nella funzione** `main`.
4. **Si traduca** in linguaggio macchina il codice **dell'intera funzione** `compute` (vedi tab. 4 strutturata).

```
/* costanti e variabili globali */
#define N 6 /* costante da 32 bit */
typedef long long int LONG
LONG point = 0 /* punto della primitiva */
LONG value /* valore della primitiva */
/* testate funzioni ausiliarie - sono procedure foglia */
LONG getnum ( ) /* legge un numero da input - no argomenti */
LONG funct (LONG coord) /* dà i valori della funzione */
/* calcola funzione integrale e ne restituisce un punto */
LONG compute (LONG num, LONG * ptr) {
    LONG idx, acc /* variabili locali scalari */
    LONG TMP [N] /* variabile locale vettore */
    acc = 0
    for (idx = num; idx >= 0, idx--) {
        acc = acc + funct (idx)
        TMP [idx] = acc
    } /* for */
    return TMP [*ptr]
} /* compute */
/* programma principale */
void main ( ) {
    value = compute (getnum ( ), &point)
} /* main */
```

**punto 1** – segmento dati statici

contenuto simbolico	indirizzo assoluto iniziale (in hex)	
		indirizzi alti
VALUE	<i>0x 0000 0000 1000 0008</i>	
POINT	<i>0x 0000 0000 1000 0000</i>	indirizzi bassi

punto 1 – codice della sezione dichiarativa globale (numero di righe non significativo)			
	.eqv	N, 6	// costante numerica
	.data	0x 0000 0000 1000 0000	// seg. dati statici standard
POINT:	.dword	0	// varglob POINT (64 bit) inizializ. a 0
VALUE:	.space	8	// varglob VALUE (64 bit) non inizializ.

punto 2 – area di attivazione della funzione <b>COMPUTE</b>		
contenuto simbolico	spiazz. rispetto a stack pointer	
<i>ra salvato</i>	<i>+64</i>	indirizzi alti
<i>s0 salvato</i>	<i>+56</i>	
<i>s1 salvato</i>	<i>+48</i>	
<i>TMP (6 parole da 8 byte)</i>	<i>0</i>	← <i>sp (fine area)</i>
		indirizzi bassi


punto 2 – allocazione dei parametri e delle variabili locali di <b>COMPUTE</b> nei registri	
parametro o variabile locale	registro
<i>num</i>	<i>a2</i>
<i>ptr</i>	<i>a3</i>
<i>idx</i>	<i>s0</i>
<i>acc</i>	<i>s1</i>

punto 3 – codice dello statement riquadrato in <b>MAIN</b> (num. righe non significativo)	
// value = compute (getnum ( ), &point)	
MAIN: <i>jal</i> <i>GETNUM</i>	<i>// chiama funz GETNUM (senza arg)</i>
<i>mv</i> <i>a2, a0</i>	<i>// prepara param NUM</i>
<i>la</i> <i>a3, POINT</i>	<i>// prepara param PTR</i>
<i>jal</i> <i>COMPUTE</i>	<i>// chiama funz COMPUTE</i>
<i>la</i> <i>t0, VALUE</i>	<i>// carica ind di varglob VALUE</i>
<i>sd</i> <i>a0, (t0)</i>	<i>// aggiorna varglob VALUE</i>

punto 4 – codice della funzione <b>COMPUTE</b> (numero di righe non significativo)		
COMPUTE:	<b>addi</b>	sp, sp, -72 // COMPLETARE - crea area attivazione
		// direttive EQV
	<b>.eqv</b>	RA, 64 // spi di reg ra
	<b>.eqv</b>	S0, 56 // spi di reg s0
	<b>.eqv</b>	S1, 48 // spi di reg s1
	<b>.eqv</b>	TMP, 0 // spi di (base) vettore TMP
		// salvataggio registri - NON VA RIPORTATO
		// acc = 0
	<b>mv</b>	s1, zero // inizializza varloc ACC
		// for (idx = num; idx >= 0, idx--)
	<b>mv</b>	s0, a2 // inizializza varloc IDX
FOR:	<b>blt</b>	s0, zero, ENDFOR // se IDX < 0 vai a ENDFOR
		// acc = acc + funct (idx)
	<b>mv</b>	a2, s0 // prepara param COORD
	<b>jal</b>	FUNCT // chiama funz FUNCT
	<b>add</b>	s1, s1, a0 // calcola espr e aggiorna varloc ACC
		// TMP [idx] = acc
	<b>slli</b>	t0, s0, 3 // allinea indice IDX
	<b>add</b>	t0, sp, t0 // calcola ind di elem TMP[IDX]
	<b>sd</b>	s1, TMP(t0) // aggiorna elem TMP[IDX]
		// idx--
	<b>addi</b>	s0, s0, -1 // aggiorna valoc IDX
	<b>j</b>	FOR // torna a FOR
ENDFOR:		// return TMP [*ptr]
	<b>ld</b>	t0, (a3) // carica oggetto puntato da PTR
	<b>slli</b>	t0, t0, 3 // allinea indice *PTR
	<b>add</b>	t0, sp, t0 // calcola ind di elem TMP[*PTR]
	<b>ld</b>	a0, TMP(t0) // prepara valusc TMP[*PTR]
		// codice rimanente - NON VA RIPORTATO

## esercizio n. 2 – logica digitale

Sia dato il circuito sequenziale composto da **due bistabili *master-slave* di tipo D** ( $D_1, Q_1$  e  $D_2, Q_2$ , dove D è l'ingresso del bistabile e Q è lo stato / uscita del bistabile), **due ingressi IN e CTRL, e un'uscita U**, descritto dal circuito seguente:



**Si chiede** di completare il diagramma temporale riportato qui sotto. Si noti che:

- si devono trascurare completamente i ritardi di propagazione delle porte logiche e i ritardi di commutazione dei bistabili
- i bistabili sono il tipo master-slave la cui struttura è stata trattata a lezione, con uscita che commuta sul fronte di **discesa** del clock (come indicato anche in figura)

**tabella dei segnali (diagramma temporale) da completare**

- per i segnali D1, Q1, D2, Q2 e U, **ricavare**, per ogni ciclo di clock, l'andamento della forma d'onda corrispondente riportando i relativi valori 0 o 1
- a solo scopo di chiarezza, per i segnali di ingresso CTRL e IN è riportata anche la forma d'onda, per evidenziare la corrispondenza tra questa e i valori 0 e 1 presenti nella tabella dei segnali complessiva
- si noti che nel primo intervallo i segnali Q1 e Q2 sono già dati (rappresentano lo stato iniziale)

[illegible]

## prima parte – pipeline e segnali di controllo

indirizzo hex a 64 bit	codice RISC V	registro	contenuto iniziale hex a 64 bit
0 <sup>4</sup> 0 <sup>4</sup> 0040 0800	<b>add</b> t2, t1, t2	t0	0 <sup>4</sup> 0 <sup>4</sup> 1001 3FEC
0 <sup>4</sup> 0 <sup>4</sup> 0040 0804	<b>ld</b> t1, 0x 024(t0)	t1	0 <sup>4</sup> 0 <sup>4</sup> 0000 1100
0 <sup>4</sup> 0 <sup>4</sup> 0040 0808	<b>or</b> t4, t3, t0	t2	0 <sup>4</sup> 0 <sup>4</sup> 10AA 0248
0 <sup>4</sup> 0 <sup>4</sup> 0040 080C	<b>sd</b> t2, 0x 02C(t0)	t3	0 <sup>4</sup> 0 <sup>4</sup> EFFE C013
0 <sup>4</sup> 0 <sup>4</sup> 0040 0810	<b>beq</b> t0, t1, 0x 020	t4	0 <sup>4</sup> 0 <sup>4</sup> A0A0 B4B4
0 <sup>4</sup> 0 <sup>4</sup> 0040 0814			

		ciclo di clock									
		1	2	3	4	5	6	7	8	9	10
istruzione	1 – add	IF	ID	EX	MEM	WB					
	2 – ld		IF	ID	EX	MEM	WB				
	3 – or			IF	ID	EX	MEM	WB			
	4 - sd				IF	ID	EX	MEM	WB		
	5 - beq					IF	ID	EX	MEM	WB	

**1) Calcolare** il valore del risultato ( $t1 + t2$ ) dell'istruzione *add*:

$0000\ 1100 + 10AA\ 0248 = 10AA\ 1348$  (t2 finale)

$$1001\ 3FEC + 0000\ 0024 = 1001\ 4010$$

$EF\overline{FE} \ C013 + 1001 \ 3F\overline{EC} = F\overline{F}\overline{F}\overline{F} \ F\overline{F}\overline{F}\overline{F} \ (t4 \text{ finale})$

$$1001\ 3FEC + 0000\ 002C = 1001\ 4018$$
$$0040\ 0810 + 0000\ 0020 \times 2 = 0040\ 0850$$

**Completare** le tabelle.

I campi di tipo *Istruzione* e *NumeroRegistro* possono essere indicati in forma simbolica, tutti gli altri in esadecimale (prefisso 0x implicito). Utilizzare **n.d.** se il valore non può essere determinato. N.B.: **tutti** i campi vanno completati con valori simbolici o numerici, tranne quelli precompilati con \*\*\*\*\*.

<b>segnali all'ingresso dei registri di interstadio – valori a 64 bit (16 cifre hex)</b> <b>(subito prima del fronte di SALITA del clock – ciclo 5)</b>			
<b>IF</b> <i>(beq)</i>	<b>ID</b> <i>(sd)</i>	<b>EX</b> <i>(or)</i>	<b>MEM</b> <i>(ld)</i>
<b>registro IF/ID</b>	<b>registro ID/EX</b>	<b>registro EX/MEM</b>	<b>registro MEM/WB</b>
	.WB.MemtoReg <b>X</b>	.WB.MemtoReg <b>0</b>	.WB.MemtoReg <b>1</b>
	.WB.RegWrite <b>0</b>	.WB.RegWrite <b>1</b>	.WB.RegWrite <b>1</b>
	.M.MemWrite <b>1</b>	.M.MemWrite <b>0</b>	
	.M.MemRead <b>0</b>	.M.MemRead <b>0</b>	
	.M.Branch <b>0</b>	.M.Branch <b>0</b>	
.PC <b>0<sup>4</sup> 0<sup>4</sup> 0040 0810</b>	.PC <b>0<sup>4</sup> 0<sup>4</sup> 0040 080C</b>	.PC *****	
.istruzione <b>beq</b>	.(Rs1) <i>(t0)</i> <b>0<sup>4</sup> 0<sup>4</sup> 1001 3FEC</b>		
	.(Rs2) <i>(t2) finale</i> <b>0<sup>4</sup> 0<sup>4</sup> 10AA 1348</b>	.(Rs2) *****	
	.Rd *****	.Rd <b>t4</b>	.Rd <b>t1</b>
	.imm/offset est. 64 bit <b>0<sup>4</sup> 0<sup>4</sup> 0000 002C</b>	.ALU_out <i>(t4) finale</i> <b>0<sup>4</sup> 0<sup>4</sup> FFFF FFFF</b>	.ALU_out <i>(ind di ld t1)</i> <b>0<sup>4</sup> 0<sup>4</sup> 1001 4010</b>
	.EX.ALUSrc <b>1</b>	.Zero <b>0</b>	.DatoLetto <i>(t1 finale)</i> <b>0<sup>4</sup> 0<sup>4</sup> 1001 AABB</b>

<b>segnali relativi a RF (subito prima del fronte di DISCESA interno al ciclo di clock – ciclo 5)</b>		
RF.RegLettura1 <b>t0 sd</b>	RF.DatoLetto1 <b>0<sup>4</sup> 0<sup>4</sup> 1001 3FEC (t0)</b>	RF.RegScrittura <b>t2 add</b>
RF.RegLettura2 <b>t2 sd</b>	RF.DatoLetto2 <b>0<sup>4</sup> 0<sup>4</sup> 10AA 0248 (t2 iniziale)</b>	RF.DatoScritto <b>0<sup>4</sup> 0<sup>4</sup> 10AA 1348 (t2 finale)</b>

<b>segnali relativi a RF (subito prima del fronte di DISCESA interno al ciclo di clock – ciclo 6)</b>		
RF.RegLettura1 <b>t0 beq</b>	RF.DatoLetto1 <b>0<sup>4</sup> 0<sup>4</sup> 1001 3FEC (t0)</b>	RF.RegScrittura <b>t1 ld</b>
RF.RegLettura2 <b>t1 beq</b>	RF.DatoLetto2 <b>0<sup>4</sup> 0<sup>4</sup> 0000 1100 (t1 iniziale)</b>	RF.DatoScritto <b>0<sup>4</sup> 0<sup>4</sup> 1001 AABB (t1 finale)</b>



## seconda parte – gestione di conflitti e stalli

Supponendo che **la pipeline sia ottimizzata per la gestione dei conflitti di controllo**, si consideri la sequenza di istruzioni sotto riportata eseguita in modalità pipeline:

		ciclo di clock									
istruzione		1	2	3	4	5	6	7	8	9	10
1	add t1, t1, t2	IF	ID 1, 2	EX	MEM	WB 1					
2	add t2, t1, t3		IF	ID 1, 3	EX	MEM	WB 2				
3	ld t0, 0x 140 (t2)			IF	ID 2	EX	MEM	WB 0			
4	sd t1, 0x A1A (t0)				IF	ID 0, 1	EX	MEM	WB		
5	beq t0, t1, 0x 040					IF	ID 0, 1	EX	MEM	WB	

### punto 1

- Definire **tutte le dipendenze di dato** completando la **tabella 1** della pagina successiva (colonne "**punto 1a**") indicando quali generano un conflitto, e per ognuna di queste quanti stalli sarebbero necessari per risolvere tale conflitto (stalli teorici), considerando la pipeline **senza** percorsi di propagazione.
- Disegnare in **diagramma A** il diagramma temporale della pipeline senza propagazione di dato, con gli stalli **effettivamente** risultanti, e riportare il loro numero in **tabella 1** (colonne "**punto 1b**").

### diagramma A

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1. add	IF	ID 1, 2	EX	M	WB (1)											
2. add		IF	ID stall	ID stall	ID 1, 3	EX	M	WB (2)								
3. ld			IF stall	IF stall	IF	ID stall	ID stall	ID 2	EX	M	WB (0)					
4. sd						IF stall	IF stall	IF	ID stall	ID stall	ID 0, 1	EX	M	WB		
5. beq									IF stall	IF stall	IF	ID 0, 1	EX	M	WB	

## punto 2

Si faccia l'ipotesi che la pipeline sia dotata dei percorsi di propagazione **EX/EX**, **EX/ID**, **MEM/EX** e **MEM/MEM**:

- Disegnare in **diagramma B** il diagramma temporale della pipeline, indicando i percorsi di propagazione che possono essere attivati per risolvere i conflitti e gli eventuali stalli da inserire affinché la propagazione sia efficace.
- Indicare in **tabella 1** (colonne "**punto 2b**") i percorsi di propagazione attivati e gli stalli associati, e il ciclo di clock in cui sono attivi i percorsi di propagazione.

**diagramma B**

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1. add	IF	ID 1, 2	EX (1)	M (1)	WB (1))										
2. add		IF	ID 1, 3	EX (2)	M (2)	WB (2)									
3. ld			IF	ID 2	EX	M (0)	WB (0)								
4. sd				IF	ID stall	ID 0, 1	EX	M	WB						
5. beq					IF stall	IF	ID 0, 1	EX	M	WB					

**Tabella 1**

punto 1a					punto 1b	punto 2b	
N° istruzione	N° istruzione da cui dipende	registro coinvolto	conflitto (si/no)	N° stalli teorici	N° stalli effettivi	stalli + percorso di propagazione	ciclo di clock in cui è attivo il percorso
2	1	t1	si	2	2	0 stalli + EX/EX	4
3	2	t2	si	2	2	0 stalli + EX/EX	5
4	1	t1	no	0	0	---	na
4	3	t0	si	2	2	1 stallo + MEM/EX	7
5	1	t1	no	0	0	---	na
5	3	t0	si	1	0	---	na

## esercizio n. 4 – domande su argomenti vari

### logica combinatoria

Si consideri una rete combinatoria a tre ingressi **A**, **B** e **C**, e un'uscita **U**, la cui tabella della verità è riportata sotto:

A	B	C	U
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

Rispondere alle seguenti domande:

1. Si sintetizzi l'uscita **U** in **prima forma canonica** (somma di prodotti – SoP) e si riporti l'espressione booleana corrispondente:

$$U_{\text{SoP}} = \neg A \neg B \neg C + \neg A \neg B C + A \neg B C$$

2. Si sintetizzi l'uscita **U** in **seconda forma canonica** (prodotto di somme – PoS) e si riporti l'espressione booleana corrispondente:

$$U_{\text{PoS}} = (A + \neg B + C) (A + \neg B + \neg C) (\neg A + B + C) (\neg A + \neg B + C) (\neg A + \neg B + \neg C)$$

3. Si calcolino costi (C) e ritardi (R) delle reti realizzate tramite le due forme canoniche. Per il costo si consideri il **numero di letterali** (ossia quante variabili figurano nella forma, contando anche le ripetizioni), mentre per il ritardo si supponga di avere a disposizione solo porte a **tre ingressi**, con identico ritardo per porte AND e OR (si supponga che il ritardo sia unitario), e di trascurare i ritardi delle porte NOT.

realizzazione  $U_{\text{SoP}}$

$$C_{\text{SoP}} = 9$$

$$R_{\text{SoP}} = 2$$

realizzazione  $U_{\text{PoS}}$

$$C_{\text{PoS}} = 15$$

$$R_{\text{PoS}} = 3$$

## bus del calcolatore

Si consideri un bus di calcolatore con queste ipotesi:

- Il bus è di tipo **sincrono** e svolge un'operazione (lettura o scrittura) entro **uno o più cicli di clock**, secondo i casi 1 e 2 sotto.
- Al bus è collegato un banco di memoria, che può essere letto o scritto tramite una porta di accesso.
- Il bus di controllo è dotato dei segnali **CS** (chip select) e **WE** (write enable), entrambi **attivi alti**. Se il segnale **CS** è attivo, il banco di memoria risponde a comandi e indirizzi, e in tale caso il segnale **WE** definisce il verso dell'operazione (alto scrittura e basso lettura).
- Tutti i segnali del bus (linee di indirizzo, di dato e di controllo) hanno **ritardo di propagazione nullo**.

Il processore, al tempo **10 ns dopo l'inizio del ciclo di clock** (vedi diagramma sotto), inizia un'operazione di lettura di una parola di memoria. Si svolgano i punti seguenti:

- 1) Il banco di memoria rileva le variazioni di valore dei segnali di bus con un ritardo di **10 ns**, e fornisce il dato **10 ns** dopo avere rilevato comandi e indirizzi. Il processore richiede **10 ns** per acquisire il dato.

**Si completi** il diagramma temporale sotto (si scriva 0 o 1 per i segnali singoli, I e D per indicare il valore dell'indirizzo di lettura e il dato letto, e X per indicare un valore non significativo), fino a quando il processore ha acquisito il dato e il bus è tornato a riposo (numero di colonne non significativo):

operazione (transazione) di lettura di un dato da memoria										
indirizzo	X	I	I	I	X					
CS	0	1	1	1	0					
WE	X	0	0	0	X					
dato	X	X	X	D	X					
tempo (ns)	0	10	20	30	40	50	60	70	80	90

Quanto vale la **frequenza di clock massima** per completare l'operazione in **un solo ciclo di clock**?

*Durata operazione = 40 ns, frequenza di clock massima =  $1 / 40 \text{ ns} = 25 \text{ MHz}$*

- 2) Ora si supponga che il banco di memoria non abbia un tempo costante per fornire il dato, ma generi e mandi al processore un segnale di **WAIT** (attivo alto), che tiene attivo per tutto l'intervallo di tempo necessario a fornire il dato. Per l'operazione descritta al punto 1, la memoria attiva il segnale di **WAIT** per una durata di **40 ns**. Si rifaccia il diagramma temporale, con **WAIT**:

operazione (transazione) di lettura di un dato da memoria										
indirizzo	X	I	I	I	I	I	I	X		
CS	0	1	1	1	1	1	1	0		
WE	X	0	0	0	0	0	0	X		
WAIT	0	0	1	1	1	1	0	0		
dato	X	X	X	X	X	X	D	X		
tempo (ns)	0	10	20	30	40	50	60	70	80	90

Se la frequenza di clock è quella calcolata al punto 1, **quanti cicli di clock** occorrono ora per completare l'operazione? E **quante parole** sono trasferibili in **un secondo**?

*Durata operazione = 70 ns, periodo di clock 40 ns (da punto 1), numero di cicli di clock = 2 cicli*

*Numero di parole =  $1 \text{ s} / (2 \text{ cicli} \times 40 \text{ ns}) = 1 \text{ s} / 80 \text{ ns} \approx 12,5 \times 10^6 \text{ parole} = 12,5 \text{ mega parole}$*