

Politecnico di Milano

Dip. di Elettronica, Informazione e Bioingegneria

prof. prof.

Luca Breveglieri Gerardo Pelosi prof.ssa Donatella Sciuto prof.ssa Cristina Silvano

AXO – Architettura dei Calcolatori e Sistemi Operativi PRIMA PARTE – lunedì 17 luglio 2023

Cognome	Nome
Matricola	Firma

Istruzioni

Si scriva solo negli spazi previsti nel testo della prova e non si separino i fogli.

Per la minuta si utilizzino le pagine bianche inserite in fondo al fascicolo distribuito con il testo della prova. I fogli di minuta, se staccati, vanno consegnati intestandoli con nome e cognome.

È vietato portare con sé libri, eserciziari e appunti, nonché cellulari e altri dispositivi mobili di comunicazione. Chiunque fosse trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.

Non è possibile lasciare l'aula conservando il tema della prova in corso.

Tempo a disposizione 1 h: 30 m

Valore indicativo di domande ed esercizi, voti parziali e voto finale:

esercizio	1	(6	punti)	
esercizio	2	(2	punti)	
esercizio	3	(6	punti)	
esercizio	4	(2	punti)	
- 6				
voto fina	ıle: (16	punti)	

CON SOLUZIONI (in corsivo)

esercizio n. 1 - linguaggio macchina

prima parte - traduzione da C ad assembler

Si deve tradurre in linguaggio macchina simbolico (assemblatore) **RISC-V** il frammento di programma C riportato sotto. Il modello di memoria è quello **standard RISC-V** e le variabili intere sono da **64 bit**. Non si tenti di accorpare od ottimizzare insieme istruzioni C indipendenti. Si facciano le ipotesi seguenti:

- il registro "frame pointer" fp non è in uso
- le variabili locali sono allocate nei registri, se possibile
- vanno salvati (a cura del chiamante o del chiamato, secondo il caso) solo i registri necessari
- l'allocazione delle variabili in memoria **è non allineata** (non c'è **frammentazione** di memoria)

Si chiede di svolgere i quattro punti seguenti (usando le varie tabelle predisposte nel seguito):

- 1. **Si descriva** il segmento dei dati statici indicando gli indirizzi assoluti iniziali delle variabili globali e **si traducano** in linguaggio macchina le dichiarazioni delle variabili globali.
- 2. **Si descriva** l'area di attivazione della funzione mirror, secondo il modello RISC V, e l'allocazione dei parametri e delle variabili locali della funzione mirror usando le tabelle predisposte.
- 3. Si traduca in linguaggio macchina il codice degli statement riquadrati nella funzione main.
- 4. **Si traduca** in linguaggio macchina il codice **dell'intera funzione** mirror (vedi tab. 4 strutturata).

```
/* costanti e variabili globali
#define N 24
                                         /* costante da 32 bit */
typedef long long int LONG
LONG code
char STRING [N]
LONG errcode = -2
/* testata procedura ausiliaria - è una procedura foglia
                                                                * /
LONG putchar (char alpha)
                             /* scrive un carattere su output */
/* funzione mirror
                                                                * /
LONG mirror (LONG size, char * buffer) {
   LONG status
   size = size - 1
   if (size >= 0) {
      status = putchar (buffer[size])
      if (status != errcode) {
         return mirror (size, buffer)
      } /* if 2 */
   } /* if 1 */
   return size
  /* mirror */
/* programma principale
                                                               */
void main ( ) {
   code = mirror (N,
                      STRING)
                                1
   /* main */
```

punto 1 – segmento dati statici

contenuto simbolico	indirizzo assoluto iniziale (in hex)	indirizzi alti
ERRCODE	0x 0000 0000 1000 0020	
STRING	0x 0000 0000 1000 0008	
CODE	0x 0000 0000 1000 0000	indirizzi bassi

punto 1 – codice della sezione dichiarativa globale (numero di righe non significativo)								
	. eqv	N, 24		// costante numerica				
	. data	0x 0000 0000 1	000 0000	// seg. dati statici standard				
CODE:	. space	8 /	// varglob	CODE (64 bit non inizializ.)				
STRING:	. space	24 /	// varglob	STRING (vettore non inizializ.)				
ERRCODE:	.dword	-2 /	// varglob	ERRCODE (64 bit inizializ.)				

punto 2 – area di attivazione della funzio		
contenuto simbolico		
ra salvato	+8	indirizzi alti
s0 salvato	+0	← sp (fine area)
reg a2 (param SIZE) salvato		max estensione pila di MIRROR
		indirizzi bassi

La funzione mirror riutilizza l'argomento SIZE (reg a2) dopo avere chiamata la funzione ausiliaria putchar, la quale ne fa uso per il suo argomento ALPHA, dunque la funzione mirror salva l'argomento SIZE (reg a2) in pila e lo ripristina a ogni chiamata di putchar.

punto 2 – allocazione dei parametri e delle variabili locali di MIRROR nei registri							
parametro o variabile locale registro							
size	a2						
buffer	a3						
status	<i>s0</i>						

```
punto 3 – codice dello statement riquadrato in MAIN (num. righe non significativo)
// code = mirror (N, STRING) + 1
MAIN:
         1i
                a2, N
                                     // prepara param SIZE
                a3, STRING
         1a
                                     // prepara param BUFFER
         jal
                MIRROR
                                     // chiama funz MIRROR
                                     // calcola espr mirror (...) + 1
         addi
               t0, a0, 1
         1a
                t1, CODE
                                     // carica ind varglob CODE
                t0, (t1)
                                     // aggiorna varglob CODE
         sd
```

```
punto 4 – codice della funzione MIRROR (numero di righe non significativo)
MIRROR: addi sp, sp, -16 // COMPLETARE - crea area attivazione
        // direttive EQV - DA COMPLETARE
        .eqv RA, 8
                                // spi di reg ra salvato
                                // spi di reg s0 salvato
        .eqv S0, 0
        // salvataggio registri - NON VA RIPORTATO
        // size = size - 1
        addi a2, a2, -1
                               // aggiorna arg SIZE
IF1:
        // if (size \geq = 0)
              a2, zero, ENDIF1 // se size < 0 size vai a ENDIF1
        // status = putchar(buffer[size])
        add t0, a3, a2
                                // calcola ind di elem BUFFER[SIZE]
                                // salva arg SIZE - push a2
        addi sp, sp, -8
                                // fine push
        sd
              a2, (sp)
        1b a2, (t0)
                                // prepara arg ALPHA (con load byte)
              PUTCHAR
                                // chiama funz PUTCHAR
        jal
        1d a2, (sp)
                                // ripristina arg SIZE - pop a2
        addi
               sp, sp, 8
                                // fine pop
        mv
               s0, a0
                                // aggiorna varloc STATUS
        // if (status != errcode)
IF2:
        1a
              t0, ERROCODE // carica ind di varglob ERRCODE
              t1, (t0)
                               // carica varglob ERRCODE
              s0, t1, ENDIF2 // se status = errocode vai a ENDIF2
        beq
        // return mirror(size, buffer)
        jal MIRROR
                                // chiama (ricorsivamente) funz MIRROR
                                // vai a conclusione
              RETURN
ENDIF2: // fine IF2
ENDIF1: // fine IF1
        // return size
        mv a0, a2
                                // prepara valusc
RETURN: // ripristino registri, elim. area e rientro - NON VA RIPORTATO
```

Seconda parte - Rappresentazione di struttura dati in assembler

Si consideri la dichiarazione, in linguaggio C, di un array di struct con campi di tipo scalare:

Si chiede di tradurre in linguaggio assembler RISC V (con direttive se opportuno) l'istruzione C di assegnamento seguente, che usa l'array BLOCK e la **variabile globale** idx (l'inizializzazione di idx non è rilevante). In memoria, i campi di una struct sono rappresentati in successione, nell'ordine in cui figurano nella struct.

L'indirizzamento di memoria non è allineato, ossia non si lasciano spazi vuoti tra variabili.

```
BLOCK[idx].c2 = '@' // codice ASCII di '@' = 64
```

Si risponda alle domande seguenti:

- 1) Calcolare l'ingombro della struct, in byte: sizeof(struct) = 4 + 1 + 1 + 1 = 8 byte 8 byte 1/4 byte
- 2) Calcolare lo spiazzamento, in byte, del campo c2 nella struct: spi di c2 = 4 + 1 = 5 byte

 5 // dovuto a 4 byte (number) +1 byte c1
- 3) Si completi la tabella seguente (alcune righe sono già compilate), compresa la direttiva . space, scrivendo il codice assembler RISC V che realizza l'istruzione di assegnamento:

```
//N = 4
         .eqv N, 4
         .align 0
                          // indirizzamento NON ALLINEATO (no spazi vuoit)
                          // varglob IDX
IDX:
         .dword ...
BLOCK:
         .space 32
                          // (8 byte di ingombro per la struct) * 4 = 32 byte
         // BLOCK[idx].c2 = '@'
               t0, 64
                          // carica cost ASCII '@'
         li
               t1, BLOCK // carica ind. iniziale di array BLOCK
         1a
               t2, IDX
                          // carica ind. di varglob IDX
         1a
               t3, (t2)
                          // carica varglob IDX
         1d
              t3, t3, 3 // allinea indice - sizeof (struct) = 8 byte
         slli
               t1, t1, t3 // calcola ind. di elem BLOCK [idx]
         add
         sb
               t0, f(t1) // aggiorna elem. BLOCK [idx].c2 - si usa store byte
```

Nota: invece della singola istruzione **sb** t0, 5(t1), si può anche usare la sequenza **add** t1, t1, 5 e **sb** t0, (t1).

esercizio n. 2 - logica digitale

logica sequenziale

Sia dato il circuito sequenziale composto da due bistabili master-slave di *tipo D* (D1, Q1 e D2, Q2, dove D è l'ingresso del bistabile e Q è lo stato / uscita del bistabile), un ingresso \mathbf{I} e un'uscita \mathbf{U} , e descritto dalle equazioni nel riquadro.

D1 = Q2 nand I

D2 = Q1 xor I


U = not (D1 xor D2)

Si chiede di completare il diagramma temporale riportato qui sotto. Si noti che:

- si devono trascurare completamente i ritardi di propagazione delle porte logiche e i ritardi di commutazione dei bistabili
- i bistabili sono il tipo master-slave la cui struttura è stata trattata a lezione, con uscita che commuta sul fronte di discesa del clock

tabella dei segnali (diagramma temporale) da completare

- per i segnali D1, Q1, D2, Q2 e U, **si ricavi**, per ogni ciclo di clock, l'andamento della forma d'onda corrispondente riportando i relativi valori 0 o 1
- notare che nel primo intervallo i segnali Q1 e Q2 sono già dati (rappresentano lo stato iniziale)



esercizio n. 3 – microarchitettura del processore pipeline

prima parte - pipeline e segnali di controllo

Sono dati il seguente frammento di codice **macchina RISC** V (simbolico), che inizia l'esecuzione all'indirizzo indicato, e i valori iniziali per alcuni registri e parole di memoria – **notazione:** $0^4 = 0000$, e così via.

		ndirizz x a 64	. •		codice RISC V
04	04	0040	0800	ld	t1, 0x 08B(t0)
04	04	0040	0804	add	t2, t3, t3
04	04	0040	0808	sd	t3, 0x 0AB(t0)
04	04	0040	080C	add	t4, t1, t3
04	04	0040	0810	sd	t1, 0x 0B3(t0)
04	04	0040	0814		

registro	contenuto iniz - hex 64 bit				
t0	04 04 1001 4021				
t1	04 04 0001 CCCC				
t2	0 ⁴ 0 ⁴ 0001 80AA				
t3	04 04 0010 800A				
memoria	contenuto iniz - hex 64 bit				
04 04 1001 4004	04 04 1234 AA00				
04 04 1001 4008	0 ⁴ 0 ⁴ 1001 1B1B				
04 04 1001 40AC	04 04 1001 1A1A(t1 finale)				
04 04 1001 40CC	04 04 1001 FFCC				

La pipeline è ottimizzata per la gestione dei conflitti di controllo, e si consideri il **ciclo di clock 5** in cui l'esecuzione delle istruzioni nei vari stadi è la seguente:

			ciclo di clock									
		1	2	3	4	5	6	7	8	9	10	11
<u>ıs</u> .	1 – ld	IF	ID	EX	MEM	WB						
istruzione	2 – add		IF	ID	EX	MEM	WB					
ion	3 – sd			IF	ID	EX	MEM	WB				
Ф	4 - add				IF	ID	EX	MEM	WB			
	5 - sd					IF	ID	EX	MEM	WB		

1) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione Id t1 (load):

1001 4021 + 0000 008B = 1001 40AC

2) Calcolare il valore del risultato (t3 + t3) dell'istruzione add t2, t3, t3:

0010 800A + 0010 800A = 0021 0014 (t2 finale)

3) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione sd t3 (store):

1001 4021 + 0000 00AB = 1001 40CC

4) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione sd t1 (store):

1001 4021 + 0000 00B3 = 1001 40D4

Completare le tabelle.

I campi di tipo *Istruzione* e *NumeroRegistro* possono essere indicati in forma simbolica, tutti gli altri in esadecimale (prefisso 0x implicito). Utilizzare **n.d.** se il valore non può essere determinato. N.B.: **tutti** i campi vanno completati con valori simbolici o numerici, tranne quelli precompilati con *******.

segnali all'ingresso dei registri di interstadio									
	subito prima del fronte di	SALITA del clock ciclo	5)						
IF	ID	EX	MEM						
(sd)	(add)	(sd)	(add)						
registro IF/ID	registro ID/EX	registro EX/MEM	registro MEM/WB						
	.WB.MemtoReg	.WB.MemtoReg	.WB.MemtoReg						
	0	X	0						
	.WB.RegWrite	.WB.RegWrite	.WB.RegWrite						
	1	0	1						
	.M.MemWrite	.M.MemWrite							
	0	1							
	.M.MemRead	.M.MemRead							
	0	0							
	.M.Branch	.M.Branch							
	0	0							
.PC	.PC	.PC							
0 ⁴ 0 ⁴ 0040 0810	0 ⁴ 0 ⁴ 0040 080C	*********							
.istruzione	.(Rs1) <i>(t1) finale</i>								
sd	0 ⁴ 0 ⁴ 1001 1A1A								
	.(Rs2) <i>(t3)</i>	.(Rs2) <i>(t3)</i>							
	0 ⁴ 0 ⁴ 0010 800A	0 ⁴ 0 ⁴ 0010 800A							
	.Rd	.Rd	.Rd						
	t4 1D	*********	t2 07						
	.imm/offset est. 64-bit	.ALU_out <i>ind mem sd</i>	.ALU_out <i>(t2) finale</i>						
	*******	0 ⁴ 0 ⁴ 1001 40CC	04 04 0021 0014						
	.EX.ALUSrc	.Zero	.DatoLetto						
	0	******	*******						

segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock – ciclo 5)									
RF.RegLettura1 RF.DatoLetto1 RF.RegScrittura t1 add 04 04 0001 CCCC (t1) iniz. t1 ld									
RF.RegLettura2 t3 add	RF.DatoLetto2 0 ⁴ 0 ⁴ 0010 800A (t3) iniz.	RF.DatoScritto 04 04 1001 1A1A (t1) fin.							

seconda parte – gestione di conflitti e stalli

Si consideri la sequenza di istruzioni sotto riportata eseguita in modalità pipeline:

ciclo di clock

	istruzione	1	2	3	4	5	6	7	8	9	10
1	ld t2, 0x 140(t3)	IF	ID 3	EX	MEM	WB 2					
2	add t2, t2, t2		IF	ID 2	EX	MEM	WB 2				
3	add t4, t2, t4			IF	ID 2, 4	EX	MEM	WB 4			
4	addi t3, t3, 8				IF	ID 3	EX	MEM	WB <i>3</i>		
5	sd t4, 0x 0CC(t3)					IF	ID 3, 4	EX	MEM	WB	

Si risponda alle domande seguenti:

punto 1

- a. Definire tutte le dipendenze di dato completando la tabella 1 della pagina successiva (colonne "punto 1a") indicando quali generano un conflitto, e per ognuna di queste quanti stalli sarebbero necessari per risolvere tale conflitto (stalli teorici), considerando la pipeline senza percorsi di propagazione.
- b. Disegnare in **diagramma A** il diagramma temporale della pipeline senza propagazione di dato, con gli stalli **effettivamente** risultanti, e riportare il loro numero in **tabella 1** (colonne "*punto 1b*").

diagramma A

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1. ld	IF	ID 3	EX	M	WB 2											
2. add		IF	ID stall	ID stall	ID 2	EX	M	WB 2								
3. add			IF stall	IF stall	IF	ID stall	ID stall	ID 2, 4	EX	M	WB 4					
4. addi						IF stall	IF stall	IF	ID 3	EX	M	WB 3				
5. sd									IF	ID stall	ID stall	ID 3, 4	EX	М	WB	

punto 2

Si faccia l'ipotesi che la pipeline sia **ottimizzata** e dotata dei seguenti percorsi di propagazione: **EX / EX, MEM / EX , MEM / MEM**:

- a. Disegnare in **diagramma A** il diagramma temporale della pipeline, indicando **i percorsi di propagazione** che devono essere attivati per risolvere i conflitti e gli eventuali **stalli** da inserire affinché la propagazione sia efficace.
- b. Indicare in **tabella 1** le dipendenze, i percorsi di propagazione attivati con gli stalli associati, e il ciclo di clock nel quale sono attivi i percorsi di propagazione.

diagramma B

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1. ld	IF	ID 3	EX (2)	M (2)	WB 2										
2. add		IF	ID stall	ID 2	EX (2)	M (2)	WB 2								
3. add			IF stall	IF	ID (2, 4)	EX (4)	M (4)	WB 4							
4. addi					IF	ID 3	EX (3)	M (3)	WB 3						
5. sd						IF	ID 3. 4	EX	М	WB					

tabella 1

	pu	ınto 1a		punto 1b	punto 2b			
N° istruzione	N° istruzione da cui dipende	registro coinvolto	conflitto (si/no)	N° stalli teorici	N° stalli effettivi	stalli + percorso di propagazione	ciclo di clock in cui è attivo il percorso	
2	1	2	si	2	2	1 stallo + MEM / EX	5	
3	1	2	no					
3	2	2	si	2	2	EX / EX	6	
5	3	4	si	1	assorbito	MEM / EX	8	
5	4	3	si	2	2	EX / EX	8	

esercizio n. 4 - logica combinatoria

prima parte – semplificazione algebrica

Si consideri la funzione booleana di quattro variabili **F(a,b,c,d)** descritta dall'espressione seguente:

$$F(a,b,c,d) = (a + !(!b\cdot c)) \cdot (a + b + c) \cdot (a + !b + d)$$

Si trasformi – tramite le proprietà dell'algebra di commutazione – l'espressione di F in modo da ridurre il costo della sua realizzazione, indicando per nome la singola trasformazione svolta oppure la forma della proprietà utilizzata. Allo scopo si usi la tabella seguente (il numero di righe non è significativo)

$(a + b + !c) \cdot (a + b + c) \cdot (a + !b + d)$ $(a + b + !c) \cdot (a + b + c) \cdot (a + !b + d)$ $(a + b + !c \cdot c) \cdot (a + !b + d)$ $(a + b) \cdot (a + !b + d)$
$(a + b + !c \cdot c) \cdot (a + !b + d)$ $Inverso: !x \cdot x == 0 consider and o x == c$ $(a + b) \cdot (a + !b + d)$ $Distributiva (x+y) \cdot (x+z) = x + y \cdot z$ $consider and o x == a, y == b, z == !b + d$ $a + b \cdot (!b + d)$ $Distributiva: x \cdot (y+z) = x \cdot y + x \cdot z$ $consider and o x == b, y == !b, z == d$ $a + b \cdot !b + b \cdot d$ $Inverso: x \cdot !x == 0 consider and o x == b$
$(a + b + !c \cdot c) \cdot (a + !b + d)$ $Inverso: !x \cdot x == 0 consider and o x == c$ $(a + b) \cdot (a + !b + d)$ $Distributiva (x+y) \cdot (x+z) = x + y \cdot z$ $consider and o x == a, y == b, z == !b + d$ $a + b \cdot (!b + d)$ $Distributiva: x \cdot (y+z) = x \cdot y + x \cdot z$ $consider and o x == b, y == !b, z == d$ $a + b \cdot !b + b \cdot d$ $Inverso: x \cdot !x == 0 consider and o x == b$
$consider and o x == a, y == b, z == !b+d$ $a + b \cdot (!b + d)$ $Distributiva: x \cdot (y+z) = x \cdot y + x \cdot z$ $consider and o x == b, y == !b, z == d$ $a + b \cdot !b + b \cdot d$ $Inverso: x \cdot !x == 0 consider and o x == b$
$a + b \cdot (!b + d)$ $a + b \cdot (!b + d)$ $a + b \cdot !b + b \cdot d$ $Distributiva: x \cdot (y+z) = x \cdot y + x \cdot z$ $considerando x == b, y == !b, z == d$ $Inverso: x \cdot !x == 0 considerando x == b$
$a + b \cdot (!b + d)$ $a + b \cdot (!b + d)$ $considerando x == b, y == !b, z == d$ $a + b \cdot !b + b \cdot d$ $Inverso: x \cdot !x == 0 considerando x == b$
a + b·d

seconda parte – sintesi SOP e analisi temporale

Si consideri una rete combinatoria a 3 ingressi A, B e C, e due uscite U1, U2, la cui tabella della verità è riportata sotto:

Α	В	С	U1	U2
0	0	0	0	0
0	0	1	0	1
0	1	0	1	0
0	1	1	1	1
1	0	0	1	1
1	0	1	0	0
1	1	0	0	0
1	1	1	0	0

1) Si sintetizzino le uscite U1 e U2 in prima forma canonica (somma di prodotti – SoP) e si riportino le espressioni booleane corrispondenti, senza ricorrere a semplificazioni o minimizzazioni.

$$U1_SOP = !A \cdot B \cdot !C + !A \cdot B \cdot C + A \cdot !B \cdot !C$$

$$U2 SOP = !A \cdot !B \cdot C + !A \cdot B \cdot C + A \cdot !B \cdot !C$$

2) Si calcoli il costo (C_SoP) e il ritardo (R_SoP) della rete combinatoria che realizza congiuntamente il calcolo di U1 e U2, entrambe sintetizzate tramite la prima forma canonica. Si supponga di avere a disposizione soltanto porte AND e OR a tre ingressi, con identico ritardo (si supponga che il ritardo sia unitario), e porte NOT con ritardo trascurabile. Per il costo si consideri il numero di porte AND e OR a tre ingressi necessarie per l'intero circuito.

Il circuito combinatorio congiunto vede 2 porte AND a tre ingressi le cui uscite possono essere utilizzate per sintetizzare un risultato parziale valido sia per U1 sia per U2 (cioè il risultato di: $!A \cdot B \cdot C + A \cdot !B \cdot !C$). Quindi il circuito finale sarà composto da (3 porte NOT) 4 porte AND a tre ingressi e 2 porte OR a tre ingressi con costo e ritardo complessivi come segue:

$$C SOP = 6$$
, $R SOP = 2$

spazio libero per continuazione o brutta copia									