

Politecnico di Milano

Dip. di Elettronica, Informazione e Bioingegneria

prof. prof.

Luca Breveglieri Gerardo Pelosi prof.ssa Donatella Sciuto prof.ssa Cristina Silvano

AXO – Architettura dei Calcolatori e Sistemi Operativi PRIMA PARTE – giovedì 23 giugno 2022

Cognome	Nome	
Matricola	Firma	
Istruzioni		

Si scriva solo negli spazi previsti nel testo della prova e non si separino i fogli.

Per la minuta si utilizzino le pagine bianche inserite in fondo al fascicolo distribuito con il testo della prova. I fogli di minuta, se staccati, vanno consegnati intestandoli con nome e cognome.

È vietato portare con sé libri, eserciziari e appunti, nonché cellulari e altri dispositivi mobili di calcolo o comunicazione. Chiunque fosse trovato in possesso di documentazione relativa al corso – anche se non strettamente attinente alle domande proposte – vedrà annullata la propria prova.

Non è possibile lasciare l'aula conservando il tema della prova in corso.

Tempo a disposizione 1 h: 30 m

Valore indicativo di domande ed esercizi, voti parziali e voto finale:

esercizio	1	(6	punti)	
esercizio	2	(2	punti)	
esercizio	3	(6	punti)	
esercizio	4	(2	punti)	
voto fina	le: (16	punti)	

CON SOLUZIONI (in corsivo)

esercizio n. 1 - linguaggio macchina

prima parte - traduzione da C a linguaggio macchina

Si deve tradurre in linguaggio macchina simbolico (assemblatore) *MIPS* il frammento di programma C riportato sotto. Il modello di memoria è quello **standard** *MIPS* e le variabili intere sono da **32 bit**. Non si tenti di accorpare od ottimizzare insieme istruzioni C indipendenti. Si facciano le ipotesi sequenti:

- il registro "frame pointer" fp non è in uso
- le variabili locali sono allocate nei registri, se possibile
- vanno salvati (a cura del chiamante o del chiamato, secondo il caso) solo i registri necessari

Si chiede di svolgere i quattro punti seguenti (usando le varie tabelle predisposte nel seguito):

- 1. **Si descriva** il segmento dei dati statici dando gli spiazzamenti delle variabili globali rispetto al registro global pointer *gp*, e **si traducano** in linguaggio macchina le dichiarazioni delle variabili globali.
- 2. **Si descriva** l'area di attivazione della funzione vsign, secondo il modello MIPS, e l'allocazione dei parametri e delle variabili locali della funzione vsign usando le tabelle predisposte
- 3. Si traduca in linguaggio macchina il codice dello statement riquadrato nella funzione main.
- 4. **Si traduca** in linguaggio macchina il codice **dell'intera funzione** verify (vedi tab. 4 strutturata).

```
/* costanti e variabili globali
                                                               */
#define N 28
char WORD [N]
int maius
/* testata funzione ausiliaria - è una funzione foglia
                                                               */
/* se c è carattere maiuscolo restituisce 1, altrimenti 0
                                                               */
int ucase (char c)
/* funz. verify - verifica se la stringa è maiuscola
                                                               * /
int verify (char * STR, int dim) {
   int * ptr
   int yes
   int cnt
   ptr = STR
   yes = 1
   for (cnt = dim - 1, cnt >= 0, cnt--) {
      yes = ucase (*ptr) && yes
      ptr++
   } /* for */
   return yes
  /* verify */
/* programma principale
                                                               */
int main ( ) {
   maius = verify (WORD,
   /* main */
```

punto 1 – segmento dati statici (numero di righe non significativo)

contenuto simbolico	indirizzo assoluto iniziale (in hex)	spiazzamento rispetto a $gp = \mathbf{0x} \ 1000 \ 8000$	
			indirizzi alti
MAIUS	0x 1000 001C	0x 801C	
WORD [N – 1]	0x 1000 001B	0x 801B	
WORD [0]	0x 1000 0000	0x 8000	indirizzi bassi

punto 1	punto 1 – codice MIPS della sezione dichiarativa globale (numero di righe non significativo)			
	.data	0x 1000 0000	// segmento dati statici standard	
	. eqv	N, 28	// costante N = 28	
WORD:	.space	N	// varglob WORD (N = 28 byte)	
MAIUS:	.space	4	// varglob MAIUS (un intero non iniz)	

<pre>punto 2 – area di attivazione della funzione VERIFY</pre>		
contenuto simbolico	spiazz. rispetto a stack pointer	
\$ra salvato	+12	indirizzi

\$s0 salvato

\$s1 salvato

\$s2 salvato

alti

← sp (fine area)

indirizzi bassi

La funzione VERIFY non è foglia, dunque essa salva in pila il registro ra. I registri \$s0, \$s1, \$s2 (calleesaved) vanno salvati in pila, dato che vengono usati per allocare, rispettivamente, le variabili locali ptr, yes e cnt. Complessivamente l'area di attivazione di VERIFY ingombra quattro interi (cioè 16 byte).

+8

+4

0

punto 2 – allocazione dei parametri e delle variabili locali di VERIFY nei registri			
parametro o variabile locale	registro		
STR	<i>\$a0</i>		
dim	<i>\$a1</i>		
ptr	<i>\$s0</i>		
yes	<i>\$s1</i>		
cnt	<i>\$s2</i>		

punto 3 -	- codice M	IPS dello statement	riquadrato in MAIN (num. righe non significativo)
// mai	us = ve	rify (WORD, N)	
MAIN:	la	\$a0, WORD	// prepara param STR di funz VERIFY
	li	\$a1, N	// prepara param DIM di funz VERIFY
	jal	VERIFY	// chiama funz VERIFY
	sw	\$v0, MAIUS	// aggiorna varglob MAIUS

```
punto 4 – codice MIPS della funzione VERIFY (numero di righe non significativo)
         addiu $sp, $sp, -16
                                 // COMPLETARE - crea area attivazione
VERIFY:
         // direttive EQU e salvataggio registri - NON VANNO RIPORTATI
         // ptr = STR
         move $s0, $a0
                                   // inizializza varloc PTR
         // yes = 1
         li
                $s1, 1
                                   // inizializza varloc YES
         // for (cnt = dim - 1, cnt >= 0, cnt--)
         move
              $t0, $a1
                                   // inizializza varloc CNT (nota)
                                   // inizializza varloc CNT
               $s2, $t0, 1
         subi
                $s2, $zero, ENDFOR // se CNT < 0 vai a ENDFOR
FOR:
         blt
         // yes = ucase (*ptr) && yes
         1b
                $a0, ($s0)
                                   // prepara param *PTR
                                   // chiama funz UCASE
         jal UCASE
                $s1, $v0, $s1
                                 // calcola espr ... && ...
         and
         // ptr++
         addi
                 $s0, $s0, 1
                                  // aggiorna varloc PTR
         // cnt--
         subi
                $s2, $s2, 1
                                   // aggiorna varloc CNT
                                    // vai a FOR
                 FOR
ENDFOR:
         // ripristino registri - NON VANNO RIPORTATI
         // restituisci valore, elimina area e rientra
                 $v0, $s1
         move
                                // prepara valusc
                                // elimina area attivazione
         addiu
               $sp, $sp, +16
         jr
                 $ra
                                 // rientra a chiamante
nota: coppia di istruzioni ottimizzabile come subi $s2, $a1, 1
```

seconda parte – assemblaggio e collegamento

Dati i due moduli assemblatore sequenti, **si compilino** le tabelle relative a:

- 1. i due moduli oggetto MAIN e SECONDARY
- 2. le basi di rilocazione del codice e dei dati di entrambi i moduli
- 3. la tabella globale dei simboli e la tabella del codice eseguibile

	m	odulo MAIN		m	nodulo SECONDARY
	. data				ata
BLOCK:	.spac	e 30	SUB	: .w	ord 0
	. text			.t	ext
	.glob	1 MAIN		.g	lobl SEC
MAIN:	-	\$a0, \$zero	SEC	: bn	e \$a0, \$t0, FUN
1111111	la			mo	ve \$a0, \$zero
FUN:	jal	SEC	LOO	P: ad	di \$a0, \$a0, 1
ron.	bne	\$v0, \$zero, OVER		sw	\$a0, BLOCK
				be	q \$t0, \$a0, LOOP
OTTED :	move	\$t0, \$v0		jr	\$ra
OVER:	addi	\$t0, \$t0, 1		_	
	sw	\$t0, SUB			
	j	FUN			

Regola generale per la compilazione di **tutte** le tabelle contenenti codice:

- i codici operativi e i nomi dei registri vanno indicati in formato simbolico
- tutte le costanti numeriche all'interno del codice vanno indicate in esadecimale, con o senza prefisso 0x, e di lunghezza giusta per il codice che rappresentano
 - esempio: un'istruzione come addi \$t0, \$t0, 15 è rappresentata: addi \$t0, \$t0, 0x000F
- nei moduli oggetto i valori numerici che non possono essere indicati poiché dipendono dalla rilocazione successiva, vanno posti a zero e avranno un valore definitivo nel codice eseguibile

	(1) – moduli oggetto					
	modulo main			modulo secondary		
dimensione testo: 24 hex (36 dec)			dimensione	dimensione testo: 18 hex (24 dec)		
dimensione dati: 1E hex (30 dec)		dimensione	dati: 04 hex (4	dec)		
	testo)		testo		
indirizzo di parola	istruzio	ne (COMPLETARE)	indirizzo di parola	istruzio	ne (COMPLETARE)	
0	move \$a0,	\$zero	0	bne \$a0,	\$t0, 0000	
4	lui \$t0,	0000	4	move \$a0,	\$zero	
8	ori \$t0,	\$t0, 0000	8	addi \$a0,	\$a0, 1	
С	jal 000 0	0000	С	sw \$a0,	0000 (\$gp)	
10	bne $$v0$,	\$zero, 0001 = +1	10	beq \$t0,	\$a0, FFFD = -3	
14	move \$t0,	\$v0	14	jr \$ra		
18	addi \$t0,	\$t0, 1	18			
1C	sw \$t0,	0000 (\$gp)	1C			
20	j 000 0	0000	20			
24			24			
28			28			
2C			2C			
	dati			dati		
indirizzo di parola	contenuto		indirizzo di parola		contenuto	
0	non specific	ato	0	0x	0000 0000	
1 <i>E</i>			4			
tipo į	tabella dei può essere <i>T</i> (testo	simboli o) oppure <i>D</i> (dato)	tipo p	tabella dei simboli tipo può essere T (testo) oppure D (dato)		
simbolo	tipo	valore	simbolo	tipo	valore	
BLOCK	D	0x 0000 0000	SUB	D	0x 0000 0000	
MAIN	T	0x 0000 0000	SEC	Т	0x 0000 0000	
FUN	T	0x 0000 000C	LOOP	T	0x 0000 0008	
OVER	T	0x 0000 0018				
	tabella di rilo	ocazione		tabella di rilocazione		
indirizzo di parola	cod. operativo	simbolo	indirizzo di parola	cod. operativo	simbolo	
4	lui	BLOCK	0	bne	FUN	
8	ori	BLOCK	С	sw	BLOCK	
С	jal	SEC				
1C	sw	SUB				
20	j	FUN				

	(2) — posizione in memoria dei moduli		
	modulo main	modulo secondary	
base del testo:	0x 0040 0000	base del testo: 02	× 0040 0024
base dei dati:	0x 1000 0000	base dei dati: 02	× 1000 001E

	(3) - tabella globale dei simboli			
simbolo	valore finale		simbolo	valore finale
BLOCK	0x 1000 0000		SUB	0x 1000 001E
MAIN	0x 0040 0000		SEC	0x 0040 0024
FUN	0x 0040 000C		LOOP	0x 0040 002C
OVER	0x 0040 00018			

NELLA TABELLA DEL CODICE ESEGUIBILE SI CHIEDONO SOLO LE ISTRUZIONI DEI MODULI MAIN E ROUTINE CHE ANDRANNO COLLOCATE AGLI INDIRIZZI SPECIFICATI

	(3) – codice eseguibile
	testo
indirizzo	codice (con codici operativi e registri in forma simbolica)
	•••
4	lui \$t0, 0x 1000 // MAIN: lui \$t0, BLOCK %hi
8	ori \$t0, 0x 0000 // MAIN: ori \$t0, BLOCK %lo
С	jal 0x 010 0009 // MAIN: jal SEC
1C	sw \$t0, 0x 801E(\$gp) // MAIN: sw \$t0, SUB
20	j 0x 010 0003 // MAIN: j FUN
24	bne \$a0, \$t0, $0x$ FFF9 = -7 // SECONDARY: bne \$a0, \$t0, FUN
30	sw \$a0, 0x 8000(\$gp) // SECONDARY: sw \$a0, BLOCK

esercizio n. 2 - logica digitale

logica sequenziale

Sia dato il circuito sequenziale composto da due bistabili master-slave di *tipo D* (D1, Q1 e D2, Q2, dove D è l'ingresso del bistabile e Q è lo stato / uscita del bistabile), un ingresso \mathbf{I} e un'uscita \mathbf{U} , e descritto dalle equazioni nel riquadro.


N.B. operatore XOR, uscita a 1 se e solo se solo uno degli ingressi è a 1

Si chiede di completare il diagramma temporale riportato qui sotto. Si noti che:

- si devono trascurare completamente i ritardi di propagazione delle porte logiche e i ritardi di commutazione dei bistabili
- i bistabili sono il tipo master-slave la cui struttura è stata trattata a lezione, con uscita che commuta sul fronte di discesa del clock

tabella dei segnali (diagramma temporale) da completare

- per i segnali D1, Q1, D2, Q2 e U, **si ricavi**, per ogni ciclo di clock, l'andamento della forma d'onda corrispondente riportando i relativi valori 0 o 1
- a solo scopo di chiarezza, per il segnale di ingresso I è riportata anche la forma d'onda per evidenziare la corrispondenza tra questa e i valori 0 e 1 presenti nella tabella dei segnali complessiva
- notare che nel primo intervallo i segnali Q1 e Q2 sono già dati (rappresentano lo stato iniziale)



esercizio n. 3 - microarchitettura del processore pipeline

prima parte – pipeline e segnali di controllo

Sono dati il seguente frammento di codice **macchina** MIPS (simbolico), che inizia l'esecuzione all'indirizzo indicato, e i valori iniziali per alcuni registri e parole di memoria.

indirizzo	codice MIPS				
0x 0040 0800	lw \$t1, 0x008B(\$t0)				
0x 0040 0804	addi \$t2, \$t3, 32				
0x 0040 0808	sw \$t3, 0x00AB(\$t0)				
0x 0040 080C	add \$t4, \$t1, \$t3				
0x 0040 0810	beq \$t0, \$t2, 0x0080				
0x 0040 0814					

registro	contenuto iniziale
\$t0	0x 1001 4021
\$t1	0x 0001 CCCC
\$t2	0x 0001 80AA
\$t3	0x 0010 800A
memoria	contenuto iniziale
0x 1001 4004	
0x 1001 4008	
0x 1001 40AC	0x 1001 1A1A (\$t1 finale)
0x 1001 40CC	0x 1001 FFCC

La pipeline è ottimizzata per la gestione dei conflitti di controllo, e si consideri il **ciclo di clock 5** in cui l'esecuzione delle istruzioni nei vari stadi è la seguente:

			ciclo di clock									
		1	2	3	4	5	6	7	8	9	10	11
<u>.</u> .	1 – lw	IF	ID	EX	MEM	WB						
istruzione	2 – addi		IF	ID	EX	MEM	WB					
ži On	3 – sw			IF	ID	EX	MEM	WB				
Ф	4 - add				IF	ID	EX	MEM	WB			
	5 - beq					IF	ID	EX	MEM	WB		

1) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione /w (load):

2) Calcolare il valore del risultato (\$t3 + 32) dell'istruzione *addi* (addizione con immediato):

3) Calcolare il valore dell'indirizzo di memoria dati nell'istruzione *sw* (store):

 $0x \ 1001 \ 4021 + 0x \ 0000 \ 00AB = 0x \ 1001 \ 40CC$

4) Calcolare il valore dell'indirizzo di destinazione del salto (si ricorda che l'offset specificato nella *beq* è a parola):

 $0x \ 0040 \ 0814 + 0x \ 0000 \ 0200 = 0x \ 0040 \ 0A14$

Completare le tabelle.

I campi di tipo *Istruzione* e *NumeroRegistro* possono essere indicati in forma simbolica, tutti gli altri in esadecimale (prefisso 0x implicito). Utilizzare **n.d.** se il valore non può essere determinato. N.B.: <u>tutti</u> i campi vanno completati con valori simbolici o numerici, tranne quelli precompilati con *******.

segnali all'ingresso dei registri di interstadio								
(subito prima del fronte di	SALITA del clock ciclo	5)					
IF	ID	EX	MEM					
(beq)	(add)	(SW)	(addi)					
registro IF/ID	registro ID/EX	registro EX/MEM	registro MEM/WB					
	.WB.MemtoReg	.WB.MemtoReg	.WB.MemtoReg					
	.WB.RegWrite 1	.WB.RegWrite	.WB.RegWrite 1					
	.M.MemWrite	.M.MemWrite						
	0	1						
	.M.MemRead <i>0</i>	.M.MemRead 0						
	.M.Branch	.M.Branch						
.PC 0x 0040 0814	.PC 0x 0040 0810	.PC ********						
.istruzione <i>beq</i>	.(Rs) <i>(\$t1) finale</i> 1001 1A1A							
	.(Rt) <i>(\$t3)</i> 0x 0010 800A	.(Rt) <i>(\$t3)</i> 0x 0010 800A						
	.Rt <i>\$t3 0B</i>	.R ********	.R <i>\$t2 0A</i>					
	.Rd <i>\$t4 0C</i>							
	.imm/offset esteso *********	.ALU_out ind mem sw 0x 1001 40CC	.ALU_out <i>\$t2 finale</i> <i>0x 0010 802A</i>					
	.EX.ALUSrc	.Zero ********	.DatoLetto ******					
	.EX.RegDest 1							

segnali relativi al RF (subito	prima del fronte di DISCESA inte	erno al ciclo di clock – ciclo 5)
RF.RegLettura1 \$t1 09 add	RF.DatoLetto1 Ox 0001 CCCC (\$t1) iniz.	RF.RegScrittura \$t1 /w
RF.RegLettura2 \$t3 0B add	RF.DatoLetto2 0x 0010 800A (\$t3) iniz.	RF.DatoScritto Ox 1001 1A1A (\$t1) fin.
segnali relativi al RF (subito	prima del fronte di DISCESA int	terno al ciclo di clock – ciclo 6)
RF.RegLettura1 \$t0 08 beq	RF.DatoLetto1 0x 1001 4021 (\$t0) iniz.	RF.RegScrittura \$t2 addi
RF.RegLettura2 \$t2 OA beq	RF.DatoLetto2 Ox 0001 80AA (\$t2) iniz.	RF.DatoScritto Ox 0010 802A (\$t2) fin.

seconda parte - gestione di conflitti e stalli

Si consideri la sequenza di istruzioni sotto riportata eseguita in modalità pipeline:

ciclo di clock

		istruzione	1	2	3	4	5	6	7	8	9	10
1	sw	\$t1, 0x 00AA(\$t0)	IF	ID 0,1	EX	MEM	WB					
2	lw	\$t2, 0x 00BB(\$t0)		IF	ID 0	EX	MEM	WB 2				
3	add	\$t3, \$t1, \$t2			IF	ID 1, 2	EX	MEM	WB <i>3</i>			
4	add	\$t4, \$t3, \$t3				IF	ID 3	EX	MEM	WB <i>4</i>		
5	sw	\$t4, 0x 00CC(\$t0)					IF	ID 0,4	EX	MEM	WB	

punto 1

Si faccia l'ipotesi che la pipeline sia **ottimizzata** e dotata dei percorsi di propagazione: **EX / EX, MEM / EX** e **MEM / MEM**:

- a. Disegnare in diagramma A il diagramma temporale della pipeline, indicando i percorsi di propagazione che devono essere attivati per risolvere i conflitti e gli eventuali stalli da inserire affinché la propagazione sia efficace.
- b. Indicare in **tabella 1** le dipendenze, i percorsi di propagazione attivati con gli stalli associati, e il ciclo di clock nel quale sono attivi i percorsi di propagazione.

diagramma A

		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
1.sw \$t	1	IF	ID 0,1	EX	М	WB										
2.1w \$t	2		IF	ID 0	EX	M (2)	WB (2)									
3.add \$t	3			IF	ID stall	ID 1,2	EX (3)	M (3)	WB (3)							
4.add \$t	4				IF stall	IF	ID 3	EX (4)	M (4)	WB (4)						
5.sw \$t	4						IF	ID 0,4	EX	M	WB					

tabella 1

N° istruzione	N° istruzione da cui dipende	registro coinvolto	stalli + percorso di propagazione	ciclo di clock in cui è attivo il percorso
3	2	\$t2	1 stallo + MEM / EX	6
4	3	\$t3	EX / EX	7
5	4	\$t4	EX / EX	8

esercizio n. 4 - domande su argomenti vari

memoria cache

Si consideri una gerarchia di memoria composta dalla memoria centrale da **1 Giga byte**, indirizzabile a byte con parole da **32 bit**, una memoria cache istruzioni da **1 Mega byte** e una memoria cache dati da **512 K byte**, entrambe a indirizzamento diretto con blocchi da **512 byte**.

Il tempo di acceso alle cache è pari a **1 ciclo di clock**. Il tempo di accesso alla memoria centrale è pari a **20 cicli di clock** per la prima parola del blocco e pari a **5 cicli di clock** per le parole a indirizzi successivi (memoria interallacciata). Il bus dati è da **32 bit**.

Rispondere alla quattro domande seguenti:

1. Indicare la **struttura degli indirizzi** di memoria per la cache **istruzioni** e la cache **dati**:

cache istruzioni						
etichetta	indice	spiazzamento				
10 bit	11 bit	9 bit				

cache dati						
etichetta	indice	spiazzamento				
11 bit	10 bit	9 bit				

2. Calcolare il **tempo medio** necessario per caricare in cache un blocco in caso di fallimento (miss).

N. parole per blocco = 512 / 4 = 128 parole Tempo medio per caricare un blocco = $20 + 5 \times 127 = 655$ cicli di clock

- 3. Viene mandato in esecuzione un nuovo programma che:
 - a. accede sequenzialmente a un array di 1026 blocchi e poi
 - b. esegue per **10 volte** un ciclo accedendo sequenzialmente ai blocchi **0**, **1**, **1024**, **1025** Calcolare:
 - numero di miss totali alla cache dati = 1026 + 4 x 10 = 1066 miss; ci sono infatti 1026 miss per l'accesso ai 1026 blocchi del file, dunque per il ciclo del punto b) ci sono 4 miss per ogni iterazione
 - numero di accessi totali alla cache dati = ogni blocco è di 128 parole, dunque si hanno 1026 × 128 accessi per il punto a) e poi 4 × 10 × 128 per il punto b) = 128 × (1026 + 4 × 10)
 - miss rate della cache dati = n^o miss totali/ n^o accessi totali = $(1026 + 4 \times 10)/128 \times (1026 + 4 \times 10) = 1/128 \approx 0.78 \%$

4.	Calcolare il tempo medio di accesso alla memoria di questo programma considerando che
	il miss rate della cache istruzioni è pari a 1% e che la percentuale di accessi ai dati
	è del 25% .

$$\mathsf{AMAT} = 100 \, / \, 125 \times \mathsf{T} \, \mathit{medio} \, \mathit{istruzioni} + 25 \, / \, 125 \times \mathsf{T} \, \mathit{medio} \, \mathit{dati}$$

T medio istruzioni =
$$0.99 \times 1 + 0.01 \times (655 + 1) = 7.55$$
 cicli di clock

T medio accesso ai dati =
$$(1 - 1 / 128) \times 1 + 1 / 128 \times (655 + 1) = 0,9922 \times 1 + 0,0078 \times 656 = 6,11$$
 cicli di clock

T medio accesso alla memoria = $100 / 125 \times 7,55 + 25 / 125 \times 6,11 = 7,262$ cicli di clock

spazio libero per continuazione o brutta copia	