
## **ADC Read In Series**

#### מטרת הפרויקט:

נדרש לבנות ממיר אות אנלוגי לאות דיגיטלי הנקרא באופן טורי בצורה סכמטית ועל ידי המתגים כמתואר באיור הבא:



ADC איור 1 - מעגל ה


#### רכיבי המערכת:

## Clock .1

• הinverters בנוי מ3 inverters מחוברים בתור ובעלי משוב היוצר מתנד ובעקבות כך במוצא נקבל אות סינוסיאדלי.



Schematic - 3 Year




Layout - 2 איור

- . על פי הגרף שבאיור 4 אכן ניתן לראות כי במוצא השעון יוצא אות סינוסיאדלי.
  - קוד הרכיב:

## vdd vdd 0 dc 5 .tran 1u .include c:\Electric\c5.txt


## Inverter .2

.Gateה דרך מטרנזסיטור mmos ומטרנזיסטור inverter בנוי מטרנזסיטור בינהם דרך החוברים בינהם ישר הא



Schematic - 6 איור





Layout - 5 איור

Simulation - 7 איור


• בגרף אשר נמצא באיור 7 ניתן לראות את מתח הכניסה ומתח המוצא של המהפך וואכן ניתן לראות שהתוצאה תואמת את טבלת האמת של המהפך.


קוד הרכיב:

# vdd vdd 0 dc 5 vin in 0 pulse 0 5 1u 1n 1n 0.5u 1u .tran 5u .include c:\Electric\c5.txt

## And2 .3


• רכיב זה מורכב מרכיב נאנד2 כאשר מחובר לו מהפך במוצא.





Schematic - 9 איור

Layout 8 איור




Simulation - 10 איור


- על פי הגרף באיור 10 אכן ניתן לראות כי מתח 2 המוצא תואם את טבלת האמת של רכיב האנד
  - :קוד הרכיב

vdd vdd 0 dc 5 \*vin1 in1 0 dc 5 \*vin2 in2 0 dc 5 vin1 in1 0 pu5e (0 5 0.05u 10p 10p 0.05u 0.1u) vin2 in2 0 pulse (0 5 0.05u 10p 10p 0.1u 0.2u) tran 1u include c:\electric\c5.txt

## And3 .4


• רכיב זה מורכב מרכיב נאנד3 כאשר מחובר לו מהפך במוצא.





Schematic - 12 איור

Layout- 11 איור



• קוד הרכיב:





Simulation – 13 איור

vdd vdd 0 dc 5 vin1 in1 0 pulse (0 5 0.05u 10p 10p 0.05u 0.1u) vin2 in2 0 pulse (0 5 0.05u 10p 10p 0.1u 0.2u) vin3 in3 0 pulse (0 5 0.05u 10p 10p 0.2u 0.4u) .tran 1u .include c:\electric\c5.txt

## Nand2.5

• רכיב זה מורכב משני טרנזיסטורי בימוס המחוברים במקביל ומשני טרנזיסטורי אנמוס אשר מחוברים בטור.





Schematic - 15 איור באיור Layout איור - 14




Simulation - 16 איור


- על פי הגרף באיור 16 אכן ניתן לראות כי מתח המוצא תואם את טבלת האמת של רכיב הנאנד2
  - קוד הרכיב:

vdd vdd 0 dc 5 va a 0 pulse(0 5 1u 10n 10n 1u 2u) vb b 0 pulse(0 5 0.5u 10n 10n 1u 2u) .tran 5u .include c:\Electric\c5.txt

## OR2.6

• רכיב זה מורכב משני טרנזיסטורי בימוס המחוברים בטור, משני טרנזיסטורי אנמוס אשר מחוברים במקביל ורכיב מהפך במוצא.







על פי הגרף באיור 19 אכן ניתן לראות כי מתח המוצא תואם את טבלת האמת של רכיב האוור2


קוד הרכיב:


vdd vdd 0 dc 5
\*vin1 in1 0 dc 5
\*vin2 in2 0 dc 5
vin1 in1 0 pulse (0 5 0.05u 10p 10p 0.05u 0.1u)
vin2 in2 0 pulse (0 5 0.05u 10p 10p 0.1u 0.2u)
.tran 1u
.include c:\electric\c5.txt

Simulation - 19 איור


## OR3.7

רכיב זה מורכב משלושה טרנזיסטורי בימוס המחוברים בטור, משלוש טרנזיסטורי אנמוס אשר מחוברים במקביל ורכיב מהפך במוצא.





Schematic - 21 איור Layout איור




Simulation - 22 איור


על פי הגרף באיור 22 אכן ניתן לראות כי מתח המוצא תואם על פי האמת של רכיב האוור את טבלת האמת של רכיב האוור

vdd vdd 0 dc 5 vin1 in1 0 pulse (0 5 0.05u 10p 10p 0.05u 0.1u) vin2 in2 0 pulse (0 5 0.05u 10p 10p 0.1u 0.2u) vin3 in3 0 pulse (0 5 0.05u 10p 10p 0.2u 0.4u)

.tran 1u .include c:\electric\c5.txt - 20

 רכיב זה מורכב מארבע טרנזיסטורי בימוס המחוברים בטור, מארבע טרנזיסטורי אנמוס אשר מחוברים במקביל ורכיב מהפך במוצא.





Schematic - 24 איור

Layout איור - 23

על פי הגרף באיור 25 אכן ניתן לראות כי מתח המוצא • תואם את טבלת האמת של רכיב האוור

- קוד הרכיב:


vdd vdd 0 dc 5
vin1 in1 0 pulse (0 5 0.05u 10p 10p 0.05u 0.1u)
vin2 in2 0 pulse (0 5 0.05u 10p 10p 0.1u 0.2u)
vin3 in3 0 pulse (0 5 0.05u 10p 10p 0.2u 0.4u)
vin4 in4 0 pulse (0 5 0.05u 10p 10p 0.2u 0.4u)
.tran 1u
.include c:\electric\c5.txt




Simulation - 25 איור

# TG-Switch .9


. בפרויקט זה התבקשנו לבנות שלושה מתגים בעלי 3 רגליים(כרגל כניסה,רגל מוצא ורגל בקרה).





Schematic - 27 איור

Layout איור - 26





- על פי הגרף באיור 28 אכן ניתן לראות כי מתח המוצא תואם את טבלת האמת של רכיב האוור4
  - קוד הרכיב:
- vdd vdd 0 dc 5 vs s 0 pulse (0 5 0.05u 10p 10p 0.05m 0.1m) vin in 0 pulse (0 5 0.05u 10p 10p 0.1m 0.2m) .tran 1m cload out 0 10f .include c:\electric\c5.txt

Simulation - 28 איור

## D-Latch .10

. הרכיב בנוי ממהפכים , טרנזיסטור בימוס , טרנזסטור אנמוס






Schematic - 30 איור

Layout איור

- 29





- על פי הגרף באיור 31 אכן ניתן לראות כי מתח המוצא תואם על פי האמת של הרכיב
  - קוד הרכיב:

vdd vdd 0 dc 5 vin d 0 pulse 0 5 0 1n 1n 1u 2u ven en 0 pulse 0 5 0.5u 1n 1n 1.5u 2.9u .tran 20u .include c:\Electric\c5.txt

## D-FF .11

מורכב משני רכיבי די-לאתש , רכיב זה הוא רכיב בעל יכולת אגירת מידע.





Schematic - 33 איור

| View |

Simulation - 34 איור

Layout- 32 איור

- על פי הגרף באיור 34 אכן ניתן לראות כי מתח המוצא תואם את טבלת האמת של הרכיב
  - קוד הרכיב

vdd vdd 0 dc 5
vclk clk 0 pulse (0 5 1u 100p 100p 1u 2u)
vD D 0 pulse (0 5 0.5u 100p 100p 0.3u 0.6u)

\*VD D 0 dc 5
cload1 q 0 1p
cload2 qn 0 1p
.tran 10u


\*.meas tin when v(clk)=2.5 cross 1

\*.meas tout when v(q)=2.5 cross 1


\*.meas tcp param tout-tin
.include c:\electric\c5.txt

# Amplifier .12


+ערכיב מגבר השרת מורכב לפי הסכמה המוצגת באיור36. לרכיב זה יש שתי כניסות מתח: כניסה אחת למתח גבוה +ערכים השנייה למתח נמוך.



Schematic - 36 איור



Layout- 35 איור




Simulation - 37 איור


- על פי הגרף באיור 37 אכן ניתן לראות כי מתח המוצא תואם את טבלת האמת של הרכיב
  - קוד הרכיב:

vdd vdd 0 dc 5 vin+ in+ 0 dc 2.5 vin- in- 0 sine(2.5 2.5 100000) .tran 10u \*vin- in- 0 dc 2.5 \*.dc vin- 0 5 1m .include c:\electric\c5.txt

# : ממיר אנלוגי-7Comparators


• רכיב זה ממיר אות אנאלוגי לאות דיגיטאלי בעזרת זוגות נגדים הפועלים כמחלקי מתח ומגברי שרת בצורת מגבר משווה.





Schematic - איור

Layout- איור




קוד הרכיב:


vdd vdd 0 dc 5
vin in 0 sine(2.5 2.5 200k)
.tran 20u
.include c:\electric\c5.txt

# : Clock & Frequency Divider

מחלק התדר בנוי מעשרה דלגלגי D המשורשרים בחיבור טורי כך שכל דלגלג מחלק ב2 את תדר הכניסה שלו וכך תדר הכניסה בסופו של דבר מתחלק ב $\frac{1}{2^n}$ . כל דלגלג d מעביר את המידע שבו רק כשאר השעון מקבל "1", כמו כן כל הדלגלים מקבלים את אותו השעון.



Schematic- 41 איור



Layout- 42 איור




Simulation- 43 איור

קוד הרכיב:


vdd vdd 0 dc 5 vgnd gnd 0 dc 0 vclk clk 0 pulse 0 5 0 1n 1n 1u 2u .tran 450u .include c:\Electric\c5.txt

## : Decoder

הוא רכיב הממיר מסםר בינארי לפלט מתאים. זהו רכיב בעל ח כניסות ו $2^n$  יציאות לפלט מתאים. זהו רכיב בעל ח הסכימה באיור 2n לגוי ושאר היציאות נמצאות ב"0" לוגי. הרכיב בנוי לפי הסכימה באיור 45.




Schematic- 45 איור



Layout- 44 איור

#### קוד הרכיב:


vdd vdd 0 dc 5 vin1 in1 0 pulse (0 5 0.05u 10p 10p 0.05u 0.1u) vin2 in2 0 pulse (0 5 0.05u 10p 10p 0.1u 0.2u) .tran 1u .include c:\electric\c5.txt



Simulation- 46 איור


# : כלל המערכת-ADC PROJECT

2X4 המערכת הכוללת (המתוארת באיור 1) מעבירה את המוצאים של המקודד עדיפות בשליטת מוצא המפענח SWITCH-TG שמקבל את הכניסות שלו ממחלקי תדר שונים עבור כניסת שעון מסויימת. המוצאים מוכנסים ל אשר מאפשר לקבל במוצא ביט ביט של האות הדיגיטלי.




להלן סכמת המערכת:

Schematic- 47 איור



Layout- 48 איור



Simulation- 46 איור

## : קוד המערכת

vdd vdd 0 dc 5 vin1 IN 0 sine(2.5 2.5 100000 0 1 90) .tran 10u cload out 0 10f .include c:\electric\c5.txt