به نام خدا




دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی برق

پروژه نهایی VHDL درس مدارهای منطقی

دكتر محمدرضا پورفرد

مارال ترابی مهرام ۴۰۲۲۳۰۱۹ کیمیا خودسیانی ۴۰۲۲۳۰۳۰

مرداد ۱۴۰۴



فصل اول - مقدمه

۱-۱. اهمیت تصحیح خطا در سیستمهای دیجیتال

در دنیای دیجیتال، انتقال و ذخیرهسازی داده ها همیشه با خطر خطا مواجه است. نویز در خطوط انتقال، خطاهای ناشی از نویزهای الکترومغناطیسی، خرابیهای حافظه یا ناپایداری منابع تغذیه می توانند باعث تغییر بیتهای داده شوند. اگر این خطاها بدون تشخیص باقی بمانند، می توانند منجر به خرابی سیستم، از بین رفتن اطلاعات و یا بروز عملکرد نادرست شوند. در همین راستا، استفاده از روشهایی برای تشخیص و حتی تصحیح خطا بسیار ضروری است، بهویژه در کاربردهایی مانند مخابرات، ذخیرهسازی دادهها، سیستمهای ایمن و کنترل صنعتی. کدهای تصحیح خطا کاربردهایی داده اصلی حتی در حضور خطا را فراهم میسازند.

۱-۲. معرفی سیستمهای ارسال/دریافت داده

سیستم های ارسال و دریافت داده، به عنوان اجزای کلیدی در ارتباطات دیجیتال، وظیفه انتقال مطمئن اطلاعات از یک منبع به یک مقصد را بر عهده دارند. این سیستمها می توانند در قالب شبکههای کامپیوتری، پروتکلهای سریال مانند SPI یا UART یا سامانههای نهفته کاربرد داشته باشند. برای افزایش قابلیت اطمینان، استفاده از سازوکارهایی نظیر کدگذاری و رمزگشایی داده، بررسی صحت (Checksum) و ذخیرهسازی موقت در حافظه ضروری است. در این پروژه، یک سیستم کامل ارسال و دریافت داده طراحی شده که در آن، اطلاعات ابتدا توسط یک ماژول Pecoder به کد Hamming برسی میشود، و در نهایت با استفاده از Decoder بازسازی شده و صحت آن بررسی میشود.

۱–۳. هدف پروژه و کاربردهای آن

هدف این پروژه طراحی و پیادهسازی یک سیستم دیجیتال کامل در زبان VHDLاست که بتواند یک داده ۸ بیتی را به صورت سریالی دریافت کرده، آن را به کد Hamming تبدیل کند، در RAM ذخیره نماید، روی آن عملیات منطقی احسابی انجام دهد، سپس دوباره آن را به صورت کد شده ارسال یا در صورت نیاز بازیابی کند. کاربردهای چنین سیستمی در حوزههایی نظیر مخابرات امن، پردازش داده در سامانههای توزیعشده، رابطهای سریال صنعتی، و حافظههای با قابلیت تصحیح خطا بسیار گسترده است.

۱-۴. ساختار کلی سیستم طراحیشده

سیستم طراحی شده از چندین ماژول اصلی تشکیل شده است که به صورت سلسلهوار و تحت کنترل یک واحد کنترلی مرکزی (Control Unit) با یکدیگر در ارتباط هستند .اجزای کلیدی عبارتند از:

Encoder (Hamming) : تولید کد ۱۳ بیتی از داده ۸ بیتی

Decoder (Hamming) : بازیابی داده و بررسی خطا

RAM : حافظه ۳۲×۸ بیتی برای ذخیره دادهها

ALU: انجام عمليات ALU

Control Unit : مدیریت ترتیب اجرای عملیات

Packet Format : ساختار ارسال/دریافت داده با Packet

این سیستم به گونهای طراحی شده که بتواند پکتهای مختلف با عملکردهای متفاوت (مثل Immediate،

Operand، Array) را پردازش کند.

فصل دوم – مبانی نظری و پایهای

۱-۲. کدگذاری Hamming و کاربرد آن

کد Hamming روشی مؤثر برای تشخیص و تصحیح خطاهای تکبیتی است که با استفاده از بیتهای توازن، موقعیت بیت خراب را شناسایی و در صورت امکان آن را اصلاح می کند. در کد Hamming، بیتهای توازن در موقعیتهایی از داده قرار می گیرند که توان ۲ هستند (۱، ۲، ۴، ۸، ...). در این پروژه، از نسخه ۱۳ بیتی استفاده شده که شامل:

۸ بیت داده (در موقعیتهای غیر توانی ۲)

۴ بیت توازن(P1 ، P4 ، P4 ، P4)

(Overall Parity - P_total) بیت توازن کلی

مزیت مهم این روش، قابلیت تصحیح خطا بهصورت کاملاً سختافزاری با هزینه پایین منطقی است.

۲-۲ .قالب پکت (Packet) و اجزای آن

در این سیستم برای انتقال اطلاعات بین بخشهای مختلف مانندDecoder و ALU ،RAM ، Encoder از ساختار استانداردی به نام پکت (Packet) استفاده می شود.

پکتها مانند بستههای اطلاعاتی هستند که فیلدهای مشخصی دارند و هر فیلد وظیفهای خاص را بر عهده دارد. پکتها بسته به نوع عملکردشان، ساختار متفاوتی دارند اما معمولاً شامل فیلدهای زیر هستند:

| Function | Address1 | Address2 / Data | Destination Address | Length | ChecksumH | ChecksumL |

- Function: تعیین می کند چه عملیاتی باید انجام شود (مثلاً جمع، نوشتن در حافظه، خواندن و ...)
 - Address1 / Address2: آدرسهایی از حافظه برای استخراج یا ذخیره داده
 - Data: در پکتهایی که Immediate هستند، این فیلد داده ورودی را مشخص می کند
 - Destination Address: محل نهایی ذخیرهسازی نتیجه
- Length: در عملیاتهایی مثل Array ALU مشخص می کند عملیات باید روی چند خانه حافظه انجام شود
 - ChecksumH / ChecksumL: بررسی صحت داده در طول انتقال

این طراحی انعطاف پذیری زیادی ایجاد می کند تا بتوان عملیاتهای مختلف را مانند موارد زیر انجام داد:

• انجام عملیات ALU با دو ورودی (Operand-based)

- انجام عملیات ALU با داده فوری (Immediate)
 - پردازش آرایهای در حافظه (Array)
 - خواندن/نوشتن داده در حافظه
- استفاده از آدرسدهی غیرمستقیم (Indirect Addressing)

Checksum .٣-۲ و روش محاسبه آن

برای اطمینان از صحت پکت دریافتی، از مکانیزم Checksumاستفاده می شود. در مرحله ارسال پکت، ابتدا مجموع تمام بایتهای پکت (بهجز فیلدهای Checksum خودش) محاسبه می شود. سپس

این مقدار ۱۶ بیتی به دو قسمت ۸ بیتی تقسیم میشود:

- CheckSumL: ۸ بیت پایین تر مجموع
 - CheckSumH: ٨ بيت بالاتر مجموع

در سمت گیرنده، همان جمع مجدداً انجام می شود و با مقادیر Checksum دریافتی مقایسه می گردد. اگر مجموع با Checksum دریافتی برابر باشد، داده معتبر شناخته می شود. در غیر این صورت، سیگنال خطا (Error)فعال شده و اجرای عملیات متوقف می شود.

این کار باعث افزایش اطمینان در سیستم و جلوگیری از اجرای عملیات روی دادههای خراب میشود.

۲-۴. معرفي RAM ، ALUو واحد كنترل (FSM)

• ALU (واحد حساب و منطق):

ALUبخشی از سیستم است که عملیاتهای منطقی و حسابی مانند جمع (Add) ، تفریق (Sub) ، یا (OR) و و (AND) و و (AND)

نوع عملیات از طریق فیلد Function موجود در پکت مشخص می شود و ALU بسته به نوع دستور، دادههای مربوطه را از حافظه خوانده و عملیات را انجام می دهد.

• RAM(حافظه موقت):

یک حافظه با ظرفیت ۳۲ خانه ۸ بیتی است که دادهها در آن ذخیره میشوند.

قابلیت خواندن و نوشتن دارد و در هنگام فعال شدن سیگنال Reset (Rst) ، تمام خانههای حافظه پاکسازی

مىشوند.

خواندن و نوشتن داده در RAM با تأخیر مشخصی انجام می شود که در طراحی لحاظ شده. (Latency)

• واحد كنترل - FSM (ماشين حالت متناهى):

این ماژول نقش مغز سیستم را دارد FSM .با بررسی پکت دریافتی و سیگنالهایی مانند InputRdy . Functionو OutputRdy مشخص می کند در هر لحظه کدام بخش سیستم باید فعال شود. برای مثال اگر پکتی با Function مربوط به ALU دریافت شود، FSMابتدا دادهها را از RAM خوانده،

. سپس ALU را فعال کرده و در نهایت خروجی را در مقصد ذخیره می کند.

این ماژول باعث می شود تمام اجزای سیستم به صورت هماهنگ و دقیق عمل کنند.

فصل سوم - طراحی و پیادهسازی سیستم

۱-۳. ماژول Hamming Encoder

هدف این ماژول این است که داده ۸ بیتی را به صورت سریالی دریافت کرده و پس از محاسبه بیتهای توازن Parity) و سریالی (Overall Parity) آن را به صورت ۱۳ بیتی کد Hamming تبدیل کرده و سریالی (ایسال نماید. این کد قابلیت تصحیح یک بیت خطا و تشخیص دو بیت خطا را دارد.

ورودیها و خروجیها:

- Clk: سیگنال ساعت اصلی برای هماهنگی عملیات دریافت و ارسال.
 - RST: ریست ماژول و بازنشانی تمام سیگنالهای داخلی.
- BitIn: بیت ورودی داده (LSB یا MSB بسته به قرارداد سیستم)، در هر سیکل کلاک یک بیت.
 - BitOut: بیت خروجی کد Hamming، در هر سیکل کلاک یک بیت.

```
12
       library IEEE;
13
       use IEEE.STD LOGIC 1164.ALL;
       use IEEE.NUMERIC_STD.ALL;
14
15
       use work.Packages.All;
16
       entity HammingEncoder is
17
           Port ( BitIn : in STD LOGIC; -- Input data
18
                   BitOut : out STD_LOGIC; -- Hamming coded data
19
                     TestBenchCheck : out STD_LOGIC_VECTOR(0 to 12);
20
21
                     TestBenchInputDisplay : out byte;
                     OutRdy : inout STD_LOGIC := '0';
22
23
24
                  RST : in STD LOGIC;
                                                      -- Setting everything to the default
25
                  clk: in STD LOGIC
                                                           -- Receiving sequential data
26
27
       end HammingEncoder;
```

درون معماری Behavioral این ماژول، یک process تعریف شده که با لبه بالارونده کلاک (rising_edge(clk)) فعال شده و بخشهای عملکردی آن به صورت زیر است:

۱. بررسی اولیه Reset

در ابتدای هر لبه بالارونده کلاک، اگر 'T' = RST باشد:

- رجیستر InCode (۸ بیتی) صفر میشود.
- رجیستر Encoded (۱۳ بیتی) صفر می شود.
- شمارندههای InCnt (برای دریافت) و OutCnt (برای ارسال) به صفر برمی گردند.
 - سیگنال OutRdy صفر می شود.

۲. حالت دریافت داده – Input Mode (زمانی که '1' = Open_In (زمانی که '1')

- تا زمانی که InCnt < 8 باشد، بیتهای ورودی (BitIn) بهترتیب وارد رجیستر InCode میشوند.
 - هر بیت جدید به صورت شیفت رجیستر ذخیره می شود (BitIn & InCode(7 downto 1)).
 - پس از دریافت هشتمین بیت، شمارنده InCnt به صفر باز می گردد و فرآیند کدگذاری آغاز می شود.

```
architecture Behavioral of HammingEncoder is
     signal InCode : byte := (others => '0');
     signal Encoded : STD_LOGIC_VECTOR(0 to 12) := (others => '0');
     signal OutCnt : integer := 0;
         if rising_edge(clk) ther
             if (RST = '1') then |
   InCode <= (others => '0');
                   Encoded <= (others => '0');
                   InCnt <= 0;
                   OutRdy <= '0';
              else
                  if InCnt < 8 then
                                                                                           -- 8 * Clk -> Input
                        InCode <= BitIn & InCode(7 downto 1);</pre>
                        InCnt <= InCnt + 1;</pre>
                   elsif InCnt = 8 then
                                                                                           -- 1 * Clk -> Calculation
                        TestBenchInputDisplay <= InCode;
                        Encoded(2) <= InCode(7);</pre>
                        Encoded(4) <= InCode(6);</pre>
                        Encoded(6) <= InCode(4);</pre>
                        Encoded(8) <= InCode(3);</pre>
                        Encoded(9) <= InCode(2);</pre>
                        Encoded(10) <= InCode(1);</pre>
                        Encoded(11) <= InCode(0);</pre>
                         - Assigning parities
                        {\tt Encoded(0) \Leftarrow (((InCode(7) \ xor \ InCode(6)) \ xor \ InCode(4)) \ xor \ InCode(3)) \ xor \ InCode(1);}
                        Encoded(1) <= (((InCode(7) xor InCode(5)) xor InCode(4)) xor InCode(2)) xor InCode(1);
Encoded(3) <= ((InCode(6) xor InCode(5)) xor InCode(4)) xor InCode(0);</pre>
                        Encoded(7) <= ((InCode(3) xor InCode(2)) xor InCode(1)) xor InCode(0);</pre>
                        Encoded(12) <= ((((InCode(7) xor InCode(6)) xor InCode(5)) xor InCode(3)) xor InCode(2)) xor InCode(0);</pre>
```

۳. مپینگ بیتها:

- **D0..D7** از بیتهای **D0..D7** گرفته میشوند.
- **P1, P2, P4, P8** بعد از قرار داده ها محاسبه می شوند.
 - **P_total** با استفاده از **Potal** تمام بیتهای ۰ تا ۱۱ محاسبه می شود.

۴. محاسبه بیتهای توازن Parity) (Bits

پس از قرارگیری بیتهای داده:

- XOR =P1 (Encoded(0)) •
- XOR =P2 (Encoded(1))
 - XOR =P4 (Encoded(3)) بیتهای ۴, ۵, ۶ ,۸

- XOR =P8 (Encoded(7)) بیتهای ۸, ۹, ۱۱, ۱۰
- ۱۱ تمام بیتهای ۲۰ تا XOR =P_total (Encoded(12)) •

```
TestBenchCheck <= Encoded;
                      OutRdy <= '1';
                       if OutCnt < 13 then
                                                                                                    ۵. حالت ارسال داده
                          BitOut <= Encoded(OutCnt);</pre>
                          OutCnt <= OutCnt + 1;
                                                                                                   (Output Mode)
                          InCnt <= 0;</pre>
                                                                                                • وقتى OutRdy
                          OutCnt <= 0;
                          OutRdy <= '0';
                                                                                                    '1' = باشد،
78
                       end if;
79
                   end if:
                end if;
                                                                                                         بیتهای
            end if;
         end process;
                                                                                                     Encoded
      end Behavioral:
                                                                                                       به تر تیب از
```

تا OutCnt = 12 روی خروجی OutCnt = 12 قرار می گیرند.

• بعد از ارسال بیت شماره ۱۲، شمارنده OutCnt صفر شده و ماژول دوباره آماده دریافت داده جدید می شود.

۶. نکته درباره چرخه دریافت و ارسال

????

۲-۳. ماژول Hamming Decoder

هدف این ماژول دریافت کد Hamming ۱۳ بیتی به صورت سریالی، بررسی صحت آن، شناسایی و تصحیح یک بیت خطا (در صورت وجود) و تولید خروجی ۸ بیتی تصحیح شده است. بر خلاف نسخه قبلی، در این طراحی خروجی به صورت کامل (۸ بیت همزمان) از طریق out_data ارائه می شود.

این ماژول دارای ورودیها و خروجیهای زیر است:

- Clk: سیگنال ساعت اصلی سیستم برای هماهنگی اجرای ترتیبی کد.
- RST: سیگنال ریست که باعث بازنشانی تمام سیگنالها و شمارندهها می شود.
- in_start: شروع دریافت پکت جدید را مشخص می کند؛ در لبه فعال آن کد آماده دریافت است.
- in_data: ورودی سریالی که بیتهای کد Hamming به صورت یکی یکی وارد سیستم می شوند.
 - out_rdy: خروجی دوطرفه که نشان میدهد خروجی محاسبه و آماده ارسال است.
 - out_data: خروجی ۸ بیتی، به صورت کامل و همزمان ارائه می شود.
- valid_out: در صورتی که کد دریافتی حداکثر یک بیت خطا داشته باشد و تصحیح شده باشد، این سیگنال برابر با ۱ خواهد شد.

```
library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
16
       use IEEE.NUMERIC_STD.ALL;
       use work.Packages.ALL;
18
       entity HammingDecoder is
20
21
           Port ( DecInBit : in STD_LOGIC;
                                                                    -- 1 bit input data
                     TestBenchInputDisplay : out STD_LOGIC_VECTOR (0 to 12);
22
23
                     OutRdy : inout STD_LOGIC;
                                                                        -- is 1 if the output is calculated
                     DecOutByte : out byte;
                                                                            -- 8 bit output data
                  Valid : out STD_LOGIC;
                                                                    -- is 1 if there is max 1 error in code
27
                     RST : in STD_LOGIC;
                                                                       -- resets everything
                     clk : in STD_LOGIC
29
       end HammingDecoder;
```

۱. بررسی اولیه Reset:

در ابتدای هر لبهی بالاروندهی کلاک، ابتدا بررسی می شود که آیا سیگنالهای RST یا in_start فعال شدهاند یا نه. در صورت فعال بودن هر کدام:

- مقدار cnt (شمارنده موقعیت بیت) به صفر بازنشانی می شود.
- بردار inp_enc_data که برای ذخیره ۱۳ بیت دریافتی به کار میرود، صفر میشود.
 - سیگنالهای خروجی valid_out و out_rdy خاموش میشوند.
 - سیگنال out_data نیز به مقدار صفر تنظیم می گردد.

هدف از این بخش، آمادهسازی کامل ماژول برای دریافت یک پکت جدید است.

```
architecture Behavioral of HammingDecoder is
          signal Code : STD LOGIC VECTOR (0 to 12);
                                                         -- 13bit data
          signal cnt : integer := 0;
                                                                         -- We don't want it to be initialized after each clock!
                                                                                                                                   ۲. حالت دریافت داده
                  variable ind : integer := 0; -- possible error position
                  variable ErrorMarker : STD_LOGIC_VECTOR (3 downto 0);
                                                                         -- possible 1 error position
                                                                                                                                          :Input Mode
                                                                        -- remade bit #13
                 variable ExtentionBit : STD_LOGIC;
              begin
                 if rising_edge(clk) then
                                                                                                                                   بعد از ریست، ماژول وارد
                     if RST = '1' then
                         Valid <= '1';
                                                                                                                                          حالت دریافت داده
                         ErrorMarker := "0000";
                        cnt <= 0;
                                                                                                                                     می شود. در این مرحله:
                        ind := 0;
                                                                                                          -- 13 * Clk -> Input
52
                         if cnt < 13 then
                                                                                                                                       • در هر لبهی
                            Code <= Code(1 to 12) & DecInBit;
                            cnt <= cnt + 1;
                         elsif cnt = 13 then
                                                                                                      -- 1 * Clk -> Calculation
                                                                                                                                  کلاک، یک بیت
                             -- Constructing the new parities
57
                            TestBenchInputDisplay <= Code;
58
                            ErrorMarker(0) := Code(0) xor (Code(2) xor (Code(4) xor
                                                                                                                                           از ورودی
                                           (Code(6) xor (Code(8) xor Code(10)))));
                            ErrorMarker(1) := Code(1) xor (Code(2) xor (Code(5) xor
                                                                                                                                         in data
                                           (Code(6) xor (Code(9) xor Code(10)))));
                            ErrorMarker(2) := Code(3) xor (Code(4) xor (Code(5) xor
                                           (Code(6) xor Code(11))));
                                                                                                                                 خوانده میشود و
                            ErrorMarker(3) := Code(7) xor (Code(8) xor (Code(9) xor
65
                                           (Code(10) xor Code(11))));
                                                                                                                                         در یکی از
66
                            ExtentionBit := Code(0) xor (Code(1) xor (Code(2) xor
                                           (Code(3) xor (Code(4) xor (Code(5) xor
                                           (Code(6) xor (Code(7) xor (Code(8) xor
                                                                                                                                      موقعیتهای
                                           (Code(9) xor (Code(10) xor Code(11)))))))));
                            cnt <= cnt + 1;
```

inp_enc_data(cnt) قرار می گیرد.

- شمارنده cnt از ۰ تا ۱۲ افزایش می یابد.
- به ازای هر مقدار cnt، یکی از بیتهای ۱۳ تایی کد Hamming در بردار inp_enc_data ذخیره می شود.

در پایان این فاز (زمانی که cnt = 13):

- دریافت داده کامل شده و شمارنده cnt مجدداً صفر می شود.
 - سیستم وارد مرحله بررسی و تصحیح میشود.

```
ind := to_integer(unsigned(ErrorMarker));
                    ind := ind - 1;
if ((ind = -1 and ExtentionBit = Code(12)) or
                         ((ind > -1 and ind < 12) and (ExtentionBit = not Code(12)))) then
                                                                                                                                               ٣. ميينگ بيتها:
                       Valid <= '1';
                       if ind > -1 then
                           Code(ind) <= not Code(ind);</pre>
                       end if:
                                                                                                                  • D0..D7: ىىتھاى دادہ اصلى
                        Valid <= '0';
                    end if;
                else
                                                                                            -- 1 * Clk -> Output
                                                                                                                                                  (۸ بیت)
                    DecOutByte <= code(2) & code(4) & code (5) & code(6) &
                                   code(8) & code(9) & code(10) & code(11);
                    OutRdy <= '1';
                                                                                                                   P1, P2, P4, P8: ستهاي
             end if:
          end if;
                                                                                                                                         توازن موقعیتی
      end process;
end Behavioral;
```

• P_total: بیت توازن کلی

۴. حالت بررسی و تصحیح Processing Mode?

• چهار بیت توازن داخلی با استفاده از XOR بین بیتهای مشخص شده محاسبه شده و در

marker(3 downto 0) قرار می گیرند.

- موقعیت احتمالی خطا با تبدیل marker به عدد صحیح (ind) بهدست می آید.
- یک بیت توازن کلی (overall parity) با استفاده از XOR تمام بیتهای ۰ تا ۱۱ محاسبه می شود و با بیت inp_enc_data(12)

شرایط تصمیم گیری به این صورت است:

- اگر ind = -1 (یعنی) ind = -1) و marker = 0000 (یعنی) ind = -1 داده بدون خطاست.
 - اگر tom=1 extention مخالف extention مخالف (12) tom=1 اگر tom=1 اگر میشود.
 - در سایر حالات ← داده معتبر نیست و valid_out برابر با صفر می ماند.

در صورت تشخیص دادهی معتبر:

- بیت خراب (در صورت وجود) اصلاح می شود.
 - valid_out روشن می شود.
- out_rdy نیز برابر ۱ می شود و خروجی آماده است.

۵. حالت تولید خروجی Output Mode :

پس از بررسی و تصحیح داده:

- داده اصلی ۸ بیتی از بین ۱۳ بیت موجود استخراج شده و به ترتیب در out_dataقرار می گیرد.
 - ترتیب قرارگیری بیتهای داده اصلی در خروجی به صورت زیر است:

out data

= inp_enc_data(11) & inp_enc_data(10) & inp_enc_data(9) & inp_enc_data(8) & inp_enc_data(6) & inp_enc_data(5) & inp_enc_data(4) & inp_enc_data(2);

این ترتیب دقیقاً همان است که در انکودر برای قرار دادن بیتهای داده در موقعیتهای خاص استفاده شده بود.

پس از تولید خروجی:

- ماژول آمادهی دریافت داده جدید خواهد بود.
- لازم است سیگنال in_start یا RST برای آغاز دوباره فاز دریافت فعال شوند.

۳-۳. فایل Packages

این فایل نقش یک کتابخانه پشتیبان را دارد و همهی انواع داده و توابع مشترک بین ماژولهای مختلف در آن تعریف شده است.

در ابتدای کار، انواع دادهی پایه مشخص شدهاند تا همه ماژولها از یک قالب مشترک استفاده کنند. برای مثال:

- Byte: یک بردار ۸ بیتی برای نمایش واحدهای داده.
- data_packet: آرایهای ۷ بایتی که قالب استاندارد تبادل داده در سیستم است.
- packet_type: یک نوع شمارشی که نوع عملیات (ALU ،RAM و حالتهای مختلف آنها) را مشخص می کند.
 - ram_matrix: حافظه اصلی با ۳۲ خانه ۸ بیتی.
 - ram_resp_pack: قالب ساده تر پکت برای پاسخ RAM
 - alu_read_cash_array: بافر موقتی برای عملیاتهای آرایهای در ALU .

```
library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
       use IEEE.NUMERIC_STD.ALL;
       package Packages is
10
           subtype byte is STD_LOGIC_VECTOR(7 downto 0);
11
12
           type data_packet is array (0 to 6) of byte;
           type packet_type is (zero, Operand_Alu, Writ_e, Rea_d, Immediate_Alu, Array_Alu, Indirect_Addressing);
14
           type alu_operation is (Add, Sub, BitwiseOr, BitwiseAnd);
15
           --type ram_row is array (0 to 7) of byte;
           type ram_matrix is array (0 to 31) of byte; --Ram_Row;
18
19
           type ram_resp_pack is array (0 to 3) of byte;
           type alu_read_cash_array is array (0 to 31) of byte;
22
23
           function ByteSum (Packet : data_packet) return STD_LOGIC_VECTOR;
           function CheckSumH (Packet : data_packet) return byte;
25
           function CheckSumL (Packet : data_packet) return byte;
           function Validate (Packet : data_packet) return STD_LOGIC;
26
27
       end Packages;
```

در ادامه، چند تابع کمکی تعریف شدهاند که بیشتر برای محاسبه و بررسی Checksum استفاده می شوند:

- ByteSum: پنج بایت اول پکت را جمع می کند و نتیجه را به صورت ۱۶ بیتی بازمی گرداند.
- CheckSumLو CheckSumL: به ترتیب نیمه بالایی و پایینی این جمع را برمی گردانند.
- Validate: بررسی می کند که Checksum ذخیره شده در پکت با مقدار واقعی جمع یکسان باشد.

```
package body Packages is
30
           function ByteSum (Packet : data_packet) return STD_LOGIC_VECTOR is
                   variable Sum : integer := 0;
           begin
               for i in 0 to 4 loop
35
                   Sum := Sum + to_integer(signed(Packet(i)));
37
               return STD_LOGIC_VECTOR(to_signed(Sum, 16));
           end function;
           function CheckSumH (Packet : data_packet) return byte is
                   variable SumL : byte;
42
43
           begin
               SumL := ByteSum(Packet)(15 downto 8);
45
               return SumL;
           end function;
           function CheckSumL (Packet : data_packet) return byte is
49
                   variable SumR : byte;
50
           begin
               SumR := ByteSum(Packet)(7 downto 0);
               return SumR;
           end function;
53
           function Validate(Packet : data_packet) return STD_LOGIC is
               variable CheckH, CheckL : byte;
           begin
57
               CheckH := CheckSumH(Packet);
58
               CheckL := CheckSumL(Packet);
               if (CheckH = Packet(5) and CheckL = Packet(6)) then
61
                   return '1';
               else
                   return '0';
63
               end if;
           end function;
66
68
     end Packages;
```

۴-۳. ماژول Control Unit

هدف ماژول ControlUnit این است که دادههای ۸ بیتی ورودی را دریافت کرده، آنها را به پکت ۷ بایتی تبدیل می کند، نوع آن را تشخیص میدهد و مسیر مناسب پردازش(RAMیاALU) را مشخص میسازد. این ماژول در کنار فایل Packages پایه گذار مرحلهی «تحلیل ورودی» در سیستم هستند.

```
library IEEE;
                                                                                                                                        ورودىها:
      use IEEE.STD_LOGIC_1164.ALL;
      use IEEE.NUMERIC STD.ALL:
      use work.Packages.ALL;
                                                                                                   InByte: داده ۸ بیتی ورودی از
15
      entity ControlUnit is
16
17
         Port ( InByte : in byte;
                                                               -- 8 bit input data
                                                                                                                                 دیکودر.
                                                               -- 0 is RAM mode / 1 is ALU mode
19
                   Switch : out STD_LOGIC;
                                                               -- The output packet
20
                   Packet: inout data packet:
21
                   PackType : inout packet_type;
                                                                                                                • Clk: سىگنال كلاك.
23
                   PackIsReady : inout STD LOGIC:
24
                   Validation : out STD LOGIC:
                                                                                                    • RST: سیگنال ریست سیستم.
25
                   clk : in STD_LOGIC;
26
                  RST : in STD_LOGIC
                                                                   -- Resets everything
27
      end ControlUnit:
```

خروجيها:

- Packet: یکت کامل ۷ بایتی ساختهشده.
- PackMode: نوع عمليات يكت (از نوع Packet_type).
 - Switch: مسير يردازش (ALU ، 0 = RAM).
- Validation: نتیجه بررسی اعتبار یکت (۱ = معتبر، ۰ = نامعتبر).

نحوه عملكرد ماژول Control Unit:

در این ماژول دادههای ورودی به صورت بایتهای ۸ بیتی به ماژول وارد میشوند. در هر سیکل کلاک یک بایت جدید دریافت شده و داخل آرایه PackHold ذخیره می شود. به محض دریافت اولین بایت، نوع یکت با بررسی مقدار آن تعیین می شود. در ادامه بسته به نوع پکت، تعدادی بایت دیگر نیز دریافت می شود.

اگر نوع یکت از نوع Rea_d باشد، پس از دریافت دو بایت ورودی، دریافت متوقف شده و ماژول بلافاصله وارد مرحله پردازش می شود. برای پکتهای Writ_e این مقدار سه بایت است.

در صورتی که یکت از نوع ALU باشد (Operand ،Immediate) یا ALU)، دریافت تا چهار بایت ادامه می یابد. برای حالت Array_Alu پنج بایت مورد نیاز است. بعد از آن نیز دو بایت برای Checksum دریافت شده و

پکت تکمیل می شود. در انتهای مرحله دریافت، ماژول با استفاده از تابع Validate، صحت پکت را بررسی کرده و نتیجه آن را از طریق سیگنال Validation گزارش میدهد. پکت نهایی نیز از طریق خروجی Packet به ماژولهای بعدی ارسال میشود. در کنار آن، سیگنال PackMode نوع پکت را مشخص می کند و سیگنال Switch مسیر جریان داده را تعیین می کند. اگر مقدار Switch صفر باشد، پکت برای RAM ارسال می شود. اگر مقدار آن یک باشد، پکت به ALU هدایت خواهد شد.

۳-۵. ماژول RAM

ماژول RAM به عنوان حافظه اصلی سیستم، وظیفه ی **ذخیره و بازیابی داده ها** را دارد. این ماژول می تواند بسته به نوع عملکرد، یک مقدار مشخص را در یک آدرس مشخص از حافظه بنویسد یا از آن بخواند. همچنین در فرآیند خواندن، پاسخ را به صورت یک پکت استاندارد ۷ بایتی به همراه Checksum باز می گرداند تا در مراحل بعدی مورد استفاده قرار گیرد.

ورودىها:

- CtrlReq: پکت ورودی از CtrlReq:
 - AluReq: پکت ورودی از ALU.
- InChoose: انتخاب ورودي (InChoose: انتخاب ورودي (1 = AluReq التخاب عرودي
 - Clk: سیگنال کلاک.
 - RST: سیگنال ریست.

خروجیها:

- ReadResp: پکت پاسخ خواندن از ReadResp:
- Error: سيگنال خطا (آدرس نامعتبر يا نوع عمليات غيرمجاز).

```
library IEEE;
      use IEEE.STD_LOGIC_1164.ALL;
12
      use IEEE.NUMERIC_STD.ALL;
       use work.Packages.ALL;
14
       entity RAM is
16
           Port ( CtrlReq : in data_packet;
                                                                   -- Input data packet
                       AluReq : in data_packet;
18
                       ReadResp : out data_packet;
                                                                   -- Output of read mode
19
                       ReadRespReady : out STD_LOGIC;
20
                       InChoose : in STD_LOGIC;
                       Error : out STD_LOGIC;
                                                                  -- Address Out of Band / CheckSum Fail
22
                       RST : in STD_LOGIC;
                       clk : in STD_LOGIC
24
                    );
26
       end RAM;
```

ساختار حافظه:

درون ماژول، ساختاری به نام Memory تعریف شده است که یک آرایه ۳۲ خانهای از نوع byte (یعنی ۸ بیتی) است. به هر خانه از این حافظه از طریق آدرسدهی مستقیم با مقدار (InPack(1) دسترسی پیدا می شود.

```
signal Memory : ram_matrix := (others => (others => '0')); --(others => '0')); -- initial value is zerop
                                                                                                         نحوه عملكرد ماژول RAM:
         process(clk)
35
             variable InPack : data_packet;
36
            variable Mode : packet_type;
                                                                                                               در هر لبه بالارونده کلاک:
37
            variable RowAddress : integer range 0 to 31;
38
            variable ColAddress : integer range 0 to 7;
39
            variable WriteData : byte;
            variable cash : data_packet;
                                                                                                       ۱. اگر سیگنال Reset
41
42
            if rising_edge(clk) then
43
                                                                                                               فعال باشد، تمام
                if RST = '1' then
45
                   Memory <= (others => (others => '0'));
                   ReadRespReady <= '0';
                                                                                                       خانههای حافظه با صفر
                   InPack :=(others => '0'));
                   WriteData := (others => '0');
                   cash := (others => '0'));
                                                                                                               مقداردهی مجدد
                   if InChoose = '1' then
51
                      InPack := AluReq;
                                                                                                          میشوند و سیستم به
                      InPack := CtrlReq;
                                                                                                      حالت اوليه باز مي گردد.
                   if InPack(0) = "00001111" then -- Function
                       Mode := Rea_d;
                                                                                                              ۲. در حالت عادی:
                   elsif InPack(0) = "11110000" then
                      Mode := Writ_e;
                      Mode := zero;
                                                                                                         ابتدا مشخص
                      Error <= '1';
                   end if;
                                                                                                           می شود که
```

ورودی از طرف ALU خوانده شود یا از طرف ControlUnit، و در نتیجه InPack با مقدار مناسب مقداردهی می شود.

- بررسی می شود که آیا بایت اول (0) InPack معادل "00001111" (برای Read) یا
 (Write (برای 11110000")
 - o اگر نباشد، نوع عملکرد zero تلقی شده و سیگنال Error فعال میشود.

اگر نوع عملکرد Writ_e باشد:

- آدرس از InPack(1) استخراج شده و به عدد صحیح بین \cdot تا ۳۱ تبدیل می شود.
 - مقدار (InPack(2) در خانه مشخص شده از حافظه نوشته می شود.
 - اگر آدرس از ۳۱ بیشتر باشد، عملیات انجام نمی شود و Error فعال می شود.

اگر نوع عملکرد Rea_d باشد:

- دادهی ذخیرهشده در آدرس مورد نظر از حافظه استخراج می شود.
 - سپس یک پکت خروجی ۷ بایتی ساخته میشود:
- ١. بايت اول برابر "11001111"بهعنوان نشانهي پاسخ حافظه
 - ۲. بایت دوم مقدار خواندهشده از حافظه
- تا cash(4) با صفر مقداردهی میشوند cash(2) با صفر مقداردهی میشوند
- ۴. سپس Checksum بالا ((cash(5)) و پایین (cash(6)) محاسبه می شود.
 - این پکت در خروجی ReadResp قرار می گیرد تا به ماژولهای بعدی منتقل شود.

:Lhecksum

برای تضمین صحت دادههای خروجی از حافظه، از توابع CheckSumH و CheckSumL که در فایل Packages تعریف شدهاند استفاده می شود. این توابع مجموع ۵ بایت اول پکت را محاسبه کرده و به ترتیب ۸ بیت بالا و پایین آن را در بایتهای ۵ و ۶ ذخیره می کنند.

```
67
                       RowAddress := to_integer(unsigned(InPack(1))); --(7 downto 3)));
                       ColAddress := to_integer(unsigned(InPack(1)(2 downto 0)));
                       WriteData := InPack(2);
                       if (to_integer(unsigned(InPack(1))) > 31) then
71
                           Error <= '1':
72
                           case Mode is
                                when Writ_e =>
75
                                    -- Write Operation
                                    Memory(RowAddress) <= WriteData;</pre>
77
78
                                   -- Read Operation
                                    cash(0) := "11001111":
79
                                    cash(1) := Memory(RowAddress);
                                    cash(2) := (others => '0');
                                   cash(3) := (others => '0');
83
                                   cash(4) := (others => '0');
                                   cash(5) := CheckSumH(cash);
                                   cash(6) := CheckSumL(cash);
86
                                   ReadResp <= cash;
87
                                    ReadRespReady <= '1';
                                   Error <= '1';
90
                           end case;
91
                       end if:
                   end if;
93
               end if;
94
           end process;
95
       end Behavioral;
```

۶-۳ ماژول ALU و ALU ه

هدف ماژول ALU این است که عملیاتهای منطقی و حسابی متنوعی مانند جمع، تفریق، QND را روی دادههایی که از حافظه خوانده شدهاند یا در پکت ورودی موجودند، انجام دهد و نتیجه را به حافظه برگرداند. این ماژول به طور مستقیم به RAM متصل است و بسته به نوع عملکرد پکت، از حافظه میخواند، عملیات را انجام می دهد و نتیجه را ذخیره می کند.

در کنار ALU، ماژول کوچکی به نام ErrorDetection نیز تعریف شده که وظیفه ترکیب و گزارش نهایی هرگونه خطا در سیستم را بر عهده دارد. این خطاها می توانند از دیکودر، کنترل یونیت، ALU منشأ گرفته باشند.

ورودىها:

```
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
                                                                                      • InPack: یکت دریافتی از کنترل
use work.Packages.All;
entity ALU is
                                                                                                                    يونيت.
   Port ( InPack : in data packet;
           PackMode : in packet_type;
                                                                                       PackMode: نوع عملکرد یکت
           SendToRam : out data_packet;
           ReadResponse : in data_packet;
                                                                                              ، Operand_Aluمانند
           Finish : inout STD_LOGIC;
                                            -- Is 1 when the process is done.
           Enable : in STD_LOGIC;
                                           -- Alu is On only when we are in Alu Mode.
                                                                                             .(..., Immediate_Alu
           Error : out STD_LOGIC;
           RST : in STD_LOGIC;
           clk : in STD_LOGIC
                                                                                   ReadResponse: دادههایی که از
```

11

16

18

26

end ALU;

- RAMبرای خواندن دریافت شدهاند.
- Enable: فعالسازی ALU فقط زمانی که پکت مربوط به ALU باشد.
 - RST: ریست تمام مقادیر داخلی.
 - Clk: سیگنال ساعت.

خروجیها:

- SentToRam: پکت ۷بایتی خروجی که برای نوشتن به حافظه ارسال میشود.
 - Finish: سیگنالی برای اعلام پایان عملیات.
 - Error: سيگنال گزارش خطا.

نحوه عملكرد ماژول ALU:

ماژول ALU دارای حالتهای مختلف است که بسته به نوع پکت در PackMode رفتار متفاوتی از خود نشان می دهد. در همه حالتها، روند کلی به شکل زیر است:

- InPack(0) بررسی نوع عملیات بر اساس ۲ بیت آخر ۱
 - ۲. استخراج آدرسها، دادهها یا پارامترها از پکت
- ۳. خواندن دادهها از RAM از طریق ReadResponse
 - ۴. انجام عملیات منطقی اریاضی
- RAM ساخت پکت خروجی و ارسال آن برای نوشتن در Δ
 - ۶. گزارش یایان عملیات از طریق سیگنال Finish

```
30
       architecture Behavioral of ALU is
31
32
           function Operator(In1, In2: signed(7 downto 0); operate : Alu_Operation) return byte is
           begin
33
               case operate is
35
                   when Add =>
                       return std_logic_vector(In1 + In2);
36
37
                   when Sub =>
38
                       return std_logic_vector(In1 - In2);
                   when BitwiseOr =>
39
                       return std_logic_vector(In1 or In2);
                                                                 -- Bitwise or for signed = direct or
40
                   when BitwiseAnd =>
41
                       return std_logic_vector(In1 and In2);
                                                                   -- Bitwise and for signed = direct and
43
                   when others =>
                       return "000000000";
45
               end case;
46
           end function;
48
           signal operation : Alu_Operation;
49
50
           signal DataI : byte := (others => '0');
           signal DataII : byte := (others => '0');
51
           signal DestinationAddress : byte;
53
54
           signal ArrayLength : integer range 0 to 32 := 0;
           signal ArrayIndPusher : integer range 0 to 31 := 0;
56
           signal ReadArray : alu_read_cash_array := (others => '0'));
58
59
           signal Step : integer := 0;
```

```
begin
 61
                                                                                         ١.عمليات با دو داده حافظه
 63
           process(clk)
                                                                                                (Operand_Alu)
 64
               -- Ram Interaction
               variable mode : byte := (others => '0');
                                                                                • از دو آدرس (InPack(1) و
 66
               variable RamAddress : byte := (others => '0');
               variable RamDataToWrite : byte := (others => '0');
 67
               variable AddressI : byte := (others => '0');
                                                                            (2) InPack دادهها را از حافظه
               variable AddressII : byte := (others => '0');
               variable AddAddressII : byte := (others => '0');
                                                                                                    ميخواند.
 70
 71
 72
               -- Calculator Interaction
                                                                               • آنها را با عملیات مشخص شده
 73
           begin
 74
                                                                             ترکیب کرده و نتیجه را در آدرس
               if rising_edge(clk) then
                   Error <= '0';
                                                                                   InPack(3) مىنويسد.
                   if RST = '1' then
 77
 78
                      Error <= '0';
                      Step <= 0;
                                                                            • این عملیات طی ۳ سیکل کلاک
                      DataI <= (others => '0');
 80
                      DataII <= (others => '0');
 81
                                                                                               انجام میشود.
                      DestinationAddress <= (others => '0');
 83
                      ArrayLength <= 0;
                      ArrayIndPusher <= 0;
 84
                                                                                             ۲.عملیات با داده ثابت
 25
                      ReadArray <= (others => (others => '0'));
                      Finish <= '1';
                                                                                             (Immediate_Alu)
                  elsif Enable = '1' then
 87
                      if (Finish = '1') then
                                                       -- 1 * Clk ->
 22
                                                                              • یکی از دادهها مستقیماً در یکت
                          Finish <= '0';
                          case InPack(0)(1 downto 0) is
 90
                                                                                  (InPack(2)) قرار دارد.
 91
                             when "00" =>
 92
                                 operation <= Add;
                             when "01" =>
                                                                          • داده دیگر از حافظه خوانده می شود.
 94
                                 operation <= Sub;
 95
                             when "10" =>
                                 operation <= BitwiseOr;
                                                                                     • نتیجه عملیات در آدرس
 97
                             when "11" =>
                                 operation <= BitwiseAnd;
 98
                                                                               .inPack(3)ذخيره مي شود.
 99
                              when others =>
100
                          end case;
101
                      end if;
                                                                            • این عملیات طی ۲ سیکل کلاک
                                                                                               انجام می شود.
```

«عملیات روی آرایه از حافظه (Array_Alu)

• از آدرس InPack(1) دادهها را پشت سر هم میخواند.

```
103
                         case PackMode is
104
                             when Operand_Alu => -- 3 Clocks
                                                                              -- Clock 0 till 1
106
                                     DestinationAddress <= InPack(3):
107
                                     AddressI := InPack(1);
                                     RamAddress := AddressI;
109
                                     mode := "00001111";
                                                                          -- Clock 1 till 2
110
                                 elsif Step = 1 then
                                     DataI <= ReadResponse(1);</pre>
                                     AddressII := InPack(2);
112
                                     RamAddress := AddressII;
113
                                     mode := "00001111";
                                 elsif Step = 2 then
                                                                          -- Clock 2 till 3
115
116
                                     --DataII <= ReadResponse(1):
                                     RamDataToWrite := Operator(signed(DataI), signed(ReadResponse(1)), Operation);
                                     RamAddress := DestinationAddress;
118
                                     mode := "11110000";
119
                                     Step <= -1;
                                                                          -- Will + 1
121
                                     Finish <= '1';
                                 end if
122
                             when Immediate_Alu =>
                                 if Step = 0 then
                                                                              -- Clock 0 till 1
125
                                     DataII <= InPack(2);
127
                                     DestinationAddress <= InPack(3);</pre>
128
                                     AddressI := InPack(1):
129
                                     RamAddress := AddressI;
                                     mode := "00001111";
                                 elsif Step = 1 then
                                                                          -- Clock 1 till 2
131
132
                                     --DataI <= ReadResponse(1);
133
                                     RamDataToWrite := Operator(signed(ReadResponse(1)), signed(DataII), Operation);
                                     RamAddress := DestinationAddress;
134
                                     mode := "11110000";
                                     Step <= -1;
                                     Finish <= '1';
137
138
                                 end if;
139
                             when Array_Alu =>
140
141
                                 DataII <= InPack(2);
                                 ArrayLength <= to_integer(unsigned(InPack(3)));
                                 DestinationAddress <= InPack(4);
143
                                 if to_integer(unsigned(InPack(3))) > 32 then
144
                                     Error <= '1';
                                 end if:
146
```

- داده دوم ثابت است (InPack(2)) •
- به تعداد InPack(3) خانه حافظه پیمایش و روی آن عملیات انجام می شود.
 - نتایج در خانههای پشت سر هم از InPack(4) ذخیره میشوند.

- اگر طول آرایه بیشتر از ۳۲ باشد، سیگنال Error فعال می شود.
- این عملیات طی مقدار ArrayLength سیکل کلاک انجام می شود.

۴.آدرس غير مستقيم (Indirect_Addressing)

- ابتدا از InPack(1) دادهای خوانده می شود.
- سپس از (InPack(2 آدرسی خوانده می شود که حاوی آدرس دوم واقعی است.

```
when Array_Alu =>
141
                                DataII <= InPack(2);
142
                                ArrayLength <= to_integer(unsigned(InPack(3)));
                                DestinationAddress <= InPack(4);
143
144
                                if to_integer(unsigned(InPack(3))) > 32 then
145
146
                                end if;
147
148
                                if (Step > ArrayLength and Finish = '0') then
                                                                                        -- Clock * size -> max 32
                                    mode := "11110000";
149
150
                                    RamDataToWrite := Operator(signed(ReadArray(ArrayIndPusher)), signed(DataII), Operation); -- Initail ArrayIndPusher = 0
151
                                    RamAddress := byte((unsigned(DestinationAddress) + to_unsigned(ArrayIndPusher, 8)) mod 32);
                                    ArrayIndPusher <= ArrayIndPusher + 1;
153
                                    if ArrayIndPusher = (ArrayLength - 1) then
154
                                        Step <= -1;
                                                                            -- Will + 1
                                        Finish <= '1';
                                        ArrayIndPusher <= 0;
156
157
                                    end if:
                                else
                                    if Step = 0 then
                                                                                -- Clock * size -> max 32
159
                                        --AddressI := InPack(1);
160
                                        ReadArray <= (others => (others => '0'));
162
                                        mode := "00001111";
163
                                    end if:
164
                                    if Step > 0 then
                                        ReadArray(Step - 1) <= ReadResponse(1);</pre>
166
                                    end if:
167
                                    RamAddress := byte((unsigned(InPack(1)) + to_unsigned(ArrayIndPusher, 8)) mod 32);
                                    if Step = ArrayLength then
169
170
                                        ArrayIndPusher <= 0;
171
172
                                end if;
```

- از این آدرس دوم داده خوانده شده و عملیات انجام میشود.
 - نتیجه در InPack(3) ذخیره می شود.

• این عملیات طی ۴ سیکل کلاک انجام میشود.

```
174
                             when Indirect_Addressing =>
                                                                                           -- Clock 0 till 1
                                 if Step = 0 then
175
176
                                     DestinationAddress <= InPack(3);
177
                                     AddressI := InPack(1);
                                     RamAddress := AddressI;
179
                                     mode := "00001111";
                                 elsif Step = 1 then
                                                                                       -- Clock 1 till 2
180
                                     AddAddressII := InPack(2);
                                     DataI <= ReadResponse(1);</pre>
182
                                     mode := "00001111";
                                     RamAddress := AddAddressII;
                                 elsif Step = 2 then
                                                                                       -- Clock 2 till 3
185
                                     AddressII := ReadResponse(1);
                                     RamAddress := AddressII;
187
                                     mode := "00001111";
                                 elsif Step = 3 then
                                                                                       -- Clock 3 till 4
189
190
                                     --DataII <= ReadResponse(1);
                                     RamDataToWrite := Operator(signed(DataI), signed(ReadResponse(1)), Operation);
191
192
                                     RamAddress := DestinationAddress;
                                     mode := "11110000";
                                                                                          -- Will + 1
                                     Step <= -1;
194
                                     Finish <= '1';
196
                                 end if;
                             when others =>
                                 Error <= '1';
199
                         end case;
                         Step <= Step + 1;
                         SendToRam(0) <= mode;</pre>
201
                         SendToRam(1) <= RamAddress;</pre>
                         SendToRam(2) <= RamDataToWrite;</pre>
203
294
                         SendToRam(3) <= (others => '0');
                         SendToRam(4) <= (others => '0');
206
                         SendToRam(5) <= (others => '0');
                         SendToRam(6) <= (others => '0');
208
209
                 end if;
210
             end process;
211
        end Behavioral;
```

نتیجه هر عملیات داخل متغیر Output ذخیره شده و بههمراه اطلاعات آدرس و نوع عملیات در قالب یک پکت کامل به نام SentToRamPack ساخته می شود. در پایان، مقادیر Checksum با صفر مقداردهی شده و پکت خروجی نهایی از طریق خروجی SentToRam ارسال می شود.

مديريت خطا

در موارد زیر سیگنال Error برابر با ۱ قرار می گیرد:

- فعال بودن RST
- نوع پکت ناصحیح یا غیرقابل تشخیص
 - طول آرایه بزرگتر از ۳۲
- اشکال در آدرسدهی غیرمستقیم یا پردازش داخلی

ماژول بسیار سادهای به نام ErrorDetection در پروژه تعریف شده که تمامی سیگنالهای خطا از ماژولهای مختلف شامل دیکودر، کنترل یونیت، RAM و ALU را دریافت کرده و در صورتی که هرکدام از آنها فعال باشند، سیگنال نهایی Error را روشن میکند. فرمول منطقی این کار:

Error <= (RamError or AluError) or (DecodingError or PacketError) به این ترتیب، سیستم همیشه از وقوع خطا در هر یک از بخشها مطلع می شود.

```
library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
       use IEEE.NUMERIC STD.ALL;
       use work.Packages.ALL;
       entity ErrorDetection is
           Port ( DecodingError : in STD_LOGIC;
                  PacketError : in STD_LOGIC;
                  RamError : in STD_LOGIC;
                  AluError : in STD_LOGIC;
                  Error : out STD_LOGIC
19
       end ErrorDetection;
       architecture Behavioral of ErrorDetection is
23
       begin
25
           Error <= (RamError or AluError) or (DecodingError or PacketError);</pre>
26
       end Behavioral;
```

۷-۳. ماژول PackToByte هدف ماژول PackToByte این است که دادههای ۷ بایتی موجود در خروجی RAM (یعنی یک پکت کامل data_packet) را بهصورت بایتبهبایت استخراج کرده و آنها را برای ارسال به انکودر آماده کند. این فرآیند شامل سازمان دهی مجدد پکت به صورت ram_resp_pack است که تنها شامل ۴ بایت است.

ورودی PackIn: پکت ۲بایتی دریافتی از RAM که شامل Function ، داده، و Checksum است.

خروجی ByteOut: بایتی که باید به صورت سریالی برای تبدیل به بیت به ماژول بعدی ارسال شود.

سیگنال clk: سیگنال کلاک برای همگامسازی عملیات.

در ابتدا، ماژول یک آرایه کمکی به نام PacketCash از نوع PacketCash از نوع میکند:

- PacketCash(0) برابر "11001111" (كد شناسه پاسخ خواندن از RAM)
 - PacketCash(2) برابر "PacketCash(2) برابر المقدار صفر)

سپس در لبهی بالارونده کلاک، با استفاده از یک شمارنده داخلی CellCnt، در هر سیکل یکی از این بایتها را در خروجی قرار میدهد.

```
library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
       use IEEE.NUMERIC_STD.ALL;
12
       use work.Packages.ALL;
15
       entity PackToByte is
16
           Port ( PackIn : in data_packet;
17
                  clk : in STD LOGIC);
18
19
       end PackToByte;
       architecture Behavioral of PackToByte is
22
23
            signal CellCnt : integer range 0 to 4 := 4;
24
           signal PacketCash : ram_resp_pack ;
25
28
           PacketCash(0) <= "11001111":
29
30
31
               if rising_edge(clk) then
                   if CellCnt = 4 then
                       cellcnt <= 1:
                       PacketCash(1) <= PackIn(1);
                       PacketCash(2) <= PackIn(2);
37
                       PacketCash(3) <= PackIn(6);
                       ByteOut <= PacketCash(0);
                      ByteOut <= PacketCash(CellCnt);</pre>
                       CellCnt <= CellCnt + 1:
43
               end if;
44
           end process:
       end Behavioral;
```

- در اولین سیکل (CellCnt = 4) در اولین سیکل (PackIn(1) (داده اده های اصلی از (RAM (AM) و (CheckSum) به آرایه (PacketCash منتقل می شوند.
- سپس از CellCnt = 1 تا CellCnt مپس از 3 =، خروجیها به ترتیب از

PacketCash خوانده شده و در ByteOutقرار می گیرند.

۸-۳. ماژول ByteToBit

هدف این ماژول این است که یک بایت (۸ بیت) را بهصورت سریالی و بیتبهبیت در هر سیکل کلاک روی خروجی قرار دهد تا مستقیماً به انکودر همینگ ارسال شود.

```
library IEEE;
                                                          • ورودی ByteIn: بایت ۸ بیتی که باید به بیتهای مجزا
     use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.NUMERIC_STD.ALL;
13
     use work.Packages.ALL;
                                                                                                            تقسیم شود.
15
     entity ByteToBit is
16
        Port ( ByteIn : in byte;
                                                                • خروجي BitOut: خروجي سريالي که در هر کلاک
              BitOut : out STD_LOGIC;
19
                clk : in STD LOGIC);
                                                                           یکی از بیتهای ByteInرا تولید می کند.
     end ByteToBit;
20
21
     architecture Behavioral of ByteToBit is
                                                                          • سیگنال clk: برای همگامسازی عملیات.
        signal BitCnt : integer range 0 to 8 := 8;
25
        signal ByteCash : byte;
26
                                                                                                          نحوه عملكرد ماژول:
27
28
        process(clk)
                                                              در ابتدا، یک سیگنال کمکی ByteCash مقدار بایت
31
           if rising edge(clk) then
              if BitCnt = 8 then
                 BitCnt <= 1;
                                                                                              ورودی را ذخیره می کند.
                  ByteCash <= ByteIn;
                  BitOut <= ByteCash(0);
                 BitOut <= ByteCash(BitCnt);
                                                            • شمارنده داخلی BitCnt مشخص می کند که کدام بیت
38
                 BitCnt <= BitCnt + 1;
              end if:
                                                                        از ByteCash باید در BitOut قرار گیرد.
           end if:
        end process;
```

- وقتی BitCnt = 8 باشد (یعنی ابتدای دریافت بایت جدید)، ByteCash مقدار جدیدی می گیرد و بیت صفرم آن در BitOut قرار می گیرد.
- در سیکلهای بعدی (تا BitCnt = 7) بیتهای باقیمانده از ByteCash به ترتیب در خروجی \circ قرار می گیرند.

end Behavioral;

ارتباط دو ماژول PackToByte و ByteToBit

- ۱. PackToByte خروجی RAM را به ترتیب در بایتهای مجزا قرار میدهد.
- ۷. ByteToBit هر بایت را به ۸ بیت جداگانه تبدیل کرده و برای رمزگذاری Hamming آماده می کند.

این دو ماژول در کنار هم، وظیفه دارند داده ۷ بایتی خروجی RAM را بهصورت سریالی و بیتبهبیت به Hamming این دو ماژول در کنار هم، وظیفه دارند داده ۷ بایتی خروجی Encoder تحویل دهند، تا برای ارسال در سیستم ارتباطی مورد استفاده قرار گیرد.

۹-۳ تاپ ماژول ۹-۳

ماژول TopModuleبه عنوان واحد تجمیع کننده، تمام بخشهای طراحی شده در سیستم را به یکدیگر متصل می کند و فرآیند کلی ارسال و دریافت داده به همراه پردازش منطقی را مدیریت مینماید. این ماژول مانند اسکلت اصلی سیستم عمل کرده و ارتباط بین ماژول های مختلف را هماهنگ می کند.

```
library IEEE;
       use IEEE.STD_LOGIC_1164.ALL:
       use IEEE.NUMERIC STD.ALL;
       use work.Packages.All;
       entity TopModule is
           Port ( Input : in STD_LOGIC;
18
                  Output : out STD_LOGIC;
                     Error : out STD_LOGIC;
23
                  RST : in STD_LOGIC;
24
                  clk : in STD LOGIC
25
                    );
       end TopModule;
       architecture Behavioral of TopModule is
30
           signal DataByte : byte:
31
           signal DecValidation : STD_LOGIC;
32
           signal Switch : STD_LOGIC;
           signal Packet : data_packet;
           signal PacketValidation : STD_LOGIC;
           --signal PackToRam : data packet;
           signal RamReadResp : data_packet;
           signal RamError : STD_LOGIC;
           signal AluEnable : STD_LOGIC;
42
           --signal PackToAlu : data packet;
           signal PackType : packet type:
           signal AluToRam : data_packet;
           --signal RamToAlu : ram_resp_pack;
           signal AluDone : STD_LOGIC;
           signal AluError : STD LOGIC;
           --signal RamRespError : STD_LOGIC;
           signal EncByte : byte;
           signal EncInBit : STD_LOGIC;
```

ورودیها و خروجیها

- Input: ورودی سریالی ۱ بیتی که داده رمزگذاری شده (Hamming)را دریافت می کند.
 - Output: خروجی سریالی ۱ بیتی که داده رمزگذاری شده نهایی را ارسال می کند.
 - Error: سیگنالی برای نشاندادن وقوع خطا در هر مرحله از فرآیند.
 - RST: سیگنال Reset سراسری برای بازنشانی کل سیستم.
 - Clk: سیگنال کلاک برای زمانبندی ماژولها.

نحوه عملكرد تاپ ماژول

ماژول اصلی شامل ۸ ماژول زیر است که به ترتیب متصل شدهاند و با سیگنال های میانی با یکدیگر تعامل دارند:

HammingDecoder.1

- ورودی سریالی Input را دریافت می کند.
- پس از بررسی توازن و تصحیح احتمالی خطا، داده ۸ بیتی خروجی میدهد.
 - خروجی:
 - DataByte : بایت رمزگشایی شده

```
53
      begin
                                                                    o DecValidation: اعتبار
54
          Decoder: entity work.HammingDecoder
55
                                                                         داده پس از رمزگشایی
56
              port map
57
                 DecInBit => Input,
                 DecOutByte => DataByte,
59
                                                                                          ControlUnit .Y
                 Valid => DecValidation,
                 RST => RST,
61
                 clk => clk
62
                                                                • داده ۸ بیتی را از DataByte می گیرد.
              );
64
                                                                  • بسته (Packet) متشکل از چند بایت
          CtrlUnit: entity work.ControlUnit
              port map
66
                                                                      ساخته و نوع عملکرد آن(ALU یا
67
                 InByte => DataByte,
                                                                            RAM) را مشخص می کند.
                 Validation => PacketValidation,
69
                 Switch => Switch,
                 Packet => Packet,
71

    خروجیها:

                 PackType => PackType,
                 RST => RST,
73
                                                                    o Packet: یکت ساختهشده
                 clk => clk
74
              );
                                                                     o PackMode: نوع یکت
76
          RAM: entity work.RAM
                                                                      (خواندن، نوشتن، عملیات
              port map
78
79
                                                                                منطقی و ...)
                 InChoose => AluEnable,
80
81
                 CtrlReg => Packet,
                 AluReq => AluToRam,
                                                                     ∘ Switch: مشخص کننده
                 ReadResp => RamReadResp,
23
                 Error => RamError,
                                                                      RAM LALU mode
                 RST => RST,
25
                 clk => clk
                                                                                      mode
86
87
              );
```

o PacketValidation: اعتبار یکت ساختهشده) بر اساس (PacketValidation:

RAM .T

- بسته به Switch، بین ورودیهای CtrlReq (از ControlUnit) یا AluReq (از ALU) یکی را انتخاب میکند.
 - اگر عملکرد نوشتن باشد، داده را در حافظه ذخیره میکند.
 - اگر عملکرد خواندن باشد، داده را از حافظه بازیابی کرده و در قالب پکت ۲بایتی خروجی میدهد.
 - خروجیها:
 - RamReadResp: پکت حاوی پاسخ خواندن از RAM:

o RamError: خطای دسترسی به حافظه یا RamError: خطای

```
ALU: entity work.ALU
                port map
 91
                     Enable => AluEnable,
 92
                     InPack => Packet,
 93
                    PackMode => PackType,
                    SendToRam => AluToRam,
                     ReadResponse => RamReadResp,
97
                    Finish => AluDone,
                    Error => AluError.
98
                    RST => RST.
99
                     clk => clk
103
             PacketToByte: entity work.PackToByte
104
105
                    PackIn => RamReadResp,
106
                    ByteOut => EncByte,
                     clk => clk
109
                );
110
            ByteToBit: entity work.ByteToBit
111
112
113
                     ByteIn => EncByte,
                     BitOut => EncInBit,
                     clk => clk
116
117
                );
118
119
             Encoder: entity work.HammingEncoder
                     BitIn => EncInBit,
                    BitOut => Output,
124
                    RST => RST.
                    clk => clk
```

ALU (Arithmetic Logic Unit) . \$

- اگر نوع پکت نیازمند عملیات منطقی باشد، فعال میشود.
- داده را از RAM می گیرد و پس از پردازش، نتیجه را برای نوشتن به RAM آماده می کند.
 - خروجیها:
 - AluToRam: پکت خروجی شامل نتیجه
 عملیات
 - o AluDone: اتمام عمليات
 - AluError اگر مشکلی رخ دهد(مثلاً soverflow) دسترسی غیرمجاز)، فعال می شود.

۵. PackToByte

- پکت ۷بایتی دریافتی از RAM را به بایتهای مجزا تقسیم می کند.
 - هر بار، یک بایت را در خروجی قرار میدهد.

ByteToBit &

- بایت خروجی را به بیتهای مجزا (از بیت ۰ تا ۷) در هر سیکل کلاک تقسیم میکند.
 - خروجی سریالی تولید می کند.

HammingEncoder .V

• بیتهای ورودی را دریافت کرده و با محاسبه بیتهای توازن (Parity) ، آن را به کد ۱۳ Hamming بیتی تبدیل کرده و به صورت سریالی ارسال می کند.

• خروجی نهایی از طریق Output به صورت سریال خارج می شود.

ErrorDetection .A

- این ماژول بررسی می کند آیا در بخشهای مختلف سیستم خطایی رخ داده است یا خیر:
 - o خطای رمزگشایی (DecValidation)
 - o خطای صحت یکت (PacketValidation)
 - o خطای RAM یا ALU

Switch or (not(AluDone));

```
• اگر هر كدام از این خطاها فعال باشند،
           ErrorDetection: entity work.ErrorDetection
129
               port map
                                                                           سیگنال Errorبرابر ۱ می شود.
130
                  DecodingError => not(DecValidation),
                  PacketError => not(PacketValidation),
132
                                                                                           مديريت حالت ALU
                  RamError => RamError,
                  AluError => AluError,
134
                                                                      • سيگنال AluEnable تعيين مي كند
135
                  Error => Error
136
               );
                                                                           که ماژول ALU فعال باشد یا نه.
137
           AluEnable <= Switch or (not(AluDone));
138
139
       end Behavioral:
                                                                       • يا استفاده از: => AluEnable
```

این شرط باعث می شود ALU تنها زمانی فعال شود که یا در ALU mode باشیم (Switch = 1) یا عملیات قبلی هنوز به اتمام نرسیده باشد. (AluDone = 0)

ماژول TopModule در واقع سیستم کامل انتقال داده رمزگذاری شده است که:

- ۱. داده سریالی را دریافت می کند،
 - ۲. آن را رمزگشایی کرده،
- ۳. در صورت نیاز عملیات منطقی انجام میدهد یا در حافظه ثبت میکند،
 - ۴. خروجی را مجدداً رمزگذاری کرده و سریالی ارسال میکند.

همزمان با این فرآیند، کلیه خطاها به صورت سراسری تحت نظارت قرار دارند و سیگنال Errorدر صورت وقوع مشکل فعال می شود.

```
USE IEEE.STD_LOGIC_1164.ALL;
       USE IEEE.NUMERIC_STD.ALL;
       USE work.Packages.All;
       ENTITY RamTestBench IS
       END RamTestBench:
       ARCHITECTURE behavior OF RamTestBench IS
          -- Component Declaration for the Unit Under Test (UUT)
               CtrlReq : IN data_packet;
               AluReq : IN data_packet;
               ReadResp : OUT data_packet;
                 ReadRespReady : OUT std_logic;
               InChoose : IN std logic:
               Error : OUT std_logic;
               RST : IN std_logic;
               clk : IN std_logic
          END COMPONENT;
          signal CtrlReq : data packet := (others => (others => '0'));
          signal AluReq : data_packet := (others => (others => '0'));
          signal ReadRespReady : std_logic;
          signal InChoose : std_logic := '0';
          signal RST : std_logic := '0';
          signal clk : std_logic := '0';
          signal ReadResp : data_packet;
         signal Error : std_logic;
          -- Clock period definitions
         constant clk period : time := 10 ns;
               -- Instantiate the Unit Under Test (UUT)
            uut: RAM PORT MAP (
                     CtrlReq => CtrlReq,
                     AluReq => AluReq,
                     ReadResp => ReadResp.
                       ReadRespReady => ReadRespReady,
                     InChoose => InChoose,
                     Error => Error,
                     clk => clk
 82
 83
             -- Clock process definitions
             clk_process :process
 85
                  clk <= '0';
                  wait for clk_period/2;
                  clk <= '1';
 89
                  wait for clk period/2;
             end process;
 90
 91
             -- Stimulus process
             stim_proc: process
             begin
                -- hold reset state for 100 ns.
                RST <= '0';
                wait for clk_period*10;
                  RST <= '0';
100
                  CtrlReq <= ("11110000",
                                  "00000001",
103
                                  "11111111",
104
105
                               "00000000",
                               "00000000",
                               "00000000".
                               "00000000");
                  wait for 10 ns;
```

```
فصل چهارم - تست بنچ ماژولهای سیستم
```

۱.تست بنچ ماژول RAM

هدف از این تست بنچ اعتبارسنجی مسیرهای نوشتن اخواندن RAM و انتخاب ورودی (CtrlReq/AluReq) و اعلام پاسخ خواندن (ReadResp + ReadRespReady)


DUTو يورتها

- CtrlReq, AluReq : data_packetورودی های بسته از ALU کنترل و
 - ReadResp : data_packetخروجی خواندن
 - اعلان آمادگی پاسخ ReadRespReady : std_logic •
 - InChoose: انتخاب مسير ورودي InChoose:
 - Error: پرچم خطا
 - RST, clk: ریست همزمان /کلاک

پیکربندی تستبنچ


- تناوب کلاک: clk_period = 10 ns
- راهاندازی: نگهداشتن 'C'=RST بهمدت ۱۰ سیکل
 - نگاشت UUT مطابق Entity پروژه


```
110
111
                  -- 11001111 + 1111111111 = 11111111 11001110
                  InChoose <= '1';</pre>
                  AluReq <= ("00001111",
114
                                  "00000001",
                                  "00000000",
115
                               "00000000",
116
117
                               "00000000".
                               "00000000",
118
119
                               "00000000");
120
                wait for 10 ns;
121
            end process;
123
         END:
```





```
library IEEE;
                                                                                                      ۲. تست بنچ ماژول Hamming decoder
      USE IEEE.STD_LOGIC_1164.ALL;
      USE IEEE.NUMERIC_STD.ALL;
      USE work.Packages.ALL;
                                                                                                                                                         هدف آزمون
      END DecoderTestBench;
      ARCHITECTURE behavior OF DecoderTestBench IS
                                                                 دریافت کد همینگ ۱۳ بیتی، تصحیح تکبیت، اعلام اعتبار (Valid) و تولید
         -- Component Declaration for the Unit Under Test (UUT)
15
16
         COMPONENT HammingDecoder
                                                                                                                                                         بایت خروجی.
             DecInBit : IN std_logic;
             TestBenchInputDisplay : out STD_LOGIC_VECTOR (0 to 12);
             OutRdy : INOUT std_logic;
                                                                                                                                                  DUTو يورتها
             DecOutByte : OUT std_logic_vector(7 downto 0);
             Valid : INOUT std_logic;
23
             RST : IN std logic:
             clk : IN std_logic
            );
                                                                                                                 DecInBit: بیت ورودی سریال
         END COMPONENT;
26
27
28
                                                                                                     TestBenchInputDisplay[0..12]
        signal DecInBit : std_logic := '0';
31
32
        signal RST : std_logic := '0';
        signal clk : std_logic := '0';
                                                                                                                                                OutRdy
        signal OutRdy : std_logic;
                                                                                                                             DecOutByte[7..0]
        signal TestBenchInputDisplay : STD_LOGIC_VECTOR (0 to 12);
        signal DecOutByte : std_logic_vector(7 downto 0);
                                                                                                                                                     Valid
        signal Valid : std logic;
        -- Clock period definitions
        constant clk period : time := 10 ns:
                                                                                                                                                RST, clk •
45
46
                                                                                                                                                                تستها
47
           -- Instantiate the Unit Under Test (UUT)
          uut: HammingDecoder PORT MAP (
                DecInBit => DecInBit,
                TestBenchInputDisplay => TestBenchInputDisplay,
                                                                                                    11101110111110 → 111111111 .\
51
                OutRdy => OutRdy,
52
                DecOutByte => DecOutByte,
53
                Valid => Valid.
                                                                                                    0110101100100 \rightarrow 11010010 .
                RST => RST,
                clk => clk
                                                                                         ٣. 110101010 → 11010010 (١خطا)
57
58
          -- Clock process definitions
59
          clk_process :process
                                                                                               ۴. I111110011011 → Invalid (۲خطا)
60
          begin
              clk <= '0';
               wait for clk_period/2;
              clk <= '1';
                                                                               -- Test #2
-- Input : "0110101100100" , Answer : "11010010"
Input := "0110101100100";
for i in 0 to 12 loop
                                                                                                                                                        معيار پذيرش
               wait for clk_period/2;
          end process;
65
66
                                                                                  wait for 10 ns;
                                                                               end loop;
wait for 2*clk_period;
          -- Stimulus process
              variable Input : hamming;
                                                                                                                                    ۷alid=1 :۱،۲،۳
                                                                               -- Input : "0110101100100" With 1 error , Answer : "11010010"
Input := "1110101100100";
71
          begin
72
             -- hold reset state for 100 ns.
                                                                                                                                               داده درست
73
             RST <= '1';
                                                                                  wait for 10 ns;
            wait for clk_period*10;
                                                                               end loop;
wait for 2*clk_period;
              RST <= '0';
                                                                                                                                    • تست ۴: Invalid
                                                                               -- Test #4
-- Input : "1111110000011" With 2 error , Answer : "11110000"
              -- Rightest is first Psition.
78
                                                                               Input := "1111110011011";
for i in 0 to 12 loop
             -- Test #1
79
              -- Input : "1110111011110" , Answer : "11111111"
                                                                                  DecInBit <= Input(i);
               Input := "1110111011110";
               for i in 0 to 12 loop
                                                                               end loop;
wait for 2*clk_period;
                  DecInBit <= Input(i);</pre>
                  wait for 10 ns;
              end loop;
              wait for 2*clk_period;
```





٣.تست بنچ ماژول Hamming Encoder .هدف آزمون

تولید کد همینگ ۱۲ یا ۱۳ بیتی از ۸ بیت ورودی سریال و بررسی با داده نمونه.

DUTو پورتھا

- BitIn: بیت ورودی سریال
- BitOut: بیت خروجی کدگذاری شده
- TestBenchCheck[0..12]: بردار بررسى
- TestBenchInputDisplay[7..0]: نمايش ورودى
 - OutRdy: آماده بودن خروجی
 - RST, clk •

پیکربندی تستبنچ

- کلاک ۱۰ ، ریست ۱۰ سیکل
- خوراندن ۸ بیت با فاصله ۱۳۵۰

تستها

- ۱. ورودی 11111111 ← خروجی 01101110111
- ۲. ورودی 01011100 ← خروجی 010111000 ۲.

معيار پذيرش

• انطباق TestBenchCheck و BitOut با مقادير انتظار