به نام خدا




دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی برق

# پروژه نهایی VHDL درس مدارهای منطقی

دكتر محمدرضا پورفرد

مارال ترابی مهرام ۴۰۲۲۳۰۱۹ کیمیا خودسیانی ۴۰۲۲۳۰۳۰

مرداد ۱۴۰۴



#### فصل اول - مقدمه

#### ۱-۱. اهمیت تصحیح خطا در سیستمهای دیجیتال

در دنیای دیجیتال، انتقال و ذخیرهسازی داده ها همیشه با خطر خطا مواجه است. نویز در خطوط انتقال، خطاهای ناشی از نویزهای الکترومغناطیسی، خرابیهای حافظه یا ناپایداری منابع تغذیه می توانند باعث تغییر بیتهای داده شوند. اگر این خطاها بدون تشخیص باقی بمانند، می توانند منجر به خرابی سیستم، از بین رفتن اطلاعات و یا بروز عملکرد نادرست شوند. در همین راستا، استفاده از روشهایی برای تشخیص و حتی تصحیح خطا بسیار ضروری است، بهویژه در کاربردهایی مانند مخابرات، ذخیرهسازی دادهها، سیستمهای ایمن و کنترل صنعتی. کدهای تصحیح خطا کاربردهایی داده اصلی حتی در حضور خطا را فراهم میسازند.

#### ۱-۲. معرفی سیستمهای ارسال/دریافت داده

سیستم های ارسال و دریافت داده، به عنوان اجزای کلیدی در ارتباطات دیجیتال، وظیفه انتقال مطمئن اطلاعات از یک منبع به یک مقصد را بر عهده دارند. این سیستمها می توانند در قالب شبکههای کامپیوتری، پروتکلهای سریال مانند SPI یا UART یا سامانههای نهفته کاربرد داشته باشند. برای افزایش قابلیت اطمینان، استفاده از سازوکارهایی نظیر کدگذاری و رمزگشایی داده، بررسی صحت (Checksum) و ذخیرهسازی موقت در حافظه ضروری است. در این پروژه، یک سیستم کامل ارسال و دریافت داده طراحی شده که در آن، اطلاعات ابتدا توسط یک ماژول Pecoder به کد Hamming برسی میشود، و در نهایت با استفاده از Decoder بازسازی شده و صحت آن بررسی میشود.

# ۱–۳. هدف پروژه و کاربردهای آن

هدف این پروژه طراحی و پیادهسازی یک سیستم دیجیتال کامل در زبان VHDLاست که بتواند یک داده ۸ بیتی را به صورت سریالی دریافت کرده، آن را به کد Hamming تبدیل کند، در RAM ذخیره نماید، روی آن عملیات منطقی احسابی انجام دهد، سپس دوباره آن را به صورت کد شده ارسال یا در صورت نیاز بازیابی کند. کاربردهای چنین سیستمی در حوزههایی نظیر مخابرات امن، پردازش داده در سامانههای توزیعشده، رابطهای سریال صنعتی، و حافظههای با قابلیت تصحیح خطا بسیار گسترده است.

### ۱-۴. ساختار کلی سیستم طراحیشده

سیستم طراحی شده از چندین ماژول اصلی تشکیل شده است که به صورت سلسلهوار و تحت کنترل یک واحد کنترلی مرکزی (Control Unit) با یکدیگر در ارتباط هستند .اجزای کلیدی عبارتند از:

Encoder (Hamming) : تولید کد ۱۳ بیتی از داده ۸ بیتی

Decoder (Hamming) : بازیابی داده و بررسی خطا

RAM : حافظه ۳۲×۸ بیتی برای ذخیره دادهها

ALU: انجام عمليات ALU

Control Unit : مدیریت ترتیب اجرای عملیات

Packet Format : ساختار ارسال/دریافت داده با Packet

این سیستم به گونهای طراحی شده که بتواند پکتهای مختلف با عملکردهای متفاوت (مثل Immediate،

Operand، Array) را پردازش کند.

#### فصل دوم – مبانی نظری و پایهای

# ۱-۲. کدگذاری Hamming و کاربرد آن

کد Hamming روشی مؤثر برای تشخیص و تصحیح خطاهای تکبیتی است که با استفاده از بیتهای توازن، موقعیت بیت خراب را شناسایی و در صورت امکان آن را اصلاح می کند. در کد Hamming ، بیتهای توازن در موقعیتهایی از داده قرار می گیرند که توان 2هستند (۱، ۲، ۴، ۸، ...). در این پروژه، از نسخه ۱۳ بیتی استفاده شده که شامل:

۸ بیت داده (در موقعیتهای غیر توانی ۲)

۴ بیت توازن(P1 ، P4 ، P4 ، P4)

(Overall Parity - P\_total) بیت توازن کلی

مزیت مهم این روش، قابلیت تصحیح خطا بهصورت کاملاً سختافزاری با هزینه پایین منطقی است.

# ۲-۲ .قالب پکت (Packet) و اجزای آن

در این سیستم برای انتقال اطلاعات بین بخشهای مختلف مانندALU ،RAM ، Encoder از ساختار استانداردی به نام پکت (Packet) استفاده می شود.

پکتها مانند بستههای اطلاعاتی هستند که فیلدهای مشخصی دارند و هر فیلد وظیفهای خاص را بر عهده دارد. پکتها بسته به نوع عملکردشان، ساختار متفاوتی دارند اما معمولاً شامل فیلدهای زیر هستند:

| Function | Address1 | Address2 / Data | Destination Address | Length | ChecksumH | ChecksumL |

- Function: تعیین می کند چه عملیاتی باید انجام شود (مثلاً جمع، نوشتن در حافظه، خواندن و ...)
  - Address1 / Address2: آدرسهایی از حافظه برای استخراج یا ذخیره داده
  - Data: در پکتهایی که Immediate هستند، این فیلد داده ورودی را مشخص می کند
    - Destination Address: محل نهایی ذخیرهسازی نتیجه
- Length: در عملیاتهایی مثل Array ALU مشخص می کند عملیات باید روی چند خانه حافظه انجام شود
  - ChecksumH / ChecksumL: بررسی صحت داده در طول انتقال

این طراحی انعطاف پذیری زیادی ایجاد می کند تا بتوان عملیاتهای مختلف را مانند موارد زیر انجام داد:

• انجام عملیات ALU با دو ورودی (Operand-based)

- انجام عملیات ALU با داده فوری
  - پردازش آرایهای در حافظه (Array)
    - خواندن/نوشتن داده در حافظه
- استفاده از آدرسدهی غیرمستقیم (Indirect Addressing)

# Checksum .٣-۲ و روش محاسبه آن

برای اطمینان از صحت پکت دریافتی، از مکانیزم Checksumاستفاده می شود. در مرحله ارسال پکت، ابتدا مجموع تمام بایتهای پکت (بهجز فیلدهای Checksum خودش) محاسبه می شود. سپس

این مقدار ۱۶ بیتی به دو قسمت ۸ بیتی تقسیم میشود:

- CheckSumL: ۸ بیت پایین تر مجموع
  - CheckSumH: ۸ بیت بالاتر مجموع

در سمت گیرنده، همان جمع مجدداً انجام می شود و با مقادیر Checksum دریافتی مقایسه می گردد. اگر مجموع با Checksum دریافتی برابر باشد، داده معتبر شناخته می شود. در غیر این صورت، سیگنال خطا (Error)فعال شده و اجرای عملیات متوقف می شود.

این کار باعث افزایش اطمینان در سیستم و جلوگیری از اجرای عملیات روی دادههای خراب میشود.

### ۲-۴. معرفي RAM ، ALUو واحد كنترل (FSM)

# • ALU (واحد حساب و منطق):

ALUبخشی از سیستم است که عملیاتهای منطقی و حسابی مانند جمع (Add) ، تفریق (Sub) ، یا (OR) و و (AND) و و (AND)

نوع عملیات از طریق فیلد Function موجود در پکت مشخص می شود و ALU بسته به نوع دستور، دادههای مربوطه را از حافظه خوانده و عملیات را انجام می دهد.

# • RAM(حافظه موقت):

یک حافظه با ظرفیت ۳۲ خانه ۸ بیتی است که دادهها در آن ذخیره میشوند.

قابلیت خواندن و نوشتن دارد و در هنگام فعال شدن سیگنال Reset (Rst) ، تمام خانههای حافظه پاکسازی

مىشوند.

خواندن و نوشتن داده در RAM با تأخیر مشخصی انجام می شود که در طراحی لحاظ شده. (Latency)

### • واحد كنترل - FSM (ماشين حالت متناهى):

این ماژول نقش مغز سیستم را دارد FSM .با بررسی پکت دریافتی و سیگنالهایی مانند InputRdy . Functionو OutputRdy مشخص می کند در هر لحظه کدام بخش سیستم باید فعال شود. برای مثال اگر پکتی با Function مربوط به ALU دریافت شود، FSMابتدا دادهها را از RAM خوانده،

. سپس ALU را فعال کرده و در نهایت خروجی را در مقصد ذخیره می کند.

این ماژول باعث می شود تمام اجزای سیستم به صورت هماهنگ و دقیق عمل کنند.

#### فصل سوم - طراحی و پیادهسازی سیستم

### ۱-۳. ماژول Hamming Encoder

هدف این ماژول این است که داده ۸ بیتی را به صورت سریالی دریافت کرده و پس از محاسبه بیتهای توازن Parity) و سریالی (Overall Parity) آن را به صورت ۱۳ بیتی کد Hamming تبدیل کرده و سریالی (ارسال نماید. این کد قابلیت تصحیح یک بیت خطا و تشخیص دو بیت خطا را دارد.

این ماژول دارای ورودیها و خروجیهای زیر است:

- Clk: سیگنال کلاک که وظیفه هماهنگی و زمانبندی بین مراحل مختلف را برعهده دارد.
- In\_Start: سیگنالی برای مشخص کردن شروع دریافت داده. با فعال شدن آن، شمارش دادههای ورودی آغاز میشود.
  - In\_Data: ورودی سریالی داده ۸ بیتی. در هر سیکل کلاک، یک بیت از داده وارد می شود.
    - Rst: سیگنال ریست برای بازنشانی کلیه سیگنالهای داخلی و شروع دوباره ماژول.
  - Out\_Data: خروجی سریالی ۱۳ بیتی حاصل از کدگذاری همینگ. در هر کلاک یک بیت از آن ارسال میشود.
    - Out\_Rdy: سیگنالی که نشان میدهد خروجی آماده است و داده در حال ارسال است.
  - Open\_In: سیگنالی دوطرفه که وضعیت ماژول را مشخص می کند. اگر مقدار آن ۱ باشد، ماژول در حالت دریافت داده است؛ اگر ۰ باشد، در حالت ارسال داده قرار دارد.

```
library IEEE;
12
       use IEEE.STD LOGIC 1164.ALL;
13
14
       use IEEE.NUMERIC_STD.ALL;
15
       entity HammingEncoder is
17
           Port ( clk : in STD_LOGIC;
                                                 -- Receiving sequential data
18
                  In_Start : in STD_LOGIC;
                                                 -- Marking In_Data LSB
                  In_Data : in STD_LOGIC;
                                                 -- Input data
19
20
                  Rst : in STD_LOGIC;
                                                 -- Setting everything to the default
                  Out_Data : out STD_LOGIC;
21
                                                 -- Hamming coded data
                  Out Rdy : out STD LOGIC;
                                                -- Is true if the output is calculated
22
                  Open_In : inout STD_LOGIC); -- No calculation is being done
23
       end HammingEncoder;
24
25
       architecture Behavioral of HammingEncoder is
26
27
28
               signal code : STD LOGIC VECTOR (12 downto 0);
```

درون معماری Behavioral این ماژول، یک process تعریف شده که با لبه بالارونده کلاک (rising\_edge(clk)) فعال شده و بخشهای عملکردی آن به صورت زیر است:

```
begin
31
32
             process (clk, Rst, In_Start, Open_In)
33
                    variable cnt : integer := 0;
                                              -- cnt is 0 at the begining of simulation
                                                                                                                ۱. بررسی اولیه Reset
34
                    if rising_edge(clk) then
                           if (Rst = '1' or In_Start = '1') then
37
                                 Out Data <= '0';
                                                                                                  در ابتدای هر لبهی کلاک، ابتدا بررسی
38
                                  Out_Rdy <= '0';
                                  Open_In <= '1';
                                                                                             می شود که آیا سیگنال Rst یا In_Start
                                 code <= "00000000000000";
41
                           end if;
                                                                                              فعال است. در این صورت، ماژول به حالت
43
                           if Open In = '1' then -- Input gate is open, we are in INPUT MODE
44
                                 case cnt is
                                                                                                                          اولیه باز می گردد.
                                        when 0 =>
                                               code(2) <= In Data:
47
                                        when 1 =>
                                                                                                این مرحله شامل ریست شدن متغیرها و
                                               code(4) <= In_Data;
49
                                        when 2 =>
                                                                                               سیگنالهای داخلی مانند cnt ،codeو
50
                                               code(5) <= In_Data;</pre>
51
                                               code(6) <= In_Data;</pre>
                                                                                          Open_In است تا آماده دریافت داده جدید
53
                                        when 4 =>
                                               code(7) <= In_Data;</pre>
55
                                        when 5 =>
                                                                                                                                        ىاشد.
56
                                               code(8) <= In_Data;</pre>
57
                                               code(9) <= In_Data;</pre>
                                                                                          ۲. حالت در یافت داده - Input Mode
59
60
                                               code(10) <= In_Data;
                                               cnt := 0;
                                                                                                       (زمانی که 'Open_In = '1' که
62
                                               Open_In <= '0';
63
                                               -- Impossible!
                                                                                           در این حالت، ماژول وارد مرحله دریافت داده
```

جایگاههای بیتهای داده به صورت زیر در بردار ۱۳ بیتی codeتعیین شدهاند:

- $cnt = 0 \rightarrow code(2)$  •
- $cnt = 1 \rightarrow code(4)$  •
- $cnt = 2 \rightarrow code(5)$  •
- $cnt = 3 \rightarrow code(6)$  •
- $cnt = 4 \rightarrow code(7)$  •
- $cnt = 5 \rightarrow code(8)$  •
- $cnt = 6 \rightarrow code(9)$  •

 $cnt = 7 \rightarrow code(10)$  •

در اینجا پس از دریافت هشتمین بیت داده (در  $\cot = 7$ ) و ثبت آن در ( $\cot = 7$ ) مقدار  $\cot = 7$  ریست می شود  $\cot = 1$ ) و سیگنال  $\cot = 1$ 0 برابر با صفر می گردد تا ماژول وارد فاز ارسال شود.

# ۳. حالت ارسال داده - Output Mode (زمانی که 'Open\_In = '0'

در این مرحله، ابتدا بیتهای توازن محاسبه شده و در جایگاههای مربوطه در بردار scode نخیره می شوند. بیتهای توازن مطابق روابط استاندارد Hamming به شرح زیر هستند:

- XOR = code(0) بیتهای ۲، ۶، ۶، ۸، ۱۰
- XOR = code(1) بیتهای ۲، ۵، ۶، ۹، ۱۰
  - XOR = code(3) بیتهای ۴، ۵، ۶، ۱۱، ۹
  - XOR= code(7) بیتهای ۸، ۹، ۱۱، (P8)

سپس، توازن کلی نیز به صورت XOR تمام بیتهای (0) تمام بیتهای (0) تمام بیتهای خور در موقعیت code(11) قرار می گیرد.

پس از آماده سازی بردار code، در هر سیکل کلاک، یکی از بیتهای آن از طریق خروجی Out\_Data ارسال می شود. شمارنده code از ۰ تا ۱۲ در این مرحله افزایش می یابد و برای هر مقدار از آن، یکی از بیتهای code خروجی داده می شود. در واقع فاز ارسال دقیقاً ۱۳ سیکل کلاک طول می کشد.

### ۴. بازگشت به حالت دریافت

در زمانی که cnt = 12 و آخرین بیت خروجی (code(12)) ارسال میشود:

- شمارنده cnt به صفر ریست می شود.
- سیگنال Open\_In مجدداً برابر ۱ قرار می گیرد تا ماژول وارد مرحلهی دریافت داده جدید شود.
  - سیگنال Out\_Rdy نیز خاموش میشود.

# ۵. نکته کلیدی درباره چرخه دریافت و ارسال

چرخه دریافت و ارسال بهصورت پشتسرهم انجام می شود. هر بار که ۸ بیت ورودی دریافت شد، بلافاصله ما ول وارد فاز ارسال ۱۳ بیت خروجی می شود. پس از اتمام ارسال، دوباره آماده دریافت سری بعدی داده ها خواهد بود. رفتار سیگنالهای Open\_In و شمارنده cnt به گونهای طراحی شده است که هماهنگی کامل بین دو فاز ورودی و خروجی فراهم شود و هیچ گونه همپوشانی یا ناسازگاری زمانی ایجاد نگردد.

```
cnt := cnt + 1;
 67
                                  elsif Open_In = '0' then -- Input gate is closed, we are in OUTPUT MODE
 68
                                          code(\theta) \leftarrow (((code(2) xor code(4)) xor code(6)) xor code(8)) xor code(10);
 70
                                           code(1) \leftarrow (((code(2) \ xor \ code(5)) \ xor \ code(6)) \ xor \ code(9)) \ xor \ code(10);
                                           code(3) <= ((code(4) xor code(5)) xor code(6)) xor code(11);</pre>
 72
                                          code(7) <= ((code(8) xor code(9)) xor code(10)) xor code(11);</pre>
 73
                                          code(12) \leftarrow (((((code(0) \ xor \ code(1)) \ xor \ code(2)) \ xor \ code(3)) \ xor \ code(4)) \ xor \ code(5)) \ xor
                                                                            (((((code(6) xor code(7)) xor code(8)) xor code(9)) xor code(10)) xor code(11));
 75
                                          -- Outputing
                                          Out_Rdy <= '1';
 77
                                          case cnt is
 78
                                                   when 0 =>
                                                           Out_Data <= code(0);
 80
                                                   when 1 =>
 81
                                                           Out_Data <= code(1);
                                                           Out_Data <= code(2);
 83
                                                   when 3 =>
                                                           Out_Data <= code(3);
 86
                                                   when 4 =>
                                                   when 5 =>
 88
                                                           Out_Data <= code(5);
                                                           Out_Data <= code(6);
 91
                                                   when 7 =>
 93
                                                           Out_Data <= code(7);
 94
                                                   when 8 =>
                                                           Out_Data <= code(8);
                                                   when 9 =>
 96
 97
                                                           Out_Data <= code(9);
                                                   when 10 =>
 99
                                                           Out_Data <= code(10);
100
                                                   when 11 =>
101
                                                           Out_Data <= code(11);
102
                                                   when 12 =>
                                                           Out_Data <= code(12);
104
                                                           cnt := 0:
105
                                                           Open_In <= '1';
106
                                                           Out_Rdy <= '0';
107
                                                   when others =>
109
                                           end case;
110
                                          cnt := cnt + 1;
                                 end if;
111
                         end if;
112
113
                 end process;
114
        end Behavioral;
115
```

### ۲-۳. ماژول Hamming Decoder

هدف این ماژول دریافت کد Hamming ۱۳ بیتی به صورت سریالی، بررسی صحت آن، شناسایی و تصحیح یک بیت خطا (در صورت وجود) و تولید خروجی ۸ بیتی تصحیح شده است. بر خلاف نسخه قبلی، در این طراحی خروجی به صورت کامل (۸ بیت هم زمان) از طریق out\_data ارائه می شود.

این ماژول دارای ورودیها و خروجیهای زیر است:

- Clk: سیگنال ساعت اصلی سیستم برای هماهنگی اجرای ترتیبی کد.
- RST: سیگنال ریست که باعث بازنشانی تمام سیگنالها و شمارندهها می شود.
- in\_start: شروع دریافت پکت جدید را مشخص می کند؛ در لبه فعال آن کد آماده دریافت است.
- in\_data: ورودی سریالی که بیتهای کد Hamming بهصورت یکی یکی وارد سیستم میشوند.
  - out\_rdy: خروجی دوطرفه که نشان میدهد خروجی محاسبه و آماده ارسال است.
  - out\_data: خروجی ۸ بیتی تصحیحشده، بهصورت کامل و همزمان ارائه میشود.
- valid\_out: در صورتی که کد دریافتی حداکثر یک بیت خطا داشته باشد و تصحیح شده باشد، این سیگنال برابر با ۱ خواهد شد.

# ۱. بررسی اولیه Reset

در ابتدای هر لبهی بالاروندهی کلاک، ابتدا بررسی می شود که آیا سیگنالهای RST یا in\_start فعال شدهاند یا نه. در صورت فعال بودن هر کدام:

- مقدار cnt (شمارنده موقعیت بیت) به صفر بازنشانی می شود.
- بردار inp\_enc\_data که برای ذخیره ۱۳ بیت دریافتی به کار می رود، صفر می شود.
  - سیگنالهای خروجی valid\_out و out\_rdy خاموش میشوند.
    - سیگنال out\_data نیز به مقدار صفر تنظیم می گردد.

هدف از این بخش، آمادهسازی کامل ماژول برای دریافت یک پکت جدید است.

### ۲. حالت دریافت داده (Input Mode)

بعد از ریست، ماژول وارد حالت دریافت داده می شود. در این مرحله:

- در هر لبهی کلاک، یک بیت از ورودی in\_dataخوانده می شود و در یکی از موقعیتهای inp\_enc\_data(cnt)
  - شمارنده cnt از ۰ تا ۱۲ افزایش می یابد.
- به ازای هر مقدار cnt، یکی از بیتهای ۱۳ تایی کد Hamming در بردار inp\_enc\_data ذخیره میشود.

در پایان این فاز (زمانی که cnt = 13):

- دریافت داده کامل شده و شمارنده cnt مجدداً صفر می شود.
  - سیستم وارد مرحله بررسی و تصحیح میشود.

# ٣. حالت بررسي و تصحيح (Processing Mode)

- چهار بیت توازن داخلی با استفاده از XOR بین بیتهای مشخص شده محاسبه شده و در
  - marker(3 downto 0) قرار می گیرند.
  - موقعیت احتمالی خطا با تبدیل marker به عدد صحیح (ind) بهدست می آید.
- یک بیت توازن کلی (overall parity) با استفاده از XOR تمام بیتهای ۰ تا ۱۱ محاسبه می شود و با بیت inp\_enc\_data(12)

# شرایط تصمیم گیری به این صورت است:

- اگر 1- = inp\_enc\_data(12) و (marker = 0000 ) بدون (marker = data (12) → داده بدون خطاست.
  - اگر tom=1 و extention مخالف extention مخالف (12) tom=12 اگر tom=12 اگر tom=12 مخالف فیم میشود.
    - در سایر حالات  $\rightarrow$  داده معتبر نیست و valid\_out برابر با صفر می ماند.

در صورت تشخیص دادهی معتبر:

- بیت خراب (در صورت وجود) اصلاح می شود.
  - valid\_out روشن می شود.
- out\_rdy نیز برابر ۱ می شود و خروجی آماده است.

# ۴ .حالت توليد خروجي (Output Mode)

پس از بررسی و تصحیح داده:

- داده اصلی ۸ بیتی از بین ۱۳ بیت موجود استخراج شده و به ترتیب در out\_dataقرار می گیرد.
  - ترتیب قرارگیری بیتهای داده اصلی در خروجی به صورت زیر است:

out data

 $= inp\_enc\_data(11) \& inp\_enc\_data(10) \& inp\_enc\_data(9) \& inp\_enc\_data(8) \& inp\_enc\_data(6) \& inp\_enc\_data(5) \& inp\_enc\_data(4) \& inp\_enc\_data(2);$ 

این ترتیب دقیقاً همان است که در انکودر برای قرار دادن بیتهای داده در موقعیتهای خاص استفاده شده بود.

پس از تولید خروجی:

- ماژول آمادهی دریافت داده جدید خواهد بود.
- لازم است سیگنال in\_start یا RST برای آغاز دوباره فاز دریافت فعال شوند.

### ۳-۳. فایل Packages

فایل Packages به عنوان یک کتابخانه پشتیبان، انواع داده و توابع موردنیاز ماژول های اصلی سیستم را تعریف می کند:

نام نوع داده	تعریف	كاربرد
byte	STD_LOGIC_VECTOR(7 downto 0)	یک واحد داده ۸ بیتی
data_packet	array (0 to 6) of byte	پکت اصلی ۷بایتی
packet_type	نوعی از عملیاتهاRAM ، ALUو	برای دستهبندی دستورات
ram_matrix	array (0 to 31) of byte	حافظه اصلی سیستم
ram_resp_pack	array (0 to 3) of byte	پکت خروجی از RAM
alu_read_cash_array	بافر خواندن در عملیات آرایهایALU	برای ذخیره موقتی دادهها

این فایل شامل چند تابع مهم نیز می شود:

- ByteSum: مجموع ۵ بایت اول پکت را محاسبه می کند و خروجی ۱۶ بیتی می دهد.
  - CheckSumH: ۸ بیت بالایی حاصل جمع را برمی گرداند.
  - CheckSumL: ۸ بیت پایینی حاصل جمع را برمی گرداند.
- Validate: بررسی می کند که آیا مقادیر Checksum ذخیره شده در پکت با مقدار واقعی جمع مطابقت دارد یا نه.

### ۴-۳. ماژول Control Unit

هدف ماژول ControlUnit این است که دادههای ۸ بیتی ورودی را دریافت کرده، آنها را به پکت ۷ بایتی تبدیل میکند، نوع آن را تشخیص میدهد و مسیر مناسب پردازش( RAMیا ALU) را مشخص میسازد. این ماژول در کنار فایل Packages پایه گذار مرحله ی «تحلیل ورودی» در سیستم هستند.

### ورودىها:

سيگنال	نوع	توضيح

InByte	byte	داده دریافتی از دیکودر
clk	STD_LOGIC	سیگنال ساعت
RST	STD_LOGIC	ريست سيستم

#### خروجیها:

سيگنال	نوع	توضيح
Packet	data_packet	پکت نهایی ۷ بایتی
PackMode	packet_type	نوع عمليات مشخصشده
Switch	STD_LOGIC	تعیین مسیر RAM (0) یا RAU (1)
Validation	STD_LOGIC	مشخص می کند که پکت ورودی معتبر بوده یا نه

### نحوه عملكرد ماژول Control Unit:

در این ماژول دادههای ورودی به صورت بایتهای ۸ بیتی به ماژول وارد می شوند. در هر سیکل کلاک یک بایت جدید دریافت شده و داخل آرایه PackHold ذخیره می شود. به محض دریافت اولین بایت، نوع پکت با بررسی مقدار آن تعیین می شود. در ادامه بسته به نوع پکت، تعدادی بایت دیگر نیز دریافت می شود.

اگر نوع پکت از نوع Rea\_d باشد، پس از دریافت دو بایت ورودی، دریافت متوقف شده و ماژول بلافاصله وارد مرحله پردازش می شود. برای پکتهای Writ\_e این مقدار سه بایت است.

در صورتی که پکت از نوع ALU باشد (Operand ،Immediate) یا Operand دریافت تا چهار بایت ادامه مییابد. برای حالت Array\_Alu پنج بایت مورد نیاز است. بعد از آن نیز دو بایت برای Array\_Alu دریافت شده و پکت تکمیل میشود. در انتهای مرحله دریافت، ماژول با استفاده از تابع Validate، صحت پکت را بررسی کرده و نتیجه آن را از طریق سیگنال Validation گزارش میدهد.

پکت نهایی نیز از طریق خروجی Packet به ماژولهای بعدی ارسال می شود. در کنار آن، سیگنال PackMode نوع پکت نهایی نیز از طریق خروجی Switch مسیر جریان داده را تعیین می کند. اگر مقدار Switch صفر باشد، پکت برای RAM ارسال می شود. اگر مقدار آن یک باشد، پکت به ALU هدایت خواهد شد.

#### ٣-۵. ماژول RAM

ماژول RAM به عنوان حافظه اصلی سیستم، وظیفه ی ذخیره و بازیابی داده ها را دارد. این ماژول می تواند بسته به نوع عملکرد، یک مقدار مشخص را در یک آدرس مشخص از حافظه بنویسد یا از آن بخواند. همچنین در فرآیند خواندن، پاسخ را به صورت یک پکت استاندارد ۷ بایتی به همراه Checksum باز می گرداند تا در مراحل بعدی مورد استفاده قرار گیرد.

#### ورودیها و خروجیها:

این ماژول دارای دو پکت ورودی است؛ یکی از طرف کنترل یونیت (CtrlReq) و دیگری از طرف واحد ALU این ماژول دارای دو پکت ورودی باید در سیکل (AluReq). یک سیگنال کنترلی به نام InChoose تعیین می کند که کدام یک از این دو ورودی باید در سیکل کلاک فعلی بررسی و پردازش شود.

همچنین این ماژول دارای خروجیهای زیر است:

- یک پکت خروجی استاندارد (ReadResp) که در صورت اجرای عملیات خواندن از RAM، حاوی داده برگشتی است.
  - یک سیگنال خطا (Error) که در صورت آدرس خارج از محدوده یا عملکرد نامعتبر فعال می شود.

#### ساختار حافظه:

درون ماژول، ساختاری به نام Memory تعریف شده است که یک آرایه ۳۲ خانهای از نوع byte (یعنی ۸ بیتی) است. به هر خانه از این حافظه از طریق آدرسدهی مستقیم با مقدار (InPack(1) دسترسی پیدا می شود.

# نحوه عملكرد ماژول RAM:

در هر لبه بالارونده کلاک:

۱. اگر سیگنال Reset فعال باشد، تمام خانههای حافظه با صفر مقداردهی مجدد می شوند و سیستم به حالت اولیه باز می گردد.

### ۲. در حالت عادی:

ابتدا مشخص می شود که ورودی از طرف ALU خوانده شود یا از طرف ControlUnit، و در نتیجه
 ابتدا مشخص می شود که ورودی از طرف InPack

- بررسی میشود که آیا بایت اول (0) InPack معادل "00001111" (برای Read) یا
   (Write برای Write) است.
  - o اگر نباشد، نوع عملکرد zero تلقی شده و سیگنال Error فعال می شود.

### اگر نوع عملکرد Writ\_e باشد:

- آدرس از InPack(1) استخراج شده و به عدد صحیح بین  $\cdot$  تا ۳۱ تبدیل میشود.
  - مقدار (InPack(2) در خانه مشخص شده از حافظه نوشته می شود.
  - اگر آدرس از ۳۱ بیشتر باشد، عملیات انجام نمی شود و Error فعال می شود.

### اگر نوع عملکرد Rea\_d باشد:

- دادهی ذخیرهشده در آدرس مورد نظر از حافظه استخراج میشود.
  - سیس یک پکت خروجی ۷ بایتی ساخته می شود:
- ١. بايت اول برابر "11001111"بهعنوان نشانهي پاسخ حافظه
  - ۲. بایت دوم مقدار خواندهشده از حافظه
- تا  $\cosh(4)$  با صفر مقداردهی میشوند  $\cosh(2)$  با صفر مقداردهی میشوند
- ۴. سپس Checksum بالا ((cash(5)) و پایین (cash(6)) محاسبه می شود.
  - این پکت در خروجی ReadResp قرار می گیرد تا به ماژولهای بعدی منتقل شود.

#### Checksumها:

برای تضمین صحت دادههای خروجی از حافظه، از توابع CheckSumH و CheckSumL که در فایل Packages تعریف شدهاند استفاده می شود. این توابع مجموع ۵ بایت اول پکت را محاسبه کرده و به ترتیب ۸ بیت بالا و پایین آن را در بایتهای ۵ و ۶ ذخیره می کنند.

### ۶-۳ ماژول ALU و ALU

هدف ماژول ALU این است که عملیاتهای منطقی و حسابی متنوعی مانند جمع، تفریق، AND را روی دادههایی که از حافظه خوانده شدهاند یا در پکت ورودی موجودند، انجام دهد و نتیجه را به حافظه برگرداند. این ماژول به نوع عملکرد پکت، از حافظه میخواند، عملیات را انجام می دهد و نتیجه را ذخیره می کند.

در کنار ALU ، ماژول کوچکی به نام ErrorDetection نیز تعریف شده که وظیفه ترکیب و گزارش نهایی هرگونه خطا در سیستم را بر عهده دارد. این خطاها می توانند از دیکودر، کنترل یونیت، RAMیا ALU منشأ گرفته باشند.

### ورودیها و خروجیهای ALU

ورودىها:

- InPack: پکت دریافتی از کنترل یونیت
- PackMode: نوع عملكرد پكت (مانندImmediate\_Alu ، Operand\_Alu و...)
  - ReadResponse: دادههایی که از RAM برای خواندن دریافت شدهاند
    - Enable: فعال سازی ALU فقط زمانی که پکت مربوط به ALU باشد
      - RST: ریست تمام مقادیر داخلی
        - Clk: سیگنال ساعت

### خروجیها:

- SentToRam: پکت ۷بایتی خروجی که برای نوشتن به حافظه ارسال می شود
  - Finish: سیگنالی برای اعلام پایان عملیات
    - Error: سیگنال گزارش خطا

### نحوه عملكرد ماژول ALU:

ماژول ALU دارای حالتهای مختلف است که بسته به نوع پکت در PackMode رفتار متفاوتی از خود نشان میدهد. در همه حالتها، روند کلی به شکل زیر است:

- InPack(0) بررسی نوع عملیات بر اساس ۲ بیت آخر ۱
  - ۲. استخراج آدرسها، دادهها یا پارامترها از پکت
- ۳. خواندن دادهها از RAM از طریق ReadResponse
  - ۴. انجام عملیات منطقی اریاضی
- RAM ساخت پکت خروجی و ارسال آن برای نوشتن در  $\Delta$ 
  - ۶. گزارش پایان عملیات از طریق سیگنال Finish

### ا.عملیات با دو داده حافظه (Operand\_Alu)

- از دو آدرس InPack(1) و InPack(1) دادهها را از حافظه می خواند.
- آنها را با عملیات مشخصشده ترکیب کرده و نتیجه را در آدرس (InPack(3 مینویسد.
  - در این حالت عملیات طی ۳ سیکل کلاک انجام میشود.

### راده ثابت (Immediate\_Alu) عملیات با داده ثابت.۲

- یکی از دادهها مستقیماً در پکت (InPack(2)) قرار دارد.
  - داده دیگر از حافظه خوانده میشود.
  - نتیجه عملیات در آدرس (InPack(3)خیره می شود.
    - طی ۲ سیکل کلاک انجام می شود.

# «عملیات روی آرایه از حافظه (Array\_Alu)

- از آدرس (InPack(1) دادهها را پشت سر هم میخواند.
  - داده دوم ثابت است (InPack(2)) •

- به تعداد InPack(3) خانه حافظه پیمایش و روی آن عملیات انجام می شود.
  - نتایج در خانههای پشت سر هم از InPack(4) ذخیره میشوند.
  - اگر طول آرایه بیشتر از ۳۲ باشد، سیگنال Error فعال میشود.

# ۴.آدرس غير مستقيم (Indirect\_Addressing)

- ابتدا از InPack(1) دادهای خوانده می شود.
- سپس از InPack(2) آدرسی خوانده می شود که حاوی آدرس دوم واقعی است.
  - از این آدرس دوم داده خوانده شده و عملیات انجام می شود.
    - نتیجه در InPack(3) ذخیره می شود.

نتیجه هر عملیات داخل متغیر Output ذخیره شده و بههمراه اطلاعات آدرس و نوع عملیات در قالب یک پکت کامل به نام SentToRamPack ساخته می شود. در پایان، مقادیر Checksum با صفر مقداردهی شده و پکت خروجی نهایی از طریق خروجی SentToRam ارسال می شود.

### مديريت خطا

در موارد زیر سیگنال Error برابر با ۱ قرار می گیرد:

- فعال بودن RST
- نوع پکت ناصحیح یا غیرقابل تشخیص
  - طول آرایه بزرگتر از ۳۲
- اشکال در آدرسدهی غیرمستقیم یا پردازش داخلی

ماژول بسیار سادهای به نام ErrorDetection در پروژه تعریف شده که تمامی سیگنالهای خطا از ماژولهای مختلف شامل دیکودر، کنترل یونیت، RAM و ALU را دریافت کرده و در صورتی که هرکدام از آنها فعال باشند، سیگنال نهایی Error را روشن میکند. فرمول منطقی این کار:

Error <= (RamError or AluError) or (DecodingError or PacketError) به این ترتیب، سیستم همیشه از وقوع خطا در هر یک از بخشها مطلع می شود.

### ۷-۳. ماژول PackToByte

هدف ماژول PackToByte این است که دادههای ۷ بایتی موجود در خروجی RAM (یعنی یک پکت کامل data\_packet) را بهصورت بایتبهبایت استخراج کرده و آنها را برای ارسال به انکودر آماده کند. این فرآیند شامل سازمان دهی مجدد پکت به صورت ram\_resp\_pack است که تنها شامل ۴ بایت است.

ورودی PackIn: پکت ۲بایتی دریافتی از RAM که شامل Function ، داده، و Checksum است.

خروجی ByteOut: بایتی که باید به صورت سریالی برای تبدیل به بیت به ماژول بعدی ارسال شود.

سیگنال clk: سیگنال کلاک برای همگامسازی عملیات.

در ابتدا، ماژول یک آرایه کمکی به نام PacketCash از نوع ۴)ram\_resp\_pack بایتی) را مقداردهی اولیه می کند:

- PacketCash(0) برابر "11001111" (كد شناسه پاسخ خواندن از RAM)
  - PacketCash(2) برابر "00000000" (رزرو یا مقدار صفر)

سپس در لبهی بالارونده کلاک، با استفاده از یک شمارنده داخلی CellCnt، در هر سیکل یکی از این بایتها را در خروجی قرار میدهد.

- در اولین سیکل (CellCnt = 4) دادههای اصلی از (PackIn(1) و (RAM) و (RAM) و (RAM) و PackIn(6) و (RAM) و (CheckSum)
- سپس از CellCnt = 3 تا CellCnt = 3، خروجیها به ترتیب از CellCnt = 3 خوانده شده و در ByteOut

## ۸-۳ ماژول ByteToBit

هدف این ماژول این است که یک بایت (۸ بیت) را بهصورت سریالی و بیتبهبیت در هر سیکل کلاک روی خروجی قرار دهد تا مستقیماً به انکودر همینگ ارسال شود.

- ورودی ByteIn: بایت ۸ بیتی که باید به بیتهای مجزا تقسیم شود.
- خروجی BitOut: خروجی سریالی که در هر کلاک یکی از بیتهای ByteInرا تولید می کند.
  - سیگنال clk: برای همگامسازی عملیات.

### نحوه عملكرد ماژول:

- در ابتدا، یک سیگنال کمکی ByteCash مقدار بایت ورودی را ذخیره می کند.
- شمارنده داخلی BitCnt مشخص می کند که کدام بیت از ByteCash باید در BitOut قرار گیرد.
- وقتی BitCnt = 8 باشد (یعنی ابتدای دریافت بایت جدید)، ByteCash مقدار جدیدی می گیرد و بیت صفرم آن در BitOut قرار می گیرد.
  - در سیکلهای بعدی (تا BitCnt = 7) بیتهای باقیمانده از ByteCash به ترتیب در خروجی قرار می گیرند.

# ارتباط دو ماژول PackToByte و ByteToBit

- ۱. PackToByte خروجی RAM را به ترتیب در بایتهای مجزا قرار میدهد.
- ۲. ByteToBitهر بایت را به ۸ بیت جداگانه تبدیل کرده و برای رمزگذاری Hamming آماده می کند.

این دو ماژول در کنار هم، وظیفه دارند داده ۲ بایتی خروجی RAM را بهصورت سریالی و بیتبهبیت به Hamming این دو ماژول در کنار هم، وظیفه دارند داده ۲ بایتی خروجی Encoder تحویل دهند، تا برای ارسال در سیستم ارتباطی مورد استفاده قرار گیرد.

### ۹-۳. تاپ ماژول ۹-۳

ماژول TopModuleبه عنوان واحد تجمیع کننده، تمام بخشهای طراحی شده در سیستم را به یکدیگر متصل می کند و فرآیند کلی ارسال و دریافت داده به همراه پردازش منطقی را مدیریت می نماید. این ماژول مانند اسکلت اصلی سیستم عمل کرده و ارتباط بین ماژول های مختلف را هماهنگ می کند.

### وروديها و خروجيها

- Input: ورودی سریالی ۱ بیتی که داده رمزگذاریشده (Hamming) را دریافت میکند.
  - Output: خروجی سریالی ۱ بیتی که داده رمزگذاری شده نهایی را ارسال می کند.
    - Error: سیگنالی برای نشان دادن وقوع خطا در هر مرحله از فرآیند.
      - RST: سیگنال Reset سراسری برای بازنشانی کل سیستم.
        - Clk: سیگنال کلاک برای زمانبندی ماژولها.

### نحوه عملكرد

ماژول اصلی شامل ۸ ماژول زیر است که به ترتیب متصل شدهاند و با سیگنالهای میانی با یکدیگر تعامل دارند:

# HammingDecoder.1

- ورودی سریالی Input را دریافت می کند.
- پس از بررسی توازن و تصحیح احتمالی خطا، داده ۸ بیتی خروجی میدهد.
  - خروجي:
  - o DataByte: بایت رمزگشاییشده
  - o DecValidation: اعتبار داده پس از رمزگشایی

#### ControlUnit .Y

- داده ۸ بیتی را از DataByte می گیرد.
- بسته (Packet) متشكل از چند بايت ساخته و نوع عملكرد آن(RAM يا RAM) را مشخص مىكند.

- خروجیها:
- o Packet: پکت ساختهشده
- PackMode: نوع پکت (خواندن، نوشتن، عملیات منطقی و ...)
  - o Switch: مشخص كننده ALU mode يا Aku mode
- o PacketValidation: اعتبار پکت ساختهشده) بر اساس (PacketValidation

# ALU (Arithmetic Logic Unit) . T

- اگر نوع پکت نیازمند عملیات منطقی باشد، فعال میشود.
- داده را از RAM می گیرد و پس از پردازش، نتیجه را برای نوشتن به RAM آماده می کند.
  - خروجيها:
  - o كت خروجي شامل نتيجه عمليات: AluToRam
    - o AluDone: اتمام عمليات
- overflow: اگر مشکلی رخ دهد(مثلاً overflow یا دسترسی غیرمجاز)، فعال میشود.

#### RAM .F

- بسته به Switch، بین ورودیهای CtrlReq (از ControlUnit ) یا AluReq (از ALU ) یکی را انتخاب میکند.
  - اگر عملکرد نوشتن باشد، داده را در حافظه ذخیره می کند.
  - اگر عملکرد خواندن باشد، داده را از حافظه بازیابی کرده و در قالب پکت ۷بایتی خروجی میدهد.
    - خروجیها:
    - RamReadResp: پکت حاوی پاسخ خواندن از RAM:
    - o RamError: خطای دسترسی به حافظه یا RamError: خطای

# PackToByte .

- پکت ۷بایتی دریافتی از RAM را به بایتهای مجزا تقسیم می کند.
  - هر بار، یک بایت را در خروجی قرار میدهد.

### ByteToBit &

- بایت خروجی را به بیتهای مجزا (از بیت ۰ تا ۷) در هر سیکل کلاک تقسیم می کند.
  - خروجی سریالی تولید می کند.

### HammingEncoder .v

- بیتهای ورودی را دریافت کرده و با محاسبه بیتهای توازن (Parity) ، آن را به کد ۱۳ Hamming بیتی تبدیل کرده و به صورت سریالی ارسال می کند.
  - خروجی نهایی از طریق Output خارج میشود.

#### ErrorDetection .A

- این ماژول بررسی می کند آیا در بخشهای مختلف سیستم خطایی رخ داده است یا خیر:
  - o خطای رمزگشایی (DecValidation)
  - o خطای صحت پکت (PacketValidation) خطای صحت
    - o خطای RAM یاALU
  - اگر هر کدام از این خطاها فعال باشند، سیگنال Errorبرابر ۱ میشود.

### مديريت حالت ALU

- سيگنال AluEnable تعيين مي كند كه ماژول ALU فعال باشد يا نه.
- AluEnable <= Switch or (not(AluDone)); با استفاده از: •

این شرط باعث می شود ALU تنها زمانی فعال شود که یا در ALU mode باشیم (Switch = 1) یا عملیات قبلی هنوز به اتمام نرسیده باشد. (AluDone = 0)

ماژول TopModule در واقع سیستم کامل انتقال داده رمز گذاری شده است که:

۱. داده سریالی را دریافت می کند،

