به نام خدا



دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی برق

پروژه نهایی VHDL درس مدارهای منطقی

دكتر محمدرضا پورفرد

مارال ترابی مهرام ۴۰۲۲۳۰۱۹ کیمیا خودسیانی ۴۰۲۲۳۰۳۰

مرداد ۱۴۰۴

فهرست مطالب

- فصل اول مقدمه
- ۱-۱. اهمیت تصحیح خطا در سیستمهای دیجیتال
 - ۱-۲. معرفی سیستم ارسال دریافت داده
 - ۱-۳. هدف پروژه و کاربردهای آن
 - ۱-۴. ساختار کلی سیستم طراحی شده
 - فصل دوم مبانی نظری
- ۱-۲. کدگذاری Hamming و تشخیص/تصحیح خطا
 - ۲-۲. قالب Packet و فيلدهاي آن
 - Checksum .٣-۲ و روش محاسبه آن
- ۲-۲. معرفی ALU ،RAM و واحد کنترل (FSM)
- فصل سوم طراحی و پیادهسازی سیستم ماژولها
 - ۳-۱. Packages (انواع داده و توابع مشترک)
 - ۳-۲. ماژول Hamming Decoder
 - ۳-۳. ماژول Control Unit
 - ۳-۴. ماژول RAM
 - ٣-۵. ماژول ALU
 - Error Detection .۶-۳
 - ۷-۳ ماژول PackToByte
 - ۳-۸. ماژول ByteToBit
 - ۹-۳. ماژول ۹-۳
 - ۳-۱۰-۳ Top Module (تجمیع و ارتباط ماژولها)
 - فصل چهارم تستبنچ و نتایج شبیهسازی تست کلی سیستم (TopModule)

فصل اول) مقدمه

۱-۱. اهمیت تصحیح خطا در سیستمهای دیجیتال

در دنیای دیجیتال، انتقال و ذخیرهسازی داده ها همیشه با خطر خطا مواجه است. نویز در خطوط انتقال، خطاهای ناشی از نویزهای الکترومغناطیسی، خرابیهای حافظه یا ناپایداری منابع تغذیه می توانند باعث تغییر بیتهای داده شوند. اگر این خطاها بدون تشخیص باقی بمانند، می توانند منجر به خرابی سیستم، از بین رفتن اطلاعات و یا بروز عملکرد نادرست شوند. در همین راستا، استفاده از روشهایی برای تشخیص و حتی تصحیح خطا بسیار ضروری است، بهویژه در کاربردهایی مانند مخابرات، ذخیرهسازی دادهها، سیستمهای ایمن و کنترل صنعتی. کدهای تصحیح خطا کاربردهایی داده اصلی حتی در حضور خطا را فراهم میسازند.

۱-۲. معرفی سیستمهای ارسال/دریافت داده

سیستم های ارسال و دریافت داده، به عنوان اجزای کلیدی در ارتباطات دیجیتال، وظیفه انتقال مطمئن اطلاعات از یک منبع به یک مقصد را بر عهده دارند. این سیستم ها می توانند در قالب شبکه های کامپیوتری، پروتکل های سریال مانند SPI یا UART یا سامانه های نهفته کاربرد داشته باشند. برای افزایش قابلیت اطمینان، استفاده از سازوکارهایی نظیر کدگذاری و رمزگشایی داده، بررسی صحت (Checksum) و ذخیره سازی موقت در حافظه ضروری است. در این پروژه، یک سیستم کامل ارسال و دریافت داده طراحی شده که در آن، اطلاعات ابتدا توسط یک ماژول Encoder به کد یک سیستم کامل ارسال و دریافت داده طراحی شده که در آن، اطلاعات ابتدا توسط یک ماژول Decoder بازسازی شده و صحت آن بررسی می شود.

۱-۳. هدف پروژه و کاربردهای آن

هدف این پروژه طراحی و پیادهسازی یک سیستم دیجیتال کامل در زبان VHDLاست که بتواند یک داده ۸ بیتی را به صورت سریالی دریافت کرده، آن را به کد Hamming تبدیل کند، در RAM ذخیره نماید، روی آن عملیات منطقی احسابی انجام دهد، سپس دوباره آن را به صورت کد شده ارسال یا در صورت نیاز بازیابی کند. کاربردهای چنین سیستمی در حوزههایی نظیر مخابرات امن، پردازش داده در سامانههای توزیعشده، رابطهای سریال صنعتی، و حافظههای با قابلیت تصحیح خطا بسیار گسترده است.

۱-۴. ساختار کلی سیستم طراحیشده

سیستم طراحی شده از چندین ماژول اصلی تشکیل شده است که به صورت سلسلهوار و تحت کنترل یک واحد کنترلی مرکزی (Control Unit) با یکدیگر در ارتباط هستند. اجزای کلیدی عبارتند از:

Encoder (Hamming) : تولید کد ۱۳ بیتی از داده ۸ بیتی

Decoder (Hamming) : بازیابی داده و بررسی خطا

RAM : حافظه ۳۲×۸ بیتی برای ذخیره دادهها

ALU : انجام عمليات ALU

Control Unit : مدیریت ترتیب اجرای عملیات

Packet Format : ساختار ارسال/دریافت داده با Packet Pormat

این سیستم به گونهای طراحی شده که بتواند پکتهای مختلف با عملکردهای متفاوت (مثل Immediate،

Operand، Array) را پردازش کند.

فصل دوم) مبانی نظری و پایهای

۱-۲. کدگذاری Hamming و کاربرد آن

کد Hamming روشی مؤثر برای تشخیص و تصحیح خطاهای تکبیتی است که با استفاده از بیتهای توازن، موقعیت بیت خراب را شناسایی و در صورت امکان آن را اصلاح می کند. در کد Hamming، بیتهای توازن در موقعیتهایی از داده قرار می گیرند که توان ۲ هستند (۱، ۲، ۴، ۸، ...). در این پروژه، از نسخه ۱۳ بیتی استفاده شده که شامل:

۸ بیت داده (در موقعیتهای غیر توانی ۲)

۴ بیت توازن(P1 ، P4 ، P4 ، P4)

(Overall Parity - P_total) بیت توازن کلی

مزیت مهم این روش، قابلیت تصحیح خطا بهصورت کاملاً سختافزاری با هزینه پایین منطقی است.

۲-۲. قالب پکت (Packet) و اجزای آن

در این سیستم برای انتقال اطلاعات بین بخشهای مختلف مانند ALU ،RAM ،Encoder و Decoder از ساختار استانداردی به نام یکت (Packet) استفاده می شود.

پکتها مانند بستههای اطلاعاتی هستند که فیلدهای مشخصی دارند و هر فیلد وظیفهای خاص را بر عهده دارد. پکتها بسته به نوع عملکردشان، ساختار متفاوتی دارند اما معمولاً شامل فیلدهای زیر هستند:

| Function | Address1 | Address2 / Data | Destination Address | Length | ChecksumH | ChecksumL |

- Function: تعیین می کند چه عملیاتی باید انجام شود (مثلاً جمع، نوشتن در حافظه، خواندن و ...)
 - Address1 / Address2: آدرسهایی از حافظه برای استخراج یا ذخیره داده
 - Data: در پکتهایی که Immediate هستند، این فیلد داده ورودی را مشخص می کند.
 - Destination Address: محل نهایی ذخیرهسازی نتیجه
- Length: در عملیاتهایی مثل Array ALU مشخص می کند عملیات باید روی چند خانه حافظه انجام شود.
 - ChecksumH / ChecksumL: بررسی صحت داده در طول انتقال

این طراحی انعطافپذیری زیادی ایجاد می کند تا بتوان عملیاتهای مختلف را مانند موارد زیر انجام داد:

• انجام عملیات ALU با دو ورودی(Operand)

- انجام عملیات ALU با داده فوری (Immediate)
 - پردازش آرایهای در حافظه (Array)
 - خواندن /نوشتن داده در حافظه
- استفاده از آدرسدهی غیرمستقیم (Indirect Addressing)

Checksum .٣-۲ و روش محاسبه آن

برای اطمینان از صحت پکت دریافتی، از مکانیزم **Checksum** استفاده میشود. در مرحله ارسال پکت، ابتدا مجموع تمام بایتهای پکت (بهجز فیلدهای **Checksum** خودش) محاسبه میشود. سپس این مقدار ۱۶ بیتی به دو قسمت ۸ بیتی تقسیم میشود:

- CheckSumL: ۸ بیت پایین تر مجموع
 - CheckSumH: ٨ بيت بالاتر مجموع

در سمت گیرنده، همان جمع مجدداً انجام می شود و با مقادیر Checksum دریافتی مقایسه می گردد. اگر مجموع با Checksum دریافتی برابر باشد، داده معتبر شناخته می شود. در غیر این صورت، سیگنال خطا (Error) فعال شده و اجرای عملیات متوقف می شود. این کار باعث افزایش اطمینان در سیستم و جلوگیری از اجرای عملیات روی داده های خراب می شود.

۲-۴. معرفی RAM ، ALU و واحد كنترل (FSM)

• ALU (واحد حساب و منطق):

ALU بخشی از سیستم است که عملیاتهای منطقی و حسابی مانند جمع (Add) ، تفریق (Sub) ، یا (AND) و (AND) را انجام میدهد. نوع عملیات از طریق فیلد Function موجود در پکت مشخص می شود و ALU بسته به نوع دستور، داده های مربوطه را از حافظه خوانده و عملیات را انجام می دهد.

• RAM(حافظه موقت):

یک حافظه با ظرفیت ۳۲ خانه ۸ بیتی است که دادهها در آن ذخیره می شوند. قابلیت خواندن و نوشتن دارد و در هنگام فعال شدن سیگنال(Reset (RST) ، تمام خانههای حافظه پاکسازی می شوند. خواندن و نوشتن داده در RAM با تأخیر مشخصی انجام می شود که در طراحی لحاظ شده است (Latency).

• واحد كنترل - FSM (ماشين حالت متناهى): این ماژول نقش مغز سیستم را دارد. FSM با بررسی پکت دریافتی و سیگنال هایی مانند InputRdy، Function و OutputRdy مشخص می کند در هر لحظه کدام بخش سیستم باید فعال شود. برای مثال اگر پکتی با Function مربوط به ALU دریافت شود، FSM ابتدا دادهها را از RAM خوانده، سپس ALU را فعال کرده و در نهایت خروجی را در مقصد ذخیره میکند. این ماژول باعث میشود تمام اجزای سیستم به صورت هماهنگ و دقیق عمل کنند.

فصل سوم) طراحی و پیادهسازی سیستم ماژولها

Packages .۱-۳ (انواع داده و توابع مشترک)

این فایل نقش کتابخانهی پشتیبان را دارد. همهی ماژولها برای یکپارچگی، انواع داده و توابع مشترک را از این فایل دریافت میکنند.

انواع داده (Types)

- STD_LOGIC_VECTOR(7 downto 0) byte برای نمایش دادههای ۸بیتی.
 - hamming: بردار ۱۳ بیتی برای دادههای کد همینگ.
 - data_packet: آرایهی ۷ بایتی، قالب استاندارد تبادل داده در کل سیستم.
- hamming_packet: آرایهای از ۷ المان نوع hamming برای مدیریت فریمهای سریال.
- (zero, Operand_Alu, Writ_e, Rea_d, نوع شمارشی برای تشخیص دستور:packet_type Immediate_Alu, Array_Alu, Indirect_Addressing).
 - alu_operation: نوع شمارشی برای عملیات منطقی احسابی alu_operation: BitwiseAnd).
 - ram_matrix: آرایهی ۳۲ خانهای از نوع RAM) byte اصلی).
 - ram_resp_pack: قالب سادەي يكت ياسخ RAM:
 - alu_read_cash_array: آرایه موقت برای عملیاتهای آرایهای ALU

```
-- In this file we will introduce different packages used.
      use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
     package Packages is
10
11
           subtype byte is STD_LOGIC_VECTOR(7 downto 0);
          subtype hamming is STD_LOGIC_VECTOR(0 to 12);
type hamming packet is array (0 to 6) of hamming;
12
13
14
15
          type data_packet is array (0 to 6) of byte;
type packet_type is (zero, Operand_Alu, Writ_e, Rea_d, Immediate_Alu, Array_Alu, Indirect_Addressing);
           type alu_operation is (Add, Sub, BitwiseOr, BitwiseAnd);
16
17
18
19
20
21
22
23
24
          --type ram_row is array (0 to 7) of byte;
type ram_matrix is array (0 to 31) of byte; --Ram_Row;
type ram_resp_pack is array (0 to 3) of byte;
          type alu_read_cash_array is array (0 to 31) of byte;
           function ByteSum (Packet : data_packet) return STD_LOGIC_VECTOR;
          function CheckSumH (Packet : data_packet) return byte;
function CheckSumL (Packet : data_packet) return byte;
           function Validate (Packet : data_packet) return STD_LOGIC;
29 end Packages;
```

توابع كمكي

- ByteSum(Packet) و بازگرداندن نتیجهی ۱۶ جمع پنج بایت اول یک Packet و بازگرداندن نتیجهی ۱۶
 - . CheckSumH(ByteSum): بایت بالای جمع.
 - CheckSumL(ByteSum): بایت پایین جمع.
- Validate(Packet): بررسی صحت Checksum در پکت و بازگرداندن معتبر بودن یا نبودن آن.

```
package body Packages is
32
       function ByteSum (Packet : data_packet) return STD_LOGIC_VECTOR is
33
             variable Sum : integer := 0;
34
35
       begin
                                                                               نحوهٔ استفاده در سایر ماژولها
          for i in 0 to 4 loop
36
37
             Sum := Sum + to_integer(signed(Packet(i)));
          end loop;
38
39
          return STD_LOGIC_VECTOR(to_signed(Sum, 16));
                                                                                ور ControlUnit از
       end function;
40
41
                                                                           packet_type برای تعیین
       function CheckSumH (Packet : data packet) return byte is
42
43
             variable SumL : byte;
       begin
                                                                              نوع بسته و از Validate
44
          SumL := ByteSum(Packet)(15 downto 8);
45
46
          return SumL;
                                                                                برای کنترل صحت بسته
       end function;
47
48
                                                                                       استفاده می شود.
       function CheckSumL (Packet : data_packet) return byte is
49
50
             variable SumR : byte;
51
          SumR := ByteSum(Packet)(7 downto 0);
                                                                           • در RAM برای ساختن یکت
52
          return SumR;
53
       end function;
                                                                             پاسخ از CheckSumH و
55
       function Validate(Packet : data packet) return STD LOGIC is
56
                                                                               CheckSumL استفاده
          variable CheckH, CheckL : byte;
57
       begin
          CheckH := CheckSumH(Packet);
59
                                                                                              ميشود.
          CheckL := CheckSumL(Packet);
60
          if (CheckH = Packet(5) and CheckL = Packet(6)) then
61
62
             return '1';
                                                                                 • در ALU برای ساخت
          else
63
64
             return '0';
                                                                              یکتهای RAM-Write و
          end if:
65
66
       end function;
67
                                                                                بررسی طول آرایه از نوع
68
   end Packages;
69
                                                                               دادهها و enum های این
                                                                               فایل کمک گرفته می شود.
```

• در **TopModule** همهی ماژولها بهصورت مستقیم از این کتابخانه استفاده می کنند.

۳-۲. ماژول Hamming Decoder

هدف: دریافت سریالی کُدهای ۱۳بیتی همینگ، تشخیص و تصحیح تکخطا، و تحویل بایت ۸بیتی معتبر +اعلام وضعیت اعتبار خروجی.

ورودی اخروجی ها (Entity HammingDecoder)

```
    ورودیها:

     library IEEE;
15
                                                                       std_logic :DecInBit (جریان سریال ۱۳
     use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.NUMERIC STD.ALL;
17
                                                                       ىىت)، CodeBegins: std_logic (آغاز
18
     use work.Packages.ALL;
19
20
     entity HammingDecoder is
                                                                                                 فرىم)، clk ،RST
          Port ( CodeBegins : in STD LOGIC;
21
22
                   DecInBit : in STD_LOGIC;
23
                   TestBenchInputDisplay : out hamming;

    خروجیها:

24
                   OutRdy : inout STD LOGIC;
25
                   DecOutByte : out byte;
                                                                        ال بیت همزمان)، byte :DecOutByte
26
27
                   Valid : inout STD LOGIC;
                                                                        std_logic :OutRdy (آمادگی خروجی)،
                   RST : in STD LOGIC;
28
                   clk : in STD LOGIC
29
                                                                      std_logic :Valid (اعتباریس از تصحیح)
30
                   );
31
     end HammingDecoder;
32
                                                                                             • همچنین پورت کمکی
33
     architecture Behavioral of HammingDecoder is
34
35
         signal Code : hamming := (others => '0');
                                                                     TestBenchInputDisplay براي مشاهدة
36
         signal cnt : integer := 0;
39
40
                                                                                                        ورودي کد.
            variable ind : integer := 0; -- possible error position
           41
42
43
44
45
46
47
48
         begin
                                                                                  نحوهٔ عملکرد ماژول دیکودر همینگ:
              OutRdy <= '0';
Valid <= '1';
              if (RST = '1' or CodeBegins = '1') then
                                                                           • رجيستر داخلي Code: hamming و
                ErrorMarker := "0000
                Code <= "000000000000;
49
50
                                                                             شمارندهٔ cnt بیتها را جمع می کنند.
52
53
54
                if cnt < 13 then
                   Code <= Code(1 to 12) & DecInBit;
                                                                         • ورود: برای cnt<13 هر کلاک •
55
56
57
                cnt <= cnt + 1;
elsif cnt = 13 then</pre>
                    - Constructing the new parities
58
59
60
61
62
63
64
65
66
67
72
73
74
75
76
                   TestBenchInputDisplay <= Code;</pre>
                                                                         <= Code(1 to 12) & DecInBit
                   ErrorMarker(0) := Code(0) xor (Code(2) xor (Code(4) xor
                             (Code(6) xor (Code(8) xor Code(10)))));
                   ErrorMarker(1) := Code(1) xor (Code(2) xor (Code(5) xor
                             (Code(6) xor (Code(9) xor Code(10))));

    محاسبه: (cnt=13) بیتهای توازن

                   ErrorMarker(2) := Code(3) xor (Code(4) xor (Code(5) xor
                             (Code(6) xor Code(11))));
                   ErrorMarker(3) := Code(7) xor (Code(8) xor (Code(9) xor
                                                                                             بازساخته میشوند →
                             (Code(10) xor Code(11))));
                   ExtentionBit := Code(0) xor (Code(1) xor (Code(2) xor
                             (Code(3) xor (Code(4) xor (Code(5) xor
                             (Code(6) xor (Code(7) xor (Code(8) xor
                             (Code(9) xor (Code(10) xor Code(11))))))))));
                   ent <= ent + 1;
                    - Correction
                   ind := to_integer(unsigned(ErrorMarker));
                   ind := ind - 1;
                   if (ind > -1 and ind < 13) then
                        Code(ind) <= not Code(ind);
```

end if:

• سپس 1 – (ind<13 و اگر ind := to_integer(unsigned(ErrorMarker)) و اگر 13>0، بیت خراب flip می شود.

(ExtentionBit = Code (12) یا (تکخطا و ExtentionBit = Code (12)) یا (تکخطا و Valid <= '0'. آنگاه معتبر؛ در غیر این صورت ''0' = Valid (12)

• خروج: در فاز بعدی خروجی موازی:

```
if not((ind = -1 and ExtentionBit = Code(12)) or
80
                              ((ind > -1 \text{ and } ind < 12) \text{ and } (ExtentionBit = not(Code(12))))) \text{ then}
81
                            Valid <= '0';
                        end if;
83
                                                                                              -- 1 * C:
84
                     else
                        cnt <= 0;
85
                        Code <= (others => '0');
86
                        DecOutByte <= code(2) & code(4) & code(5) & code(6) &
87
88
                                       code(8) & code(9) & code(10) & code(11);
                        OutRdy <= '1';
89
                     end if;
90
                  end if;
91
92
              end if;
           end process;
93
    end Behavioral;
```

زمان /کلاک: ۱۴ کلاک طول می کشد تا دریافت کند و خروجی بدهد.

ارتباط با ساير ماژولها: DecOutByte/OutRdy/Valid به ControlUnit ميروند.

۳-۳. ماژول Control Unit

هدف: تبدیل جریان بایتهای ورودی به Packet (آرایه ۷بایتی) + تشخیص نوع عملیات + (RAM/ALU) اعتبارسنجی Checksum و ارسال به مسیر درست.

ورودی /خروجی (Entity ControlUnit)

```
library IEEE;

    ورودیها:

12
      use IEEE.STD LOGIC 1164.ALL;
      use IEEE.NUMERIC STD.ALL;
13
                                                                 ، std_logic :InputIsReady ، byte :InByte
      use work.Packages.ALL;
15
      entity ControlUnit is
16
                                                                                                           clk 'RST
           Port ( InputIsReady : in STD_LOGIC;
17
18
                    InByte : in byte;
19

    خروجیها:

20
                    Switch : out STD LOGIC;
                    Packet : inout data packet;
21
                                                                  :PackType .inout data_packet :Packet
                    PackType : inout packet_type;
22
23
                                                                  Switch: std_logic ،inout packet_type.
                    PackIsReady : inout STD_LOGIC;
24
                    Validation : out STD LOGIC;
                    clk : in STD_LOGIC;
                                                                      std_logic :Validation،
26
                    RST : in STD LOGIC
27
28
                                                                                                          std_logic
      end ControlUnit;
31 architecture Behavioral of ControlUnit is
                                                                                        نحوهی عملکرد ماژول واحد کنترل:
3233453678901423444456789015555555566666666771
      signal Step : integer := -1;
                                                                             • Step=0 و ثبت عاكسازي Packet و ثبت
        variable PackToCheck : data packet := (others => (others => '0'));
        if rising_edge(clk) then
  PackIsReady <= '0';</pre>
                                                                                   ،Packet(0) := InByte
          if RST = '1' then
            Step <= 0;
PackType <= zero;
                                                                                          دستەبندى Function:
          elsif InputIsReady = '1' then
                 Packet <= (others => (others => '0'));
Packet(0) <= InByte;
                                                                                     operand_Alu o برای
                                                                       "00000000" تا "00000000"
                 case InByte is when "00000000" | "00000001" | "00000010" | "00000011" =>
                        PackType <= Operand_Alu;
                        PackType <= Writ_e;
                                                                           o Writ_e برای "11110000"،
                        PackType <= Rea_d;
en "00111100" | "00111101" | "00111110" | "00111111" =>
                        PackType <= Immediate_Alu;
                                                                            Rea_d برای "00001111
                                          )1" | "11000010" | "11000011" =>
                        PackType <= Array_Alu;
                                          01" | "00110010" | "00110011" =>
                        PackType <= Indirect_Addressing;
                      when others =>
PackType <= zero;
                                                                                  ه Immediate_Alu برای
                    end case;
                 Step <= Step + 1;
                                                                       "001111100" تا "001111100"
```

- "11000011" تا "11000000 براى "Array_Alu ⊙
- ∘ Indirect_Addressing برای "00110000" تا "00110011" ⊙

```
when 1 =>
                                                                                Packet(1) := :Step=1
                     Packet(1) <= InByte;
                     if PackType = Rea_d then
                        Step <= 5;
                                                                                   InByte؛اگر Rea_d بود،
78
                        Step <= Step + 1;
79
                     end if;
                                                                              یرش به Step=5 (چون فقط تا
80
                  when 2 =>
81
                     Packet(2) <= InByte;
82
                     if PackType = Writ_e then
                                                                                             بایت ۴ نیاز است.)
83
                        Step <= 5;
84
85
                        Step <= Step + 1;
86
                                                                                Packet(2) := :Step=2  •
                  when 3 =>
                                                                                  InByte؛ اگر Writ_e بود،
                     Packet(3) <= InByte;
91
                     if ((PackType = Operand_Alu or PackType = Immediate_Alu) or
                          PackType = Indirect_Addressing) then
92
                                                                                         ىرش بە Step=5
                        Step <= 5;
93
94
                        Step <= Step + 1;
95
96
                     end if;
                                                                                Packet(3) := :Step=3 •
97
                  when 4 =>
98
                     Packet(4) <= InByte;
99
                                                                                 InByte؛ اگر نوع پکت یکی از
                     Step <= Step + 1;
                  when 5 =>
                     Packet(5) <= InByte;
103
                     Step <= Step + 1;
```

. **Step=5** بود، پرش به Operand/Immediate/Indirect

- Packet(4) := InByte **:Step=4**
 - . Packet(5) := InByte :Step=5 •
- Packet(6) := InByte :**Step=6**

```
when 6 =>
106
107
                       Packet(6) <= InByte;
                                                                         ارتباط با سایر ماژولها: خروجی پکت و نوع آن
                       if (PackType = Writ_e or PackType = Rea_d) then
108
                          Switch <= '0';
                                                                             به RAM/ALU می رود؛ Switch مسیر را
110
                          Switch <= '1';
111
                       end if;
112
                       PackToCheck := Packet;
                                                                                                          تعيين مي كند.
113
                       PackToCheck(6) := InByte;
114
                       Step <= 0;
115
                       Validation <= Validate(PackToCheck);
116
                       PackIsReady <= '1';
117
118
119
                    when others =>
120
121
                 end case;
              end if;
123
           end if;
124
        end process;
125
126
127 end Behavioral;
```

۳-۴. ماژول RAM

هدف: RAM با ۳۲ خانهٔ ۸بیتی؛ پشتیبانی Read/Write مبتنی بر پکت و ساخت پاسخ استاندارد خواندن با Checksum.

```
11 library IEEE;
                                                                                           ورودي اخروجي (Entity RAM):
     use IEEE.STD LOGIC 1164.ALL;
12
     use IEEE.NUMERIC_STD.ALL;
13
                                                                                                دو درگاه مستقل برای CU و ALU:
     use work.Packages.ALL;
15
                                                                          ورودىهاى CtrlInputRdy, CtrlReq و خروجيهاي
     entity RAM is
16
           Port ( CtrlInputRdy : in STD LOGIC;
17
18
                     CtrlReq : in data_packet;
                                                                                 ·CtrlReadResp, CtrlReadRespReady
                     CtrlReadResp : out data_packet;
19
                     CtrlReadRespReady : out STD LOGIC;
20
                                                                          ورودىهاى AluInputRdy, AluReq و خروجيهاي
21
                     AluInputRdy : in STD_LOGIC;
22
                     AluReq : in data packet;
                                                                                  AluReadResp, AluReadRespReady
                     AluReadResp : out data_packet;
23
                     AluReadRespReady : out STD_LOGIC;
24
25
                     Error : out STD_LOGIC;
                                                                                                     همچنین Error, RST, clk.
                     RST : in STD_LOGIC;
26
                     clk : in STD_LOGIC
27
28
                                                                                                          نحوهٔ عملکرد ماژول رم:
29
     end RAM;
31
  architecture Behavioral of RAM is
                                                                               • شاخهٔ ('CU (CtrlInputRdy='1)
     signal Memory : ram_matrix := (others => (others => '0')); --(others => '0')))
34
35
36
37
     process(clk)
                                                                              o تشخیص Mode از (CtrlReq(0
        variable Mode : packet_type := zero;
        variable RowAddress : integer range 0 to 31 := 0;
39
        variable ColAddress : integer range 0 to 7;
                                                                                       (Read="00001111",
41
42
        variable WriteData : byte := (others => '0');
        variable cash : data_packet := (others => (others => '0'));
43
44
45
46
47
48
49
50
51
52
53
54
55
56
67
62
63
64
65
                                                                                      .Write="11110000")
        if rising_edge(clk) then
          CtrlReadRespReady <= '0';
          AluReadRespReady <= '0';

    کنترل آدرس: اگر

          if RST = '1' then
            Memory <= (others => (others => '0'));
            WriteData := (others => '0');
                                                                   to_integer(unsigned(CtrlReq(1)))
            cash := (others => (others => '0'));
            if CtrlInputRdy = '1' ther
                                                                                      .> 31 \Rightarrow Error <= '1'
              if CtrlReq(0) = "00001111" then -- Function
                Mode := Rea_d;
              elsif CtrlReq(0) = "11110000" then
WriteData := CtrlReq(2);
                                                                  Memory(RowAddress) <= :Write</pre>
                Mode := Writ_e;
                Mode := zero;
              end if;
                                                                                                     .CtrlReq(2)
              RowAddress := to integer(unsigned(CtrlReq(1))); -- (7 downto 3)));
              ColAddress := to_integer(unsigned(InPack(1)(2 downto 0)));
              if (to_integer(unsigned(CtrlReq(1))) > 31) then
Error <= '1';</pre>
```

```
if (to_integer(unsigned(CtrlReq(1))) > 31) then
Error <= '1';</pre>
                                                                                            ead: ساخت پاسخ :Read
67
68
                   else
                      case Mode is
69
                                                                                   cash(0) = "11001111",
                         when Writ_e =>
70
71
72
73
74
75
76
77
78
79
80
                            -- Write Operation
                                                                   cash(1)=Memory(RowAddress),
                            Memory(RowAddress) <= WriteData;
                         when Rea_d =>
                             -- Read Operation
                                                                                         cash(2..4)=0، سيس
                            cash(1) := Memory(RowAddress);
                            cash(2) := (others => '0');
                                                                         cash(5):=CheckSumH(cash),
                            cash(3) := (others => '0');
                            cash(4) := (others => '0');
                            cash(5) := CheckSumH(cash);
                                                                        , cash(6):=CheckSumL(cash)
81
                            cash(6) := CheckSumL(cash);
82
                            CtrlReadResp <= cash;
                                                                        .CtrlReadRespReady<='1'
                            CtrlReadRespReady <= '1';
83
                         when others =>
84
                      end case;
85
                   end if;
86
                end if;
                                                                            • شاخهٔ ('AluInputRdy='1')
                                                                                         o تشخیص Mode مشابه؛
         ۵)RowAddress:= to_integer(unsigned(AluReq(1)(4 downto 0)))
                if AluInputRdy = '1' then
if AluReq(0) = "00001111" then
                                                                                                   بهعنوان آدرس)؛
                                                 -- Function
90
                      Mode := Rea_d;
91
                   elsif AluReq(0) = "11110000" then
WriteData := AluReq(2);
 92
93
94
                                                                            Write/Readهمانند بالا؛ پاسخ در
                     Mode := Writ_e;
 95
96
97
                     Mode := zero;
                                                                                              , AluReadResp
                   end if;
98
                   RowAddress := to_integer(unsigned(AluReq(1)(4 downto 0)));
                                                                                       .AluReadRespReady
100
101
                   case Mode is
                      when Writ_e =>
                          - Write Operation
102
103
                        Memory(RowAddress) <= WriteData;
104
                      when Rea d =>
105
                          - Read Operation
                        cash(0) := "111111111";
                        cash(1) := Memory(RowAddress);
107
108
                        cash(2) := (others => '0');
109
                        cash(3) := (others => '0');
                        cash(4) := (others => '0');
110
                        cash(5) := CheckSumH(cash);
111
112
                        cash(6) := CheckSumL(cash);
                        AluReadResp <= cash;
                        AluReadRespReady <= '1';
114
115
                      when others =>
116
                   end case;
117
                end if;
             end if;
118
          end if;
119
121
```

end Behavioral;

122 123 124

زمان /کلاک: پاسخ Read در همان سیکل فعال شدن InputRdy تولید و Ready می شود و سپس با شروع کلاک دوم خروجی داده می شود.

ارتباط با سایر ماژولها: ورودی از CU/ALU، پاسخ خواندن به مسیر خروجی (PackToByte) و نیز به ALU برمی گردد.

۳-۵. ماژول ALU

هدف Add/Sub/Or/And و برگرداندن نتیجه به AAM در چهار حالت بسته به PackMode و برگرداندن نتیجه به AAM.

Write/Read به صورت یکت Write/Read.

ورودی اخروجی (Entity ALU):

```
10 library IEEE;
11 use IEEE.STD LOGIC 1164.ALL;
   use IEEE.NUMERIC STD.ALL;
                                                                                                      ورودىها
   use work.Packages.All;
13
15
    entity ALU is
                                                                      clk, RST: کلاک و ریست همگام.
        Port ( InputRdy : in STD LOGIC;
16
               InPack: in data packet;
17
18
               PackMode : in packet_type;
                                                     std_logic :Enable → فعال سازي ALU؛ تا وقتي
19
              SendToRam : out data_packet;
20
              SendToRamReady : out STD_LOGIC;
21
                                               عملیات قبلی تمام نشده یا در حالت ALU هستیم فعال است.
              ReadResponse : in data_packet;
22
              ReadResponseRdy : STD_LOGIC;
23
24
              Finish : inout STD LOGIC;
                                                    std_logic :InputRdy → اعلام «يكت ورودي آماده
26
              Enable : inout STD LOGIC;
              Error : out STD LOGIC;
27
                                                                                                است.»
28
              RST : in STD_LOGIC;
              clk : in STD LOGIC
30
   end ALU;
                                                data_packet (7×byte) :InPack ← data_packet (7×byte)
```

- \Box uata_packet (\nearrow byte) :IIIFack \Box يارامترها: کد عمل (\Box بیت یایین بایت صفر) + آدرس/داده/طول/... بسته به حالت.
- : Operand_Alu / Immediate_Alu / تعيين حالت عمليات ←packet_type :PackMode ← Array_Alu / Indirect_Addressing
 - data_packet :ReadResponse چیزی از ALU چیزی از ALU چیزی از ALU چیزی از ALU میخواهد.)
 - std_logic :ReadResponseRdy حاضر است.» → std_logic :ReadResponseRdy

خروجيها

- data_packet :SendToRam با فیلدهای استاندارد ← data_packet :SendToRam با فیلدهای استاندارد ← data_packet :SendToRam بکت دستوری به ([0]=mode, [1]=addr, [2]=data, ...)
 - ست.» \leftarrow std_logic :SendToRamReady «درخواست ALU به \leftarrow std_logic :SendToRamReady
 - ور این سری. \leftarrow std_logic :Finish پایان عملیات ALU در این سری.
 - std_logic :Error ← خطاهای منطقی /پروتکلی (مثلاً طول آرایه <۳۲، آدرس /مد نامعتبر و...).

نحوهٔ عملکرد ماژول:

• انتخاب عمل: از InPack(0)(1 downto 0)

"00" \rightarrow Add, "01" \rightarrow Sub, "10" \rightarrow BitwiseOr, "11" \rightarrow BitwiseAnd.

```
architecture Behavioral of ALU is
       function Operator(In1, In2: signed(7 downto 0); operate : Alu_Operation) return byte is
35
36
       begin
37
38
             when Add =>
                return byte(In1 + In2);
             when Sub =>
40
                return byte(In1 - In2);
41
42
             when BitwiseOr =>
                return byte(In1 or In2);
                                               -- Bitwise or for signed = direct or
43
             when BitwiseAnd =>
44
                                              -- Bitwise and for signed = direct and
               return byte(In1 and In2);
45
             when others =>
46
               return "000000000";
47
          end case;
48
49
       end function;
50
51
52
       signal DataI : byte := (others => '0');
       signal DataII : byte := (others => '0');
53
       signal Operation : Alu_Operation;
54
55
56
       signal DestinationAddress : byte;
57
       signal ArrayLength : integer range 0 to 32 := 0;
       signal ArrayIndPusher : integer range 0 to 31 := 0;
       signal ReadArray : alu_read_cash_array := (others => '0'));
       signal ArrayWriteDone : STD_LOGIC := '1';
62
       signal Step : integer := 0;
```

• در ابتدای هر دور: 'O', Error<='0', SendToRamReady<='0'

```
65 begin
66
67
       process(clk)
           -- Ram Interaction
68
          variable mode : byte := (others => '0');
69
          variable RamAddress : byte := (others => '0');
70
          variable RamDataToWrite : byte := (others => '0');
71
          variable AddressI : byte := (others => '0');
72
73
          variable AddressII : byte := (others => '0');
          variable AddAddressII : byte := (others => '0');
74
75
76
          -- Calculator Interaction
77
78
       begin
79
          if rising_edge(clk) then
80
             Finish <= '0';
             Error <= '0';
81
             SendToRamReady <= '0';
82
83
             if RST = '1' then
84
85
                Step <= 0;
                DataI <= (others => '0');
86
                DataII <= (others => '0');
87
                DestinationAddress <= (others => '0');
88
                ArrayLength <= 0;
89
                ArrayIndPusher <= 0;
90
                ReadArray <= (others => (others => '0'));
91
                ArrayWriteDone <= '1';
```

```
• Operand_Alu (۳ کلاک):
                         case InPack(0)(1 downto 0) is
                                Operation <= Add;
                                                                                                                                                         ۱) Read از آدرس
101
102
103
                                Operation <= Sub;
                                 Operation <= BitwiseOr;
                                                                                                                                                             InPack(1)
104
105
106
                             when
                                Operation <= BitwiseAnd;
                             when others =>
107
108
109
                         end case;
                      end if;
110
111
112
                     case PackMode is
                         when Operand_Alu => -- 3 Clocks
if Step = 0 then
                                                                         -- Clock 0 till 1 -> Input
113
114
115
116
117
                                DestinationAddress <= InPack(3);
AddressI := InPack(1);</pre>
                                RamAddress := AddressI;
                            maderess := Address1;
mode := "00001111";
Step <= 1;
elsif Step = 1 then
DataI <= ReadResponse(1);
AddressII := InPack(2);
RamAddress := AddressII;</pre>
118
119
120
121
122
123
124
125
                                                                         -- Clock 1 till 2
                                mode := "00001111";
Step <= 2;
                             elsif Step = 2 then
                                                                         -- Clock 2 till 3
                                RamDataToWrite := Operator(signed(DataI), signed(ReadResponse(1)), Operation);
RamAddress := DestinationAddress;
126
                                mode := "11110000";
Step <= 0;
                                Finish <= '1';
129
                             end if;
                                                                                                                                  .(mode="00001111")
```

- ۲) پس از 'Read := ReadResponse(1) ،ReadResponseRdy='1' پس از 'InPack(2).
- ۳) نتیجهٔ (perator(signed(DataI), signed(ReadResponse(1)), Operation)، (mode="11110000") کرس (InPack(3) نوشته می شود
 - ۲) Immediate_Alu •

Read از InPack(3) سپس اعمال عمليات با دادهٔ فوری InPack(2) و Write در InPack(3) در

```
131
                     when Immediate_Alu =>
132
133
                        if Step = 0 then
                                                              -- Clock 0 till 1
134
                           DataII <= InPack(2);
                           DestinationAddress <= InPack(3);
135
136
                           AddressI := InPack(1);
137
                           RamAddress := AddressI;
                           mode := "00001111";
138
                           Step <= Step + 1;
139
140
                        elsif Step = 1 then
                                                             -- Clock 1 till 2
                            --DataI <= ReadResponse(1);
141
                           RamDataToWrite := Operator(signed(ReadResponse(1)), signed(DataII), Operation);
142
143
                           RamAddress := DestinationAddress;
                           mode := "11110000";
                           Step <= 0;
145
                           Finish <= '1';
146
147
                        end if;
```

• Array_Alu (طول آرایه × ۳ کلاک):

مقصد، ArrayLength := to_integer(unsigned(InPack(3))) ،DataII := InPack(2) ،مقصد $32 \Rightarrow \text{Error} <= '1'$ ،InPack(4)

حلقهٔ خواندن پشتسرهم از مبدا و نوشتن نتایج از آدرس مقصد، با شمارندههای داخلی ArrayIndPusher؛ انتها: '1'=>Finish.

```
when Array_Alu =>
149
                        DataII <= InPack(2);
                        ArrayLength <= to_integer(unsigned(InPack(3)));
152
                        DestinationAddress <= InPack(4);
153
                        if to_integer(unsigned(InPack(3))) > 32 then
154
                           Error <= '1';
155
                        end if:
156
                        if (Step < ArrayLength + 1) then</pre>
157
                           if Step = 0 then
                                                                -- Clock * size -> max 32
158
                              ReadArray <= (others => (others => '0'));
159
                              Step <= Step + 1;
160
                           elsif (Step > 0 and ReadResponseRdy = '1') then
161
                              ReadArray(Step - 1) <= ReadResponse(1);</pre>
162
                              Step <= Step + 1;
163
                              ArrayIndPusher <= ArrayIndPusher + 1;
164
165
                           mode := "00001111";
166
                           RamAddress := byte(unsigned(InPack(1)) + to_unsigned(ArrayIndPusher, 8));
168
                           if Step = ArrayLength then
169
                              ArrayIndPusher <= 0;
170
                              ArrayWriteDone <= '0';
171
                           end if;
172
                                                                -- Clock * size -> max 32
                        elsif (Step > ArrayLength) then
173
                           mode := "11110000";
174
                           RamDataToWrite := Operator(signed(ReadArray(ArrayIndPusher)), signed(DataII), Operation);
175
                           RamAddress := byte(unsigned(DestinationAddress) + to_unsigned(ArrayIndPusher, 8));
176
                           ArrayIndPusher <= ArrayIndPusher + 1;
177
                           Step <= Step + 1;
178
179
                           if ArrayIndPusher = (ArrayLength - 1) then
                              Step <= 0;
180
                              Finish <= '1';
181
                              ArrayIndPusher <= 0;
183
                              ArrayWriteDone <= '1';
184
                           end if;
185
                        end if:
```

(۴ کلاک): Indirect_Addressing

- ۱) Read از InPack(1) برای گرفتن آدرس غیرمستقیم؛
- Read $_{9}$ AddAddressII := InPack(2), DataI := ReadResponse(1) (۲
 - ۳) اعمال عمليات و Write در InPack(3)!
 - .Finish<='1' (*

در ماژول ALU به علت اینکه خروجی در یک بایت ۸ بیتی ذخیره می شود، به مشکل Overflow برنخواهیم خورد.

```
186
187
                     when Indirect Addressing =>
                        if Step = 0 then
                                                                       -- Clock 0 till 1
188
                           DestinationAddress <= InPack(3);</pre>
189
                           AddressI := InPack(1);
190
                           RamAddress := AddressI;
192
                           mode := "00001111";
                           Step <= Step + 1;
193
194
                        elsif Step = 1 then
                                                                       -- Clock 1 till 2
                           AddAddressII := InPack(2);
195
                           DataI <= ReadResponse(1);
196
                           mode := "00001111";
197
198
                           RamAddress := AddAddressII;
199
                            Step <= Step + 1;
200
                        elsif Step = 2 then
                                                                       -- Clock 2 till 3
201
                           AddressII := ReadResponse(1);
                           RamAddress := AddressII;
202
                           mode := "000011111";
203
                           Step <= Step + 1;
204
                        elsif Step = 3 then
                                                                       -- Clock 3 till 4
205
                            --DataII <= ReadResponse(1);
206
                           RamDataToWrite := Operator(signed(DataI), signed(ReadResponse(1)), Operation);
207
                           RamAddress := DestinationAddress;
208
209
                           mode := "11110000";
                           Step <= 0;
210
                           Finish <= '1';
211
                        end if;
212
                     when others =>
213
                        Error <= '1';
214
215
                  end case;
216
                  SendToRam(0) <= mode;
217
                  SendToRam(1) <= RamAddress;
218
                  SendToRam(2) <= RamDataToWrite;
219
                  SendToRam(3) <= (others => '0');
                  SendToRam(4) <= (others => '0');
220
                  SendToRam(5) <= (others => '0');
221
                  SendToRam(6) <= (others => '0');
222
                  SendToRamReady <= '1';
223
               end if;
224
225
            end if:
226
         end process;
227
228 end Behavioral:
```

۶-۳ ماژول Frror Detection

هدف: تجميع خطاها:

Error <= (RamError or AluError) or (DecodingError or PacketError).

```
ورودی اخروجی: ورودی چهار پرچم خطا؛ خروجی Error.
```

ارتباط با سایر ماژولها: خروجی به Top برای مانیتورینگ/توقف مسیر.

```
8 library IEEE;
9 use IEEE.STD_LOGIC_1164.ALL;
10 use IEEE.NUMERIC STD.ALL;
11 use work.Packages.ALL;
12
13
    entity ErrorDetection is
       Port ( DecodingError : in STD_LOGIC;
14
               PacketError : in STD_LOGIC;
15
16
               RamError : in STD_LOGIC;
17
               AluError : in STD LOGIC;
               Error : out STD LOGIC
18
19
               );
20 end ErrorDetection;
21
   architecture Behavioral of ErrorDetection is
22
23
24
25
26
       Error <= (RamError or AluError) or (DecodingError or PacketError);</pre>
28 end Behavioral;
```

۷-۳. ماژول PackToByte

هدف: تبدیل پاسخ خواندن RAM به جریان بایت برای سریالسازی.

ورودىها

- clk •
- data_packet :PackIn ← پکت پاسخ خواندن RAM (۲ بایت: کد پاسخ، داده، رزرو، CheckSumH/L).

```
10 library IEEE;
                                                                                                 خروجيها
   use IEEE.STD LOGIC 1164.ALL;
11
12 use IEEE.NUMERIC STD.ALL;
13 use work.Packages.ALL;
                                                                        • byte :ByteOut •
14
    entity PackToByte is
15
                                                       تبدیل پکت ورودی به چهار بایت خروجی ترتیبی
        Port ( PackIn : in data_packet;
16
17
               ByteOut : out byte;
                                                                                   برای سریالسازی
               clk : in STD LOGIC);
18
    end PackToByte;
19
20
                                                                                     نحوهٔ عملکرد ماژول:
    architecture Behavioral of PackToByte is
21
22
                                                                 داخل ماژول یک بافر ۴ خانهای تشکیل میشود
23
       signal CellCnt : integer range 0 to 4 := 4;
24
       signal PacketCash : ram_resp_pack ;
                                                           (PacketCash)و در هر کلاک یکی از بایتها روی
25
26
    begin
27
                                                                                       خروجی قرار می گیرد.
       PacketCash(0) <= "11001111";
28
29
                                                      ارتباط با ساير ماژولها: خروجي به ByteToBit ميرود.
       process(clk)
30
       begin
31
32
          if rising_edge(clk) then
             if CellCnt = 4 then
33
                CellCnt <= 1;
34
                PacketCash(1) <= PackIn(1);
35
36
                PacketCash(2) <= PackIn(2);
37
                PacketCash(3) <= PackIn(6);
38
                ByteOut <= PacketCash(0);
39
                ByteOut <= PacketCash(CellCnt);
40
41
                CellCnt <= CellCnt + 1;
             end if;
42
43
          end if;
44
       end process;
45
46 end Behavioral;
```

۸-۳. ماژول ByteToBit

هدف: تبديل يک بايت به ۸ بيت سريالي (LSB→MSB) براي ورودي انکودر.

```
10 library IEEE;
                                                             ورودي اخروجي (Entity ByteToBit):
11 use IEEE.STD_LOGIC 1164.ALL;
    use IEEE.NUMERIC STD.ALL;
                                                                                             وروديها
    use work.Packages.ALL;
   entity ByteToBit is
15
                                                                                         clk •
        Port ( ByteIn : in byte;
16
                BitOut : out STD_LOGIC;
17
18
                                                       بیت که باید به \Lambda بیت \leftarrow byte :ByteIn
19
                clk : in STD LOGIC);
20
   end ByteToBit;
                                                                           سريال شكسته بشود.
21
22 architecture Behavioral of ByteToBit is
23
                                                                                            خروجيها
24
       signal BitCnt : integer range 0 to 8 := 8;
25
       signal ByteCash : byte;
26
                                                        \wedge جریان سریالی \leftarrow std_logic :BitOut •
27
28
                                                                 بيت به ترتيب (LSB→MSB).
       process(clk)
29
       begin
30
31
          if rising edge(clk) then
                                                                                 نحوهٔ عملکرد ماژول:
              if BitCnt = 8 then
32
33
                 BitCnt <= 1;
34
                 ByteCash <= ByteIn;
                                                     با رسیدن بایت جدید (وقتی شمارنده ۸ است) لچ می شود
35
                 BitOut <= ByteCash(0);
36
                                                           و در ۸ کلاک بعدی بیتها یکی یکی روی خروجی
                 BitOut <= ByteCash(BitCnt);</pre>
37
38
                 BitCnt <= BitCnt + 1;
39
             end if;
                                                                                             مي آيند.
40
          end if;
41
       end process;
                                                             ار تباط با ساير ماژولها: BitOut مستقيماً به
43 end Behavioral;
                                                                        HammingEncoder میرود.
```

۹-۳ ماژول ۹-۳

هدف: دریافت سریالی ۸ بیت داده و تولید کد همینگ ۱۳بیتی و ارسال سریالی.

ورودی اخروجی (Entity HammingEncoder):

ورودىها

- clk, RST •
- std_logic :BitIn \rightarrow بیتهای سریالی داده (۸ بیت برای هر فریم).

خروجيها

- std_logic :BitOut \rightarrow کد همینگ ۱۳بیتی بهصورت سریال (پس از محاسبه ی بیتهای توازن و کلی).
- std_logic :OutRdy \rightarrow «فریم کدگذاری شده آماده ی ارسال است» (همزمان با سیکلهای خروجی ۱۳ بیت).

```
12 library IEEE;
13
    use IEEE.STD LOGIC 1164.ALL;
14
    use IEEE.NUMERIC STD.ALL;
    use work.Packages.All;
15
16
17
    entity HammingEncoder is
        Port ( BitIn : in STD_LOGIC;
18
                                           -- Input data
               BitOut : out STD LOGIC; -- Hamming coded data
19
20
               TestBenchCheck : out hamming;
               TestBenchInputDisplay : out byte;
21
               OutRdy : inout STD LOGIC := '0';
22
23
               RST : in STD LOGIC;
                                                  -- Setting everything to the default
24
               clk : in STD_LOGIC
                                                  -- Receiving sequential data
25
26
    end HammingEncoder;
```

نحوهٔ عملکرد ماژول انکودر همینگ:

- شمارندههای InCnt/OutCnt؛ رجیسترهای byte :InCode و InCnt/OutCnt؛
 - ورود: ۸ کلاک دریافت بیتها در
- ساختار کد: دادهها در موقعیتهای ۲٫۴٫۵٫۶٫۸,۹,۱۰٫۱۱ قرار می گیرند؛ بیتهای توازن در 0,1,۳,۷ و بیت کلی در ۱۲ محاسبه و قرار می گیرد (ماژول Encoder :با «Odd mode = 0» پیادهسازی شده است).

```
29 architecture Behavioral of HammingEncoder is
            signal InCode : byte := (others => '0');
31
            signal Encoded : hamming := (others => '0');
32
             signal InCnt : integer := 0;
34
            signal OutCnt : integer := 0;
35
36
37
            process (clk)
38
39
            begin
                 if rising_edge(clk) then
  if (RST = '1') then
41
                           InCode <= (others => '0');
42
43
                            Encoded <= (others => '0');
44
                           InCnt <= 0;
45
46
47
                           OutCnt <= 0:
                           OutRdy <= '0';
48
49
50
                           if InCnt < 8 then
                                                                                                            -- 8 * Clk -> Input
                                InCode <= BitIn & InCode(7 downto 1);</pre>
                                 InCnt <= InCnt + 1;</pre>
51
                           elsif InCnt = 8 then
                                                                                                            -- 1 * Clk -> Calculation
52
53
                                TestBenchInputDisplay <= InCode;</pre>
                                 Encoded(2) <= InCode(7);</pre>
54
                                Encoded(4) <= InCode(6);</pre>
55
                                Encoded(5) <= InCode(5):
                                Encoded(6) <= InCode(4);</pre>
56
57
58
                                Encoded(9) <= InCode(2);
59
60
                                Encoded(10) <= InCode(1);
                                Encoded(11) <= InCode(0);</pre>
                                 \begin{split} &\operatorname{Encoded}(0) \mathrel{<=} (((\operatorname{InCode}(7) \ \operatorname{xor} \ \operatorname{InCode}(6)) \ \operatorname{xor} \ \operatorname{InCode}(4)) \ \operatorname{xor} \ \operatorname{InCode}(3)) \ \operatorname{xor} \ \operatorname{InCode}(1); \\ &\operatorname{Encoded}(1) \mathrel{<=} (((\operatorname{InCode}(7) \ \operatorname{xor} \ \operatorname{InCode}(5)) \ \operatorname{xor} \ \operatorname{InCode}(4)) \ \operatorname{xor} \ \operatorname{InCode}(2)) \ \operatorname{xor} \ \operatorname{InCode}(1); \\ \end{aligned} 
62
63
                                 Encoded(3) <= ((InCode(6) xor InCode(5)) xor InCode(4)) xor InCode(0);</pre>
                                Encoded(7) <= ((InCode(3) xor InCode(2)) xor InCode(1)) xor InCode(0);</pre>
                                 \texttt{Encoded(12)} \  \, \Leftarrow \texttt{Encode(6)} \  \, \texttt{xor} \  \, \texttt{InCode(6))} \  \, \texttt{xor} \  \, \texttt{InCode(3))} \  \, \texttt{xor} \  \, \texttt{InCode(2))} \  \, \texttt{xor} \  \, \texttt{InCode(2))} 
66
67
```

• خروج: در حالت Output، (OutCnt) از ۰ تا ۱۲ و سپس ریست شمارندهها؛

```
OutRdy اعلام مي شود.
68
69
                    TestBenchCheck <= Encoded;
                    OutRdy <= '1';
70
                                                          زمان /کلاک: ۱۴ کلاک طول می کشد تا دریافت
                    if OutCnt < 13 then
71
                       BitOut <= Encoded(OutCnt);
72
73
                       OutCnt <= OutCnt + 1;
                                                                                  کند و خروجی بدهد.
74
                    else
75
                       InCnt <= 0;
                       OutCnt <= 0;
76
                                                               خروجی نهایی سریالی سیستم از این ماژول
77
                       OutRdy <= '0';
                    end if:
78
                                                                                      دريافت ميشود.
79
                 end if;
              end if:
80
           end if;
81
        end process;
82
83
84
    end Behavioral;
```

۳-۱۰. Top Module (تجميع و ارتباط ماژولها)

هدف: اتصال و زمان بندی بین مسیر ورودی سریال کد شده تا خروجی سریال. این ماژول جریان داده را از

$\mbox{HammingDecoder} \rightarrow \mbox{ControlUnit} \rightarrow (\mbox{RAM/ALU}) \rightarrow \mbox{PackToByte} \rightarrow \mbox{ByteToBit} \rightarrow \\ \mbox{HammingEncoder}$

مدیریت می کند، میانبرها را هماهنگ می کند (Enable/Finish برای ALU، انتخاب ورودی RAM)، و پرچم خطای کلی را از ErrorDetection ارائه می دهد.

ورودی /خروجی (Entity TopModule):

- in std_logic :Input → بیت سریالی ورودی (کد همینگ ۱۳ بیتی بهازای هر بایت داده).
- in std_logic :InputBegining → نبض «شروع فریم» برای دیکودر؛ با ۱ شدن، جمعآوری ۱۳ بیت بعدی آغاز میشود.
- out std_logic :Output \rightarrow بیت سریالی خروجی از \rightarrow libert ivage. (۱۳ بیت به ازای هر بایت خروجی).
- inout std_logic :OutputRdy → آینهٔ(نمایش در mout std_logic :OutputRdy) تستبنچ) OutRdy از انکودر؛ در عمل «رفتار خروجی» دارد (برای اعلان آماده بودن فریم کدشده).
- in std_logic :RST \rightarrow ریست in std_logic :RST \rightarrow ریست همزمان و کلاک اصلی.

پورتهای داخلی

- out data_packet :InputPacket → پکت ۷بایتی ساختهشده توسط ControlUnit.
- out std_logic :InputPacketRdy → آماده بودن پکت ورودی (آینهٔ CUPacketRdy)

```
12 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
   use IEEE.NUMERIC STD.ALL;
14
    use work.Packages.All;
15
    entity TopModule is
17
18
        Port ( Input : in STD LOGIC;
                InputBegining : in STD LOGIC;
19
20
                Output : out STD_LOGIC;
21
                OutputRdy : inout STD_LOGIC;
22
23
               InputPacket : out data_packet;
24
                InputPacketRdy : out STD_LOGIC;
                CURRCheck : out data_packet;
26
                CURRCheckRdy : out STD LOGIC;
27
                RamPackIn : OUT data packet;
28
               RTAResp : OUT data_packet;
30
               Error : out STD LOGIC;
               RST : in STD_LOGIC;
31
32
                clk : in STD_LOGIC
34
    end TopModule;
35
36
    architecture Behavioral of TopModule is
37
38
       signal DataByte : byte;
39
       signal DecValidation : STD_LOGIC;
40
       signal DecDataIsRdy : STD LOGIC;
41
42
       signal Switch : STD LOGIC;
43
       signal CUPacket : data_packet;
       signal CUPacketRdy : STD LOGIC;
44
45
       signal PacketValidation : STD_LOGIC;
46
       signal RamReadResp : data_packet;
47
       signal RamToAlu : data_packet;
48
49
       signal RespForAluRdy : STD_LOGIC;
50
       signal RamReadRespRdy : STD_LOGIC;
       signal RamError : STD LOGIC;
51
52
53
       signal AluEnable : STD_LOGIC;
54
       signal PackType : packet_type;
       signal AluToRam : data packet;
55
56
       signal SendToRamReady : STD_LOGIC;
57
       signal AluDone : STD_LOGIC;
58
       signal AluError : STD_LOGIC;
59
       signal EncByte : byte;
```

signal EncInBit : STD_LOGIC;

- out data_packet :CURRCheck → آخرین پاسخ خواندن RAM که برای ارسال سریالی انتخاب شده (RamReadResp).
- .(RamReadRespRdy أينهٔ \leftarrow out std_logic :CURRCheckRdy \bullet
 - out data_packet :RamPackIn → درخواستهای RAM به RAM (آینهٔ ALU).
 - out data_packet :RTAResp ← ياسخهاي ALU به RAM (آينهٔ RamToAlu).
 - out std_logic :Error → پرچم خطای کلی از ErrorDetection.

این پورتهای «Check/Packet/RamPackIn/RTAResp» فقط برای مشاهده در شبیهسازی هستند و در

```
مسیر اصلی پردازش تاثیر نمی گذارند.
 63
     begin
 64
        Decoder: entity work. Hamming Decoder
 65
                                                                                   جریان داده و کنترل
 66
 67
 68
              CodeBegins => InputBegining,
                                                                      ا. Decoder ← Input.
              DecInBit => Input,
 69
 70
              DecOutByte => DataByte,
                                                         'InputBegining='1'، ۱۳، بیت از
              OutRdy => DecDataIsRdy,
 71
              Valid => DecValidation,
 72
              RST => RST,
 73
                                                            جمع می شود؛ سیس DataByte آماده و
              clk => clk
 74
 75
                                                    'DecDataIsRdy='1 اگر تصحیح ممکن امعتبر
 76
        CtrlUnit: entity work.ControlUnit
 77
                                                                    باشد، 'l'=DecValidation.
 78
 79
 80
              InputIsReady => DecDataIsRdy,
                                                       ۲. CU :Control Unit ← Decoder
              InByte => DataByte,
 81
              Validation => PacketValidation.
 82
              Switch => Switch,
 83
                                                         DecDataIsRdy یک بایت می گیرد، طبق
              PackIsReady => CUPacketRdy,
 84
              Packet => CUPacket,
 85
                                                     Functionبایت اول، بایتهای بعدی را تا تکمیل
              PackType => PackType,
 86
              RST => RST.
 87
                                                       Packetمي خواند، '1' = CUPacketRdy
              clk => clk
 88
 89
                                                           ا تنظیم می کند؛ PacketValidation
 90
        RAM: entity work.RAM
 91
 92
           port map
                                                                  PackType نيز تعيين مي شود.
 93
             CtrlInputRdy => CUPacketRdy,
              CtrlReq => CUPacket,
 94
              CtrlReadResp => RamReadResp,
 95
                                                                ۳. تغذیه همزمان RAM و ALU: با
              CtrlReadRespReady => RamReadRespRdy,
 96
 97
              AluInputRdy => SendToRamReady,
                                                       "CUPacketRdy='1 هر دو ماژول اتفاقا یک
              AluReq => AluToRam,
98
99
              AluReadResp => RamToAlu,
100
              AluReadRespReady => RespForAluRdy,
                                                                                  یکت می بینند:
              Error => RamError,
101
102
              RST => RST.
103
              clk => clk
           );
104
```

Read/Write کد CUPacket(0) باشد، عمل می کند؛ در Read/Write در Read باشد، عمل می کند؛ در Rad باشد، عمل می کند؛ در RamReadResp/RamReadRespRdy

```
106
        ALU: entity work.ALU
                                                          o PackType از حالات ALU باشد، ALU باشد،
107
          port map
108
              InputRdy => CUPacketRdy,
                                                         ALU اجرا را شروع می کند؛ نیازهای خواندن را از
109
              InPack => CUPacket,
110
              PackMode => PackType,
111
             SendToRam => AluToRam,
112
                                                     AluToRam/SendToRamReady L RAM
             ReadResponse => RamToAlu,
             ReadResponseRdy => RespForAluRdy,
114
115
             SendToRamReady => SendToRamReady,
                                                                         درخواست می کند و پاسخها را در
116
             Finish => AluDone,
117
             Error => AluError.
                                                      RamToAlu/RespForAluRdy می گیرد؛ در
118
             RST => RST.
119
             clk => clk
120
                                                      یایان، نتیجه را با یکت Write در RAM می نویسد.
121
        PacketToByte: entity work.PackToByte
122
123
          port map
124
                                                            ۴. قالببندی یاسخ برای ارسال سریالی: یاسخ خواندن
             PackIn => RamReadResp,
125
126
             ByteOut => EncByte,
127
             clk => clk
                                                                                         RAM( شاخهٔ Ctrl) به
128
129
        ByteToBit: entity work.ByteToBit
130
                                                                         PackToByte \rightarrow ByteToBit \rightarrow
131
132
                                                    HammingEncoder می رود؛ انکودر ۱۳ بیت کد را روی
133
             ByteIn => EncByte,
             BitOut => EncInBit,
134
135
             clk => clk
                                                           Output مى فرستد و OutputRdy را اعلام مى كند.
136
137
        Encoder: entity work. Hamming Encoder
138
139
          port map
                                                               ۵. تجمیع خطا: اگر هرکدام از DecodingError,
140
             BitIn => EncInBit,
141
             BitOut => Output,
142
                                                      (PacketError, RamError, AluError)فعال باشند،
             OutRdy => OutputRdy,
143
144
145
                                                                                                   .Error='1'
146
147
148
        ErrorDetection: entity work.ErrorDetection
149
150
151
             DecodingError => not(DecValidation),
152
             PacketError => not(PacketValidation),
153
             RamError => RamError,
             AluError => AluError.
154
             Error => Error
155
156
157
158
        CURRCheck <= RamReadResp;
159
        CURRCheckRdy <= RamReadRespRdy;
160
        RamPackIn <= AluToRam;
161
        RTAResp <= RamToAlu;
        InputPacket <= CUPacket;
162
163
        InputPacketRdy <= CUPacketRdy;
164
165
    end Behavioral;
```