trodução Memórias Transacionais Escalonadores Arquiteturas

LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

Michael Alexandre Costa

Prof. Dr. André Rauber Du Bois (Orientador)

Mestrado em Computação Centro de Desenvolvimento Tecnológico Universidade Federal de Pelotas macosta@inf.ufpel.edu.br

8 de junho de 2021



Defesa de Mestrado

- **1** Introdução
- **2** Memórias Transacionais
- 3 Escalonadores
- 4 Arquiteturas



Introdução

Introdução

Motivação

- Programação Paralela;
- Memórias Transacionais;
- Escalonadores de Transações; e
- Arquiteturas NUMA.



Introdução Memórias Transacionais Escalonadores Arquiteturas

Introdução

Objetivos

Defesa de Mestrado

- Projetar um escalonador de STM modular que considera a arquitetura utilizada, intitulado LTMS;
- Prototipar o escalonador LTMS, utilizando a biblioteca de STM TinySTM; e
- Análisar de desempenho do LTMS comparado a TinySTM utilizando o conjunto de benchmarks STAMP.



Memórias Transacionais

Características

- Fornece abstração de código;
- Reuso de código; e
- Ausência de deadlocks.

Transações

- Atomicidade;
- · Consistência; e
- Isolamento.



Memórias Transacionais

Problemas

Introdução

- Somente reinicia a transação conflitante;
- Não evita que conflitos futuros aconteçam; e
- Em ambientes de alta contenção, tende a perder desempenho.



Escalonadores

Introdução

Escalonadores de Transações

- Buscam reduzir os números de conflitos;
- Utilizam diferentes Heurísticas de escalonamento; e
- Serializa as transações conflitantes.



Escalonadores

Classificação das técnicas

- Baseado em Heurística:
 - · Feedback:
 - Predição;
 - Reativo; e
 - Heurística Mista.
- Baseado em Modelo:
 - Aprendizado de Máquina;
 - · Modelo Analítico; e
 - Modelo Misto.



Escalonadores

Trabalhos Relacionados

Tabela: Algoritmos e técnicas de escalonamento

| Escalonador | Técnica |
|-------------|------------------------|
| ATS | Feedback |
| Probe | Feedback |
| F2C2 | Feedback |
| Shrink | Predição |
| SCA | Predição |
| CAR-STM | Reativo |
| RelSTM | Reativo |
| LUTS | Heurística Mista |
| ProVIT | Heurística Mista |
| SAC-STM | Aprendizado de Máquina |
| CSR-STM | Modelo Analítico |
| MCATS | Modelo Analítico |
| AML | Modelo Misto |



Arquiteturas

Escalonadores

Trabalhos Relacionados

Tabela: Algoritmos que estamos trabalhando

| Escalonador | Técnica |
|-------------|------------------|
| Probe | Feedback |
| F2C2 | Feedback |
| Shrink | Predição |
| MCATS | Modelo Analítico |



10

Arquiteturas

UMA

- Uniform Memory access;
- Possui um único barramento de acesso à memória; e
- Único custo de acesso à memória.

NUMA

- Non-uniform Memory access;
- Possui mais de um barramento de acesso à memória; e
- O custo de acesso à memória é diferente conforme o núcleo utilizado.



LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

Michael Alexandre Costa

Prof. Dr. André Rauber Du Bois (Orientador)

Mestrado em Computação Centro de Desenvolvimento Tecnológico Universidade Federal de Pelotas macosta@inf.ufpel.edu.br

8 de junho de 2021



12