# LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

#### Michael Alexandre Costa

Prof. Dr. André Rauber Du Bois (Orientador)

Mestrado em Computação Centro de Desenvolvimento Tecnológico Universidade Federal de Pelotas macosta@inf.ufpel.edu.br

9 de junho de 2021



Conclusão

1 Introdução

Introdução

- 2 Memórias Transacionais
- 3 Escalonadores
- 4 Arquiteturas
- 5 LTMS
- **6** Experimentos
- Resultados
- 8 Conclusão



LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

Memórias Transacionais Escalonadores

s Arquiteturas

Experimentos

Conclusão

Introdução

#### Motivação

- Programação Paralela;
- Memórias Transacionais;
- Escalonadores de Transações; e
- Arquiteturas NUMA.



Escalonadores

Arquiteturas

Experimentos

Conclusão

Introdução

#### **Objetivos**

- Projetar um escalonador de STM modular que considera a arquitetura utilizada, intitulado LTMS;
- Prototipar o escalonador LTMS, utilizando a biblioteca de STM TinySTM; e
- Análisar de desempenho do LTMS comparado a TinySTM utilizando o conjunto de benchmarks STAMP.



Escalonadores

# Memórias Transacionais

#### Características

Introdução

- Fornece abstração de código;
- Reuso de código; e
- Ausência de deadlocks.

#### **Transações**

- Atomicidade;
- Consistência; e
- Isolamento.



Conclusão

# Memórias Transacionais

#### **Problemas**

Introdução

- Somente reinicia a transação conflitante;
- Não evita que conflitos futuros aconteçam; e

Escalonadores

Em ambientes de alta contenção, tende a perder desempenho.



Escalonadores

Arquiteturas

LTMS

Experimentos

Introdução

#### Escalonadores de Transações

- Buscam reduzir os números de conflitos;
- Utilizam diferentes Heurísticas de escalonamento; e
- Serializa as transações conflitantes.



LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

Conclusão

# **Escalonadores**

Introdução

#### Classificação das técnicas

- Baseado em Heurística:
  - Feedback:
  - Predição;
  - · Reativo: e
  - Heurística Mista.
- Baseado em Modelo:
  - Aprendizado de Máquina;
  - Modelo Analítico: e
  - Modelo Misto.



Conclusão

# **Escalonadores**

Introdução

#### **Trabalhos Relacionados**

Tabela: Algoritmos e técnicas de escalonamento

Escalonador	Técnica
ATS	Feedback
Probe	Feedback
F2C2	Feedback
Shrink	Predição
SCA	Predição
CAR-STM	Reativo
RelSTM	Reativo
LUTS	Heurística Mista
ProVIT	Heurística Mista
SAC-STM	Aprendizado de Máquina
CSR-STM	Modelo Analítico
MCATS	Modelo Analítico
AML	Modelo Misto



Escalonadores

Experimentos

Conclusão

# **Escalonadores**

Introdução

#### **Trabalhos Relacionados**

Tabela: Algoritmos que estamos trabalhando

Escalonador	Técnica
Probe	Feedback
F2C2	Feedback
Shrink	Predição
MCATS	Modelo Analítico



Escalonadores Arquiteturas

Conclusão

# **Arquiteturas**

#### **UMA**

Introdução

- Uniform Memory access;
- Possui um único barramento de acesso à memória; e
- Único custo de acesso à memória.

#### **NUMA**

- Non-uniform Memory access;
- Possui mais de um barramento de acesso à memória; e
- O custo de acesso à memória é diferente conforme o núcleo utilizado.



# **LTMS**

Introdução

#### **Estágios**

- Inicialização do sistema;
- Coleta de dados em tempo de execução; e
- Migração de Threads.



LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

Defesa de Mestrado

# **LTMS**

Introdução

# **Escalonador**

• imagem



Conclusão

# LTMS - Estágio 1

Introdução

#### Inicialização do sistema

- · Criação de filas; e
- Distribuição das threads.

#### Heurísticas de Distribuição

- Sequential; e
- Chunks.



Memórias Transacionais Escalonadores Arc

Arquiteturas LTMS

Conclusão

# LTMS - Heurísticas

# Sequential

...

Introdução



Memórias Transacionais **Escalonadores** 

**Arquiteturas** 

LTMS

#### Chunks

...

Introdução



Escalonadores

Arquiteturas

LTMS

Experimentos

Conclusão

Introdução

# Coleta de dados em tempo de execução

- Aborts e Commits;
- Matriz de Comunicação; e
- Matriz de Endereços.



17

## LTMS - Matrizes

#### Matriz de Comunicação

...



## LTMS - Matrizes

# Matriz de Endereços

...



Escalonadores Arquiteturas

Conclusão

# LTMS - Estágio 3

Introdução

#### Migração de Threads

- Abort;
- Identificação; e
- Heurísticas de migração.



# LTMS - Filas e Threads

#### Identificação das filas e threads

...

Introdução



Memórias Transacionais Escalonadores Arqu

Arquiteturas

LTMS

Conclusão

# LTMS - Heurísticas

#### **Threshold**

...

Introdução



Memórias Transacionais **Escalonadores Arquiteturas** 

# LTMS - Heurísticas

#### Latency

...



# **Experimentos**

Introdução

• ...



24

# Resultados

Introdução

```
• ...
```



LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

# Conclusão

Introdução

••

• .



26

Introdução

Escalonadores

Conclusão

# LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM.

#### Michael Alexandre Costa

Prof. Dr. André Rauber Du Bois (Orientador)

Mestrado em Computação Centro de Desenvolvimento Tecnológico Universidade Federal de Pelotas macosta@inf.ufpel.edu.br

9 de junho de 2021



27