#### **Michael Alexandre Costa**

**Memórias Transacionais** 

Trabalho Individual apresentado ao Programa de Pós-Graduação em Computação da Universidade Federal de Pelotas, como requisito parcial à obtenção do título de Mestre em Ciência da Computação

Orientador: Prof. Dr. André Rauber Du Bois Coorientador: Prof. Dr. Mauricio Lima Pilla

#### **RESUMO**

COSTA, Michael Alexandre. **Memórias Transacionais**. 2018. 15 f. Trabalho Individual (Mestrado em Ciência da Computação) — Programa de Pós-Graduação em Computação, Centro de Desenvolvimento Tecnológico, Universidade Federal de Pelotas, Pelotas, 2018.

...

Palavras-Chave: memótia transacional; numa; uma; escalonamento

#### **ABSTRACT**

COSTA, Michael Alexandre. **Transacional Memory**. 2018. 15 f. Trabalho Individual (Mestrado em Ciência da Computação) — Programa de Pós-Graduação em Computação, Centro de Desenvolvimento Tecnológico, Universidade Federal de Pelotas, Pelotas, 2018.

. . .

**Keywords:** transacional memory; numa; uma; scheduler

## **LISTA DE FIGURAS**

## LISTA DE TABELAS

#### LISTA DE ABREVIATURAS E SIGLAS

SMP Symmetric Multi-Processor

NUMA Non-Uniform Memory Access

SIMD Single Instruction Multiple Data

SPMD Single Program Multiple Data

ABNT Associação Brasileira de Normas Técnicas

## **SUMÁRIO**

1 1.1	INTRODUÇÃO	7 7
2	MEMÓRIA TRANSACIONAL	8
3	ESCALONAMENTO DE TRANSAÇÕES	9
4	ESCALONADORES NUMA	10
5	ESCALONAMENTO DE TRANSAÇÕES APLICADO À NUMA	11
6	DISCUSSÕES	12
7	CONCLUSÃO	13
RE	FERÊNCIAS	14
ΔN	EXO A UM ANEXO	15

# 1 INTRODUÇÃO

...

1.1 Uma subseção

#### 2 MEMÓRIA TRANSACIONAL

Memória Transacional, ou *Transactional Memory* (TM), é uma classe de mecanismos de sincronização que fornece uma execução atômica e isolada de alterações em um conjunto de dados compartilhados. Estas estão sendo desenvolvidas para que no futuro tornem-se o principal meio de fazer a sincronização em um programa concorrente, substituindo a sincronização baseada em *locks* (MORESHET; BAHAR; HERLIHY, 2006). As TMs podem ser implementadas em *software* (STM), em *hardware* (HTM) ou ainda em uma versão híbrida de *hardware* e *software*.

Na programação utilizando STMs, todo o acesso à memória compartilhada é realizado dentro de transações e todas as transações são executadas atomicamente em relação a transações concorrentes.

A principal vantagem na programação usando STM é que o programador apenas delimita as seções criticas e não é necessário preocupar-se com a aquisição e liberação de *locks*. Os *locks*, quando utilizados de forma incorreta, podem levar a problemas como *deadlocks* (BANDEIRA, 2010).

## 3 ESCALONAMENTO DE TRANSAÇÕES

#### 4 ESCALONADORES NUMA

# 5 ESCALONAMENTO DE TRANSAÇÕES APLICADO À NUMA

## 6 DISCUSSÕES

## 7 CONCLUSÃO

#### **REFERÊNCIAS**

BANDEIRA, R. de Leão. **Compilador para a linguagem CMTJava**. 2010. Trabalho de Conclusão de Curso (Bacharelado em Ciência da Computação) — Universidade Federal de Pelotas.

MORESHET, T.; BAHAR, R. I.; HERLIHY, M. Energy-Aware Microprocessor Synchronization: Transactional Memory vs. Locks. In: WORKSHOP ON MEMORY PERFORMANCE ISSUES, 2006. **Proceedings...** [S.I.: s.n.], 2006.

## ANEXO A UM ANEXO