重大 AI 更新提醒

11-05 | llama.cpp CUDA 后端融合 NVFP4 门控　上投影矩阵乘与 GLU，本地推理再提速

本期导读

本期只有一条值得单独提醒的更新：llama.cpp 发布 b12122，在 CUDA 后端把 NVFP4 量化的 gate/up 矩阵乘与 GLU 激活融合进 MMQ 路径，并修正融合 kernel 的 src1 精度处理。对在 NVIDIA GPU 上跑低比特量化大模型的开发者来说，这直接影响显存占用与推理吞吐，建议关注并实测。

已检查来源

GitHub Release: ggml-org/llama.cpp b12122

1. llama.cpp b12122：CUDA 后端融合 NVFP4 gate/up 矩阵乘与 GLU（MMQ）

来源　GitHub Release | 类型　GitHub Release | 主题　推理性能与基础设施　时间　11-05 00:15 | 分数　7

是什么

这是 ggml-org/llama.cpp 的一个官方构建版本（b12122），核心改动在 CUDA 后端：把 NVFP4（4 比特浮点量化格式）下的 gate 与 up 两个矩阵乘法，同 GLU（门控线性单元）激活融合进 MMQ（量化矩阵乘）kernel 中执行，同时让融合后的 gate/up MMQ 遵循调用方请求的 src1 精度，复用 NVFP4 的 scale 检查逻辑、跳过未使用的融合 FP4 kernel，并新增了 W4A8（权重 4 比特、激活 8 比特）无 scale 以及带 batch 场景下 NVFP4 融合 MMQ 的测试。

通俗解释

可以把 Transformer 的前馈层想成一条流水线：先算 gate 和 up 两路结果，再把它们相乘过一个激活函数（GLU）。过去这几步是分开做的，中间结果要先写回显存再读出来，像把半成品搬进搬出仓库。这次改动相当于把这几道工序合并到同一台机器上连续完成，半成品不用来回搬运，省下显存带宽和时间。NVFP4 则是把权重压到每 4 比特一个数，好比把一本厚书压缩成摘要，模型更小、更能塞进消费级显卡。

主要作用

解决低比特量化模型在 NVIDIA GPU 上推理时，gate/up 矩阵乘与 GLU 分步执行带来的额外显存读写和 kernel 启动开销；同时修正融合路径对 src1 精度的处理，避免融合后数值行为与预期不一致，让 NVFP4 量化模型在 llama.cpp 的 CUDA 路径上跑得更稳、更省。

核心功能

1) 在 MMQ 中融合 NVFP4 的 gate/up 矩阵乘与 GLU，减少中间张量往返显存；2) 融合 gate/up MMQ 尊重请求的 src1 精度；3) 共享 NVFP4 scale 检查逻辑，跳过未使用的融合 FP4 kernel，并在加载融合 gate scale 前先校验 gate_scale；4) 新增 W4A8 无 scale 与带 batch 的 NVFP4 融合 MMQ 测试，覆盖更多实际推理形态。

对比判断

候选摘要未给出具体吞吐、延迟或显存占用的量化对比数据，暂无可信公开对比数据；可确认的对比仅是相对此前非融合路径的 kernel 组织方式变化（融合 vs 分步），以及新增 W4A8 与 batch 场景的测试覆盖。

适合谁

适合在 NVIDIA GPU 上部署本地大模型的开发者、维护 llama.cpp 量化推理后端的工程师、研究低比特（NVFP4/W4A8）量化推理性能的研究者，以及需要在消费级或多卡环境压缩显存、提升吞吐的团队。

直达链接　https://github.com/ggml-org/llama.cpp/releases/tag/b12122

本期仅一条候选入选；性能收益请以本地实测为准，发布说明未提供公开 benchmark 数字。