


Budowa bramek logicznych w układach CMOS





Tranzystor MOSFET (MOS) z kanałem typu N







Tranzystor MOSFET (MOS) z kanałem typu N







Tranzystor MOSFET (MOS) z kanałem typu P







Tranzystor MOSFET (MOS) z kanałem typu P






Połączenie szeregowe tranzystorów z kanałem typu N odpowiada funkcji AND na sygnałach podawanych na bramki tranzystorów.










Połączenie równoległe tranzystorów z kanałem typu N odpowiada funkcji OR na sygnałach podawanych na bramki tranzystorów.


Połączenie szeregowe tranzystorów z kanałem typu P odpowiada funkcji AND na sygnałach zanegowanych podawanych na bramki tranzystorów.








Połączenie równoległe tranzystorów z kanałem typu P odpowiada funkcji OR na zanegowanych sygnałach podawanych na bramki tranzystorów.





Implementacja bramki NOT w technologii CMOS

Realizacja układów kombinacyjnych w układach CMOS (funkcje AND, OR, NOT)


Układy CMOS składają się z sekcji "pozytywnej" – zbudowanej z tranzystorów z kanałem typu P – łączącej wyjście z napięciem zasilania (logiczną jedynką) oraz sekcji "negatywnej" – z budowanej z tranzystorów z kanałem typu N – łączącej wyjście z masą (logicznym zerem).

Struktura sekcji "pozytywnej" jest odpowiednikiem realizowanego wyrażenia (uwzględniając sposób realizacji funkcji przez tranzystory z kanałem typu P). Struktura "negatywna" odpowiada funkcji zanegowanej (z uwzględnieniem sposobu działania tranzystorów z kanałem typu N).

Realizacja 2-wejściowej bramki NAND


Output

$$\overline{AB} = \overline{A} + \overline{B}$$




Sekcja pozytywna

$$\overline{\overline{AB}} = AB$$



Sekcja negatywna




Pełny układ

Realizacja funkcji czterech zmiennych:


$$f(A,B,C,D) = \overline{A}\overline{B}\overline{C} + C\overline{D}$$

Negacja funkcji:

$$\overline{f}(A,B,C,D) = \overline{\overline{A}\overline{B}\overline{C} + C\overline{D}} = (A + B + C)(\overline{C} + D)$$




Pelen układ CMOS:



Bramka transmisyjna – element bierny nie podłączony do zasilania.

Składa się z tranzystora z kanałem typu P i typu N


Sygnały A i B są komplementarne (tranzystory albo przewodzą, albo nie przewodzą)



Z bramek transmisyjnych można budować tzw. "słabe" układy CMOS. W układach tych brak wzmocnienia napięciowego, napięcia wejściowe są przenoszone na wyjście układu.

Oznacza to tłumienie sygnału, nie można łączyć zbyt wielu układów tego typu.


Multiplekser 2 na 1 w "słabej" implementacji CMOS




Bufory trójstanowe CMOS.

Trzy stany:

- logiczna jedynka
- •Logiczne zero
- •Izolacja od reszty układu (stan wysokiej impedancji)



Bufor odwracający



Bufor prosty