DZIELNIKI I PODZIELNIKI CZĘSTOTLIWOŚCI

Dzielnik częstotliwości:

układ dający impuls na wyjściu co P impulsów na wejściu

$$f_{wy} = \frac{f_{we}}{P}$$

Podzielnik częstotliwości:

układ, który na każde p impulsów na wejściu daje K impulsów na wyjściu (1≤K ≤P)


$$f_{wy} = \frac{K}{P} f_{we}$$

Dzielniki częstotliwości o stałym współczynniku podziału.


Dzielnik częstotliwości (frequency divider) – układ podobny do licznika służący do dzielenia f wejściowej przez stały współczynnik P.

Kod w jakim pracuje dzielnik nie ma znaczenia byleby na wyjściu któregoś z przerzutników pojawiał si impuls co P impulsów wejściowych.

Większość liczników może pracować jako dzielniki.



Dwójkowy dzielnik częstotliwości – schemat blokowy




Dwójkowy dzielnik częstotliwości – przebiegi czasowe


Jeżeli wyjście dzielnika dekoduje stan 11...11, to niezależnie od sposobu realizacji licznika a wyjściu tym nie pojawiaja się żadne fałszywe sygnały.

Współczynik podziału P jest równy pojemności licznika $P=2^N$


Układy dzielników o współczynikach podziału3, 5, 7, 9.




Dzielnik częstotliwości przez 3 – schemat i przebiegi czasowe



Dzielnik częstotliwości przez 5 – schemat i przebiegi czasowe




Dzielnik częstotliwości przez 7 – schemat i przebiegi czasowe




Dzielnik częstotliwości przez 9 – schemat i przebiegi czasowe

Dzielniki o innych współczynnikach podziału można uzyskać łącząc szeregowo podane powyżej dzielniki, np. P=10



Przy łączeniu szeregowym dzielników rośnie przesunięcie fazowe między przebiegiem wejściowym a wyjściowym.


Jeśli chcemy tego uniknąć można zastosować łączenie równoległe i tak wybrać współczyniki podziału $P_1, P_2, P_3, \dots P_K$ aby nie miały wspólnych podzielników, po podaniu sygnałów z wyjścia tych dzielników na bramkę AND otrzymamy dzielnik o współczynniku podziału $P = P_1 \cdot P_2 \cdot P_3 \cdot \dots \cdot P_K$.



DZIELNIKI PROGRAMOWANE


Współczynnik podziału jest podawany na wejście dzielnika, może być liczba dwójkową (dzielnik dwójkowy) lub dziesiętną (dzielnik dziesiętny). Dzielnik programowany może być zbudowany z licznika z wpisywaniem równoległym asynchronicznym lub synchronicznym, zaopatrzonego w sprzężenie zwrotne bądź z rejestru liczącego.

$$\bar{P} = 15 - P$$




Dzielnik z licznika z wpisywaniem równoległym asynchronicznym.

Na wejście równoległe podaje się uzupełnienie jedynkowe współczynnika podziału P.




Wykres czasowy dla P = 9

Przykład dzielnika programowalnego zbudowanego z przerzutników D (na wejście podaje się binarnie pojemność P.





Dzielnik częstotliwości zbudowany na bazie licznika synchronicznego z wpisywaniem synchronicznym. W chwili pojawienia się sygnału przeniesienia Y (11...11), nastepuje przełączenie licznika na wpisywanie równoległe.

Wpisanie odbywa się po podaniu kolejnego impulsu zegarowego, dlatego na wejście równoległe licznika trzeba podac uzupełnienie dwójkowe liczby P, w przypadku licznika 4-bitowego 16 – P.




Łączenie modułów dzielnika z licznikiem synchronicznym






PODZIELNIKI CZĘSTOTLIWOŚCI

Podzielnik (licznik programowalny) układ służący do dzielenia częstotliwości wejściowej przez nastawny współczynnik, na ogół nie będący liczbą całkowitą. Podzielnik składa się z licznika i układu bramkującego na którego wejście jest podawana równolegle liczba K. Impulsy wyjściowe podzielnika powinny być rozłożone w miarę równomiernie




Zasada pracy podzielnika dwójkowego. Liczba impulsów na wyjściu Y jest równa $4K_2 + 2K_1 + K_0$. Najstarszy bit kodu bramkowego K_2 jest podany na bramkę połączoną z najmłodszym item licznika i odwrotnie.



W układzie poprzednim liczba wejść elementu bramkującego rośnie liniowo z liczbą bitów.

Układ "oszczędniejszy":



W podzielniku dziesiętnym współczynnik podziału K jest ustawiany przez podanie na wejście bramkujące sygnałów odpowiadających liczbie dziesiętne kodowanej dwójkowo.


Podzielniki dziesiętne zwykle budowane są z dekad (liczików modlo 10 i odpowiednich układów brakujących).

Pożądane jest aby kod brakowy był kodem 8421 (NKB), natomiast kod w jakim liczy licznik jest dowolny.


Przykład: dekada podzielnika dziesiętnego (licznik synchroniczny z przeniesieniem szeregowym liczacy w kodzie 5421 i układ bramkujący, umożliwiający ustawianie współczynnika K w kodzie 8421)

$$K = K_8 K_4 K_2 K_1 = 9 \dots 0$$

$$f_{wy} = \frac{K}{10} f_{we}$$



Schemat dekady podzielnika dziesiętnego





KOMPARATORY CYFROWE


Komparatory szeregowe.

Porównywane liczby są zwykle podawane z rejestrów przesuwnych.


Porównywanie może rozpoczynać się od najmłodszych bitów (wynik ustala się po podaniu wszystkich bitów),







Porównywanie od najstarszych bitów daje wynik natychmiast po stwierdzeniu, która z liczb jest większa.




Komparatory kaskadowe.

Podobnie jak sumatory są układami iteracyjnymi, składajacymi się z komparatorów jednobitowych, porównujących ze sobą kolejne cyfry A_i B_i W ogólnym przypadku każdy komparator jednobitowy wytwarza trzy przeniesienia:

 K_{i+1} – wskazujące, że A > B,

 L_{i+1} – wskazujące, że A < B,

 M_{i+1} – wskazujące, że A = B.




$$K_{i+1} = A_i \, \overline{B}_i + (A_i + \overline{B}_i) \, K_i$$

$$L_{i+1} = \overline{A}_i \, B_i + (\overline{A}_i + B_i) \, L_i$$

$$M_{i+1} = (A_i \, B_i + \overline{A}_i \, \overline{B}_i) \, M_i$$

Jedno z przeniesień jest zbędne, zwykle usuwa się M_i . Wyjściami komparatora są wtedy sygnały przeniesienia z najstarszego bitu K_n , L_n natomiast:

$$M_n = \overline{K_n} \cdot \overline{L_n}$$




Realizacja komparatora kaskadowego

Komparatory kaskadowo – równoległe


Istnieje tylko jedno przeniesienie (np. K_i), natomiast sygnał M wskazujący na równość porównywanych liczb jest tworzony równolegle (wszystkie bity są badane jednocześnie)


$$M = \left(A_{n-1} \cdot B_{n-1} + \overline{A_{n-1}} \cdot \overline{B_{n-1}}\right) ... \left(A_i \cdot B_i + \overline{A_i} \cdot \overline{B_i}\right) ... \left(A_0 \cdot B_0 + \overline{A_0} \cdot \overline{B_0}\right) =$$

$$= \left(A_{n-1} + \overline{B_{n-1}}\right) \cdot \left(\overline{A_{n-1}} + B_{n-1}\right) ... \left(A_i + \overline{B_i}\right) \cdot \left(\overline{A_i} + B_i\right) ... \left(A_0 + \overline{B_0}\right) \cdot \left(\overline{A_0} + B_0\right)$$




Komparator równoległy.





Rys. 3.157. Komparator równoległy 1485: a) schemat; b) symbol



Rys. 3.158. Kaskadowe łączenie modułów komparatora