Równania sumatora jednobitowego:

$$y_i = a_i \oplus b_i \oplus c$$

$$c_{i+1} = a_i b_i + a_i c_i + b_i c_i$$

Sumatory są stosowane w arytmometrach (układach wykonawczych procesora sygnałowego, mikrokontrolera) do budowy układów mnożących lub kryptograficznych.


Główną wadą sumatorów równoległych z przeniesieniem szeregowym są opóźnienia związane z generowaniem przeniesień w przypadku większej liczby sumowanych bitów. Istnieją specjalne konstrukcje sumatorów równoległych umożliwiające przyspieszenie dodawania. Do najczęściej obecnie wykorzystywanych należy sumator z przeniesieniami jednoczesnymi (równoległymi – ang. *Carry-Lookahead Adder*).

Sumator z przeniesieniami równoległymi (Carry Lookahead Adder).

W sumatorze takim wszystkie przeniesienia są wytwarzane jednocześnie, na podstawie wartości bitów sumowanych składników i przeniesienia początkowego. Związane jest to z faktem, że sygnał przeniesienia jest generowany w dwóch przypadkach: (1) gdy obydwa bity a<sub>i</sub> i b<sub>i</sub> są równe 1, lub (2) gdy jeden z dwóch bitów jest równy 1 i przeniesienie jest równe. Można to zapisać jak niżej:

$$\mathbf{c}_{i+1} = \mathbf{a}_i \cdot \mathbf{b}_i + \mathbf{a}_i \oplus \mathbf{b}_i \mathbf{c}_i,$$
$$\mathbf{s}_i = \mathbf{a}_i \oplus \mathbf{b}_i \mathbf{c}_i$$

Obydwa powyższe równania mogą być wyrażone przy pomocy parametrów P<sub>i</sub> i G<sub>i,</sub> tak jak przedstawiono na rys. 23:



Rys. 23. Schemat sumatora pełnego z wykorzystaniem P<sub>i</sub> i G<sub>i</sub>.

Przeniesienie i suma mogą być zapisane jak niżej:

$$\boldsymbol{c}_{i+1} = \boldsymbol{G}_i + \boldsymbol{P}_i \cdot \boldsymbol{c}_i,$$

$$s_i = P_i \oplus c_i$$

Gdzie:

$$G_i = a_i \cdot b_i$$

$$P_i = a_i \oplus b_i$$

G<sub>i</sub> i P<sub>i</sub> są nazywane przeniesieniami równoległymi (carry generate i carry propagate). Przeniesienia są funkcjami zmiennych wejściowych, przez co opóźnienia generowane w układzie sumatora są mniejsze niż w przypadku układów z przeniesieniem szeregowym. Układ nie musi "czekać" na ustalenie się przeniesień z poprzednich pozycji aby wygenerować sygnał przeniesienia na pozycji bieżącej. Zastosujmy powyższe równania do sumatora czterobitowego:


Podstawiamy i = 0, 1, 2, 3 do równania  $c_{i+1} = G_i + P_i \cdot c_i$ , otrzymujemy:

$$\mathbf{c}_1 = \mathbf{G}_0 + \mathbf{P}_0 \cdot \mathbf{c}_0$$
 ,

$$\mathbf{C}_{2} = \mathbf{G}_{\!_{1}} + \mathbf{P}_{\!_{1}} \cdot \mathbf{G}_{\!_{0}} + \mathbf{P}_{\!_{1}} \cdot \mathbf{P}_{\!_{0}} \cdot \mathbf{C}_{\!_{0}}$$
 ,

$$c_3 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0$$

$$c_4 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_0.$$



Rys. 24. Schemat 4-bitowego sumatora carry lookahead.

Na rysunku 24 pokazano, że sumator 4-bitowy składa się z bramek wytwarzających przeniesienia P<sub>i</sub> I G<sub>i</sub> oraz bloku logicznego generującego sygnały przeniesień na podstawie powyższych równań. Sumatory równoległe z przeniesieniami równoległymi są szybkie, ale ich wadą jest znaczne skomplikowanie bloku logicznego. Układy takie są kosztowne i trudne w realizacji, gdyż wszystkie sygnały wejściowe i generowane w trakcie dodawania muszą być podawane na wejścia wielu bramek, a bramki te z kolei mają wraz ze wzrostem liczby bitów coraz więcej wejść.

Rozwiązaniem problemu układów równoległych z przeniesieniami równoległymi są sumatory blokowe szeregowo-równoległe (ang. Ripple-Block Carry-Lookahead Adder). Układ taki składa się z kilku lub kilkunastu bloków, z których każdy jest niezależnym sumatorem typu Carry – Lookahead (najczęściej 4-bitowym).