实验二 寄存器堆与队列

zjx@ustc.edu.cn 2020.4.29

实验目标

- · 掌握寄存器堆(Register File)和存储器的功能 、时序及其应用
- 熟练掌握数据通路和控制器的设计和描述方法

实验内容


1. 寄存器堆 (Register File)

• clk: 时钟

• ra0, rd0: 异步读端口0

• ra1, rd1: 异步读端口1

• wa, wd, we: 同步写端口



2. RAM存储器

• clk: 时钟


• en: 总使能

• we: 写使能

• addr: 读/写地址


• din: 输入数据

• dou: 输出数据



实验内容 (续)

- 3. FIFO队列:利用例化的存储器IP(16 x 8位块式的单端口RAM)和适当逻辑实现最大长度为16的FIFO队列
 - en in, en out: 入/出队列使能,一次有效仅允许操作一个数据
 - din, dout: 入/出队列数据
 - count: 队列中有效数据个数
 - clk, rst: 时钟, 复位



reg_file 端口定义

```
module register_file

#(parameter WIDTH = 32)

(clk,
input [4:0] ra0,
output [WIDTH-1:0] rd0,
input [4:0] ra1,
output [WIDTH-1:0] rd1,
input [4:0] wa,
input [4:0] wa,
input [4:0] wa,
input [WIDTH-1:0] wd
);

//32 x WIDTH
//数据宽度
//时钟(上升
//读端口 0 地
//读端口 1 地
//读端口 1 地
//读端口 1 数
//写端口地址
//写端口地址
//写读能,高
input [WIDTH-1:0] wd
);
```

//32 x WIDTH 寄存器堆 //数据宽度 //时钟(上升沿有效) ra0 //读端口 0 地址 ra1 rd0 //读端口0数据 wa RF wd //读端口1地址 rd1 we //读端口1数据 clk //写端口地址 //写使能, 高电平有效

单端口RAM行为方式描述


```
reg [ ] addr reg;
                                           addr —
reg [ ] mem[ ];
                                             din _
//初始化 RAM 的内容
                                                    RAM
                                                              dout
initial
                                             en
                                            clk -
   $readmemh("初始化数据文件名", mem);
assign dout = mem[addr reg];
always@(posedge clk) begin
  if(en) begin
    addr reg <= addr;
    if(we)
      mem[addr] \le din;
  end
end
```

Vivado例化存储器IP


- · 两种IP类型:分布式(Distributed)、块式(Block)存储器
- 定制化方式: ROM/RAM、单端口/简单双端口/真正双端口等
- · 利用COE文件初始化存储器内容,例如

```
memory_initialization_radix = 16;
memory_initialization_vector =
23f4, 0721, 11ff, ABe1, 0001, 1, 0A, 0;
```

器 IP




11式存储 器 IP



IP

memory cor	fig Port confi	RST & Initialization
as a Memory		
COE Options Default Dat		Radix : 16 *
Reset Option		Reset QDPO
	nous Reset QSPO	Synchronous Reset QDPO
⊕ CE O	verrides Sync Co	ntrols Osync Controls Overrides CE



块式存 **IP**

Write Width	16	Range: 1 to 4608 (bits)				
Read Width	16	*				
Write Depth	32 Range: 2 to 9011200					
Read Depth	32					
Post A Ontion	and Outsout Dame					
	nal Output Regi					
Primitiv		ster Core Output Register				
Primitiv SoftECC Port A Output	es Output Regi	ster Core Output Register REGCEA Pin				

块式 **IP**

memory .	nitializatio	on			
Loa	d Init File				
Coe Fil	e no_coe_fil	e_loaded		Browse	Edit
Fil	l Remaining	Memory Locat	ions		
Remaini	ng Memory Lo	cations (Hex	0 (:		1
	1 (2 1 2 2 2		110		
	al/UniSim Si				
	the type of ite or write	The same of the sa	Company of the Compan	The state of the s	ed when a
	on Warnings	A11	-		

FIFO端口定义


```
module fifo
                  //时钟(上升沿有效)、异步复位(高电平有效)
   (input clk, rst,
                  //入队列数据
   input [7:0] din,
                  //入队列使能, 高电平有效
   input en in,
   input en out, //出队列使能, 高电平有效
   output [7:0] dout, //出队列数据
   output [4:0] count //队列数据计数
                                     din -
                                    en in -
  );
                                                    dout
                                  en out -
                                      rst -
                                                    count
                                     clk
```

示例: 取边沿电路

```
//output logic
assign p = (state = S1);
                                                              EDG
//state logic
                                                    clk
always @(posedge clk, posedge rst)
 if (rst) state <= S0;
 else state <= next state;
                                          clk
//next state logic
always @* begin
 next state = state;
                                          p
 case (state)
  S0: if (y) next state = S1;
                                          rst
                                               SO
  default: next state = S0;
 endcase
end
```

实验步骤

- 1. 行为方式描述参数化寄存器堆,功能仿真
- 2. IP例化分布式和块式16 x 8位单端口RAM,功能仿真和对比
- 3. 设计FIFO队列电路的数据通路和控制器,结构化方式描述数据通路,两段式FSM描述控制器,功能仿真
- 4. FIFO队列电路下载至FPGA中测试



实验检查

- · 检查寄存器堆和RAM的功能仿真;
- · 检查FIFO队列电路的功能仿真;
- · 检查FIFO队列电路下载到FPGA后的运行功能

思考题

如何利用寄存器堆和适当电路设计实现可变个数的数据排序电路?

The End