实验六 综合设计

zjx@ustc.edu.cn 2020.6.17

2020-6-17

2020春_计算机组成原理实验_CS-USTC

实验目标

- 理解计算机系统的组成结构和工作原理
- 理解计算机总线和接口的结构和功能
- 掌握软硬件综合系统的设计和调试方法

2020-6-17


2020春_计算机组成原理实验_CS-USTC

实验内容


- 利用CPU、存储器和外设,完成一个简单的计算机及其 应用设计
 - CPU: Lab3-5设计的,或者改进设计的(例如,增加指令、中断处理等)
 - 外设:例如,拨动/按钮开关、指示灯、数码管、定时/计数器、键盘、鼠标、VGA显示、串口通信等
 - 应用:例如,计算斐波拉契序列、最大/小值、排序、流水灯、 画图、串口通信等

2020-6-17

2020春_计算机组成原理实验_CS-USTC



控制总线包含读、写、中断请求、DMA请求、DMA响应信号等。 I/O端口编址方式:统一编址(存储器映像)、独立编址(I/O映像)。



10 接口是主机与外设进行信息交换的纽带。主机通过I/0 接口与外部设备进行数据交换。

I/O端口: CPU可直接访问的接口中的寄存器

根据用途, I/O端口(Port)可分为

数据寄存器:数据输入或输出寄存器,暂存待输入或输出的数据

状态寄存器: 保存外设当前的状态


控制寄存器: 存放控制命令, 如设


置接口和外设的工作方式和工作参 数


为了区分和访问端口,需要对端口进行编号,称为端口地址(或端口号)

端口的编址方式: 统一编址和独 立编址

地址译码:选择要访问的端口 控制逻辑:操作时序控制







DIR: 数据输入寄存器, 保存来自外设(拨动开关)的输入数据

DOR: 数据输出寄存器, 保存来自CPU的输出数据

CR: 控制寄存器, 1位, req, 请求输入

SR: 状态寄存器, 1位, ack, =1表示DIR中的数据有效

实验步骤

- 1. 设计实现总线控制器和I/O接口,并进行功能仿真
- 2. 设计实现应用汇编程序,将汇编程序的机器代码存入 存储器,并进行功能仿真
- 3. 将完整系统下载至FPGA中测试

2020-6-17

2020春_计算机组成原理实验_CS-USTC

实验检查

- · 检查I/O接口的功能仿真
- · 检查完整系统下载至FPGA后的运行功能

2020-6-17

2020春_计算机组成原理实验_CS-USTC

