
Architektura ARM

Přehled architektur ARM



Velikosti dat a instrukční soubor

ARM je 32-bitová architektura

Von-Neumannova architektura (společná paměťová oblast pro program i data)

Velikosti datových objektů:

```
Byte ... 8 bitů
Halfword ... 16 bitů (2 byty)
Word ... 32 bitů (4 byty)
```

Implementována jedna ze dvou nebo obě instrukční sady

32-bitová ARM instrukční sada 16-bit Thumb (redukovaná) instrukční sada

Jazelle jádra navíc umí přímo spustit Java bytecode (Android std. Aplikace,...)

Operační režimy


ARM podporuje sedm operačních režimů

- User : neprivilegovaný režim, běh standardních uživatelských úloh
- FIQ: Fast Interrupt nastaven při vstupu do obsluhy rychlého přerušení (nejvyšší priorita, externí vstup)
- IRQ : Interrupt nastaven při vstupu do obsluhy standardního přerušení externí události, události interních periferií...
- Supervisor : výchozí stav RESET a po provedení instrukce Software Interrupt
- Abort : obsluha chyby přístupu do paměti (mimo mapovanou paměť, adresa nesoudělná s délkou slova...)
- Undef : obsluha chyby při výskytu nedefinované instrukce
- System : privilegovaný režim, používá stejné registry jako režim User


Soubor registrů ARM

Viditelné registry

Abort Mode



Skryté registry



Přehled organizace registrů

User	FIQ	IRQ	SVC	Undef	Abort	
r0 r1 r2 r3 r4	User mode r0-r7, r15,	User	User	User	User	
r5 r6 r7	and cpsr	mode r0-r12, r15, and	mode r0-r12, r15, and	mode r0-r12, r15, and	mode r0-r12, r15, and	Thumb state Low registers
r8 r9 r10 r11	r8 r9 r10 r11	cpsr	cpsr	cpsr	cpsr	Thumb state High registers
r12 r13 (sp) r14 (lr) r15 (pc)	r12 r13 (sp) r14 (lr)	r13 (sp) r14 (lr)	r13 (sp) r14 (lr)	r13 (sp) r14 (lr)	r13 (sp) r14 (lr)	
cpsr	spsr	spsr	spsr	spsr	spsr	

Pozn.: Režim System používá registrovou sadu jako režim User

Vlastnosti registrů

ARM obsahuje 37 registrů s šířkou slova 32 bitů

- 1 program counter
- 1 current program status register
- 5 saved program status registers
- 30 registrů pro obecné použití


Dostupnost registrů závisí na operačním módu V každém režimu jsou dostupné registry

- společná sada r0-r12 (kromě FIQ, tam jsou vlastní r8-r12)
- individuální r13 (stack pointer, sp) a r14 (link register, lr, návratová adresa)
- program counter, r15 (pc)
- current program status register, cpsr

Privilegované režimy (kromě System) mají přístupný

individuální spsr (saved program status register)

Program Status Registers



Condition code flags

- N = Negative result from ALU
- Z = Zero result from ALU
- C = ALU operation Carried out
- V = ALU operation oVerflowed

Sticky Overflow flag - Q flag

- Architecture 5TE/J only
- Indicates if saturation has occurred

J bit

- Architecture 5TEJ only
- J = 1: Processor in Jazelle state

Interrupt Disable bits.

- I = 1: Disables the IRQ.
- F = 1: Disables the FIQ.

T Bit

- Architecture xT only
- T = 0: Processor in ARM state
- T = 1: Processor in Thumb state

Mode bits

Specify the processor mode

Program Counter (r15)

Při provádění instrukcí ARM:

- Šířka všech instrukcí je 32 bitů
- Všechny instrukce musí začínat na adrese dělitelné čtyřmi
- V důsledku toho je hodnota pc uložena v bitech [31:2] a bity [1:0] mají nedefinovaný obsah

Při provádění instrukcí Thumb:

- Šířka všech instrukcí je 16 bitů, (některé jsou rozděleny na více slov 16 bitů)
- Všechny instrukce musí začínat na adrese dělitelné dvěma
- V důsledku toho je hodnota pc uložena v bitech [31:1] a bity [0:0] mají nedefinovaný obsah

Zpracování výjimek


Při výskytu výjimky je automaticky provedeno:

- Zkopírování CPSR do SPSR_<mode>
- Nastavení bitů v CPSR
 - Nastavení ARM stavu
 - Změna režimu
 - Zákaz přerušení
- Uložení návratové adresy do LR <mode>
- Nastavení PC na addresu vektoru

Při návratu z obsluhy musí být provedeno:

- Obnova CPSR ze SPSR_<mode>
- Obnova PC z LR_<mode>

Toto smí být provedeno pouze v ARM stavu



Instrukční sada

Provedení všech ARM instrukcí může být podmíněno postfixem, který vyjadřuje kombinaci stavových bitů (CPSR)

Snižuje počet instrukcí a zejména skoků (rychlost)

```
CMP r3,#0

BEQ skip

ADD r0,r1,r2

skip:
```

Defaultně nejsou ovlivňovány stavové bity, toto musí být explicitně vynuceno postfixem "S". (kromě instrukce CMP)

```
loop
...
SUBS r1,r1,#1
BNE loop

r1 = r1 - 1, nastaví příznaky

když je Z nulový pak skoč
```

Condition Codes

Seznam možných podmínek:

AL je defaultní a nemusí být uvedena

Suffix	Description	Flags tested
EQ	Equal	Z=1
NE	Not equal	Z=0
CS/HS	Unsigned higher or same	C=1
CC/LO	Unsigned lower	C=0
MI	Minus	N=1
PL	Positive or Zero	N=0
VS	Overflow	V=1
VC	No overflow	V=0
HI	Unsigned higher	C=1 & Z=0
LS	Unsigned lower or same	C=0 or Z=1
GE	Greater or equal	N=V
LT	Less than	N!=V
GT	Greater than	Z=0 & N=V
LE	Less than or equal	Z=1 or N=!V
AL	Always	

Příklady podmíněných instrukcí

Použití sekvence stejně podmíněných instrukcí

```
if (a==0) func(1);
    CMP     r0,#0
    MOVEQ     r0,#1
    BLEQ     func
```

Použití sekvence různě podmíněných instrukcí

```
if (a==0) x=0;
if (a>0) x=1;
    CMP     r0,#0
    MOVEQ     r1,#0
    MOVGT     r1,#1
```

Použití podmíněné instrukce CMP

```
if (a==4 || a==10) x=0;
    CMP      r0,#4
    CMPNE      r0,#10
    MOVEQ     r1,#0
```

Instrukce skoku

Branch: B{<cond>} label

Branch with Link: BL{<cond>} subroutine_label



Procesorové jádro posune pole offset o 2 bity vlevo, provede znaménkové rozšíření na 32 bitů a přičte k PC

Rozsah ± 32 Mbyte

Jak provést delší skok?

Instrukce pro operace s daty

Přehled:

Aritmetické: ADD ADC SUB SBC RSB RSC

Logické: AND ORR EOR BIC

Porovnání: CMP CMN TST TEQ

Přesun: MOV MVN

Instrukce pracují pouze s registry, NE s pamětí

Syntaxe:


```
<Operation>{<cond>}{S} Rd, Rn, Operand2
```

- Instrukce porovnání pouze nastaví příznakové bity nobsahují Rd
- Instrukce pro přesun neobsahují Rn

Druhý operand je pro ALU předzpracován jednotkou barrel shifter.

Barrel Shifter

LSL: Logical Left Shift



LSR: Logical Shift Right



Dělení mocninou 2

ASR: Arithmetic Right Shift



Division by a power of 2, preserving the sign bit

ROR: Rotate Right




Bitová rotace s přenosem z LSB do MSB

RRX: Rotate Right Extended



Bitová rotace přes CF

Použití Barrel Shifter: (druhý operand)




Přímé konstanty (1)

ARM instrukce nemůže obsahovat 32 bitovou konstantu

Všechny ARM instrukce jsou dlouhé 32 bitů


Instrukce po datové operace mají k dispozici 12 bitů pro druhý operand



4 bit rotate value (0-15) is multiplied by two to give range 0-30 in steps of 2 Rule to remember is "8-bits shifted by an even number of bit positions".

Přímé konstanty (2)

Examples:



Assembler převede zápis konstant na použití rotací konstanty:

Bitový doplněk může být zapsán s použitím instrukce MVN:

Hodnoty, které nemohou být takto převedeny způsobí chybové hlášení překladače

32-bitové konstanty

Pro obecné použití konstant s vyššími hodnotami je v assembleru zavedena pseudo-instrukce:

■ LDR rd, =const

Která zajistí:

Použití MOV or MVN pokud je to možné.

nebo

 Generování LDR instrukce s adresou relativní k PC, načte hodnotu přímo ze 32b slova z paměti

Příklady:

```
LDR r0,=0xFF => MOV r0,#0xFF
LDR r0,=0x55555555 => LDR r0,[PC,#Imm12]
...
DCD 0x55555555
```

Násobení

Syntaxe:

- MUL{<cond>}{S} Rd, Rm, Rs
- MLA{<cond>}{S} Rd,Rm,Rs,Rn
- [U|S]MULL{<cond>}{S} RdLo, RdHi, Rm, Rs
- [U|S]MLAL{<cond>}{S} RdLo, RdHi, Rm, Rs

Rd = Rm * Rs

Rd = (Rm * Rs) + Rn

RdHi,RdLo := Rm*Rs

RdHi,RdLo := (Rm*Rs)+RdHi,RdLo

Čas instrukce

- Základní instrukce MUL
 - 2-5 cyklů v ARM7TDMI
 - 1-3 cykly v StrongARM/XScale
 - 2 cykly v ARM9E/ARM102xE
- +1 cykl pro ARM9TDMI (oproti ARM7TDMI)
- +1 cykl pro součet
- +1 cykl pro verzi "long"

Přesun dat Registr <> Paměť

LDR STR Word

LDRB STRB Byte

LDRH STRH Halfword

LDRSB Signed byte load

LDRSH Signed halfword load

Paměť musí podporovat všechny šířky slov

Syntax:

- LDR{<cond>}{<size>} Rd, <address>
- STR{<cond>}{<size>} Rd, <address>

e.g. LDREQB

Adresování

Adresa pro instrukci LDR/STR je zapsána jako bázový registr plus offset

Pro přístup WORD a neznaménkový BYTE

Přímá hodnota 12 bitů (tzn. 0 - 4095 bytů).
 LDR r0, [r1,#8]

Registr bitově posunutý o přímo zadanou hodnotu

```
LDR r0, [r1,r2]
LDR r0, [r1,r2,LSL#2]
```

Hodnota může být přičtena nebo odečtena s bázovým registrem:


```
LDR r0,[r1,#-8]
LDR r0,[r1,-r2]
LDR r0,[r1,-r2,LSL#2]
```

Pro halfword a znaménkový halfword / byte, může být offset:

- Přímá neznaménková osmibitová hodnota (tzn. 0-255 bytů).
- Registr (bez możnosti bitového posunu).

Možnost pre nebo post modifikace registru

Pre or Post Indexed Addressing?




LDM / STM operace

Syntaxe:


<LDM | STM>{<cond>}<addressing_mode> Rb{!}, <register list>

4 adresní módy:

LDMIA / STMIAincrement poLDMIB / STMIBincrement předLDMDA / STMDAdecrement poLDMDB / STMDBdecrement před



Software Interrupt (SWI)




Softwarové vyvolání výjimky (přerušení), jediná SW možnost přechodu do privilegovaného módu

Lze specifikovat 24-bitovou hodnotu, která může být použita obslužnou rutinou

Syntax:

SWI{<cond>} <SWI number>

Instrukce pro přesun PSR



MRS a MSR přesouvá obsah CPSR / SPSR do nebo z obecného registru

Syntaxe:

- MRS { < cond > } Rd , < psr > ; Rd = < psr >
- MSR{<cond>} <psr[fields]>,Rm ; <psr[fields]> = Rm

kde

- <psr> = CPSR or SPSR
- [_fields] = libovolná kombinace `fsxc'

Možnost použití přímé konstanty

MSR{<cond>} <psr_fields>,#Immediate

V režimu User mohou být všechny bity CPSR čteny ale zápis je možný pouze u podmínkových bitů (f)


ARM skoky a podprogramy

B < label>

Relativně k PC, rozsah ±32 MB

BL <subroutine>

- Uloží návratovou adresu do LR
- Návrat se provede obnovením PC z LR
- LR musí být většinou ukládán na zásobník programem




Thumb

Thumb je 16-ti bitová instrukční sada

- Optimalizována pro výstup překladače C (~65% velikosti ARM kódu)
- Zlepšuje využitelnost menší kapacity paměti
- Instrukce jsou interně převáděny na instrukce ARM a takto vykonávány
- Přepínání mezi ARM a Thumb módem se provede instrukcí BX

ADDS r2,r2,#1

32-bit ARM Instruction




16-bit Thumb Instruction


Většina instrukcí generovaných překladačem:

- Nepoužívá podmíněné instrukce
- Stejný cílový registr s operandem
- Používá pouze spodní množinu registrů
- Konstanty mají omezenou velikost
- Inline barrel shifter není použit

Struktura procesoru (MCU)



AMBA



AMBA

 Advanced Microcontroller Bus Architecture

ADK

Complete AMBA Design Kit


ACT

AMBA Compliance Testbench


PrimeCell

ARM's AMBA compliant peripherals

Blokové schéma AT91SAM9260



Blokové schéma jádra ARM926



Vlastnosti AT91SAM9260

Incorporates the ARM926EJ-S™ ARM® Thumb® Processor

- DSP Instruction Extensions, ARM Jazelle® Technology for Java® Acceleration
- 8-KByte Data Cache, 8-KByte Instruction Cache, Write Buffer
- 200 MIPS at 180 MHz
- Memory Management Unit
- EmbeddedICE™, Debug Communication Channel Support

Additional Embedded Memories

- One 32 KByte Internal ROM, Single-cycle Access At Maximum Matrix Speed
- Two 4 KByte Internal SRAM, Single-cycle Access At Maximum Matrix Speed

External Bus Interface (EBI)

Supports SDRAM, Static Memory, ECC-enabled NAND Flash and CompactFlash®

USB 2.0 Full Speed (12 Mbits per second) Device Port

USB 2.0 Full Speed (12 Mbits per second) Host Single Port (1 or 2)

Vlastnosti AT91SAM9260

Ethernet MAC 10/100 Base T

- Media Independent Interface or Reduced Media Independent Interface
- 28-byte FIFOs and Dedicated DMA Channels for Receive and Transmit

Image Sensor Interface

Bus Matrix

- Six 32-bit-layer Matrix
- Boot Mode Select Option, Remap Command

Fully-featured System Controller, including

- Reset Controller, Shutdown Controller
- Four 32-bit Battery Backup Registers for a Total of 16 Bytes
- Clock Generator and Power Management Controller
- Advanced Interrupt Controller and Debug Unit
- Periodic Interval Timer, Watchdog Timer and Real-time Timer