

Sprawozdanie z pracowni specjalistycznej

Systemy wbudowane

Tytuł: *Zapoznanie się z CAD Quartus i płytą prototypową DE1-SoC*

Wykonujący: *Monika Słowikowska, Filip Rutkowski*

Numer grupy PS: 9

Numer zespołu: 6

Numer pracy laboratoryjnej: 1

Studia dzienne

Kierunek: Informatyka

Semestr: VI

Prowadzący ćwiczenie: prof. dr hab. inż. Salaouyou Valery


1. Zadanie 1

Zaimplementuj projekt jednobitowego sumatora przy pomocy operatorów assign.


Kod w języku Verilog:

```
module adder_1bit_assign (input cin, a, b,
                        output s, cout);
    assign s = a ^ b ^ cin;
    assign cout = a & b | (a ^ b) & cin;
endmodule
```

Wyniki syntezy:



Wyniki symulacji funkcjonalnej:




2. Zadanie 2

Zaimplementuj projekt jednobitowego sumatora za pomocą prymitywów języka Verilog.


Kod w języku Verilog:

```
1 module adder_bit_1_primitives (input cin, a, b,  
2                               output s, cout);  
3  
4     wire x, y, z;  
5  
6     and (x,a,b);  
7     xor (y,a,b);  
8     and (z,y,cin);  
9     or (cout,x,z);  
10    xor (s,y,cin);  
11  
12 endmodule
```

Wyniki syntezy:



Wyniki symulacji funkcjonalnej:



pomocą 01


3. Zadanie 3

Zaimplementuj projekt jednobitowego sumatora za pomocą operacji arytmetycznej "+".


Kod w języku Verilog:

```
module adder_1bit_plus (input cin, a, b,  
    output s, cout);  
    assign {cout,s} = cin + a + b;  
endmodule
```

Wyniki syntezy:



Wyniki symulacji funkcjonalnej:



4. Zadanie 4

Zaimplementuj 4-bitowy iteracyjny sumator z przeniesieniami (ripple carry) z następującymi pinami:

Wyprowadzenia	Piny
A[3:0]	SW[3:0]
B[3:0]	SW[7:4]
<u>cin</u>	SW[9]
S[3:0]	LEDR[3:0]
<u>cout</u>	LEDR[9]

Kod w języku Verilog:

```
module adder_4_bit_on_board
    input [9:0] SW,
    output [9:0] LEDR;

    adder_4_bit ex0(SW[3:0], SW[7:4], SW[9], LEDR[3:0], LEDR[9]);

endmodule

module adder_4_bit (
    input [3:0] A,B,
    input cin,
    output [3:0] S,
    output cout);

    wire c[2:0];
    adder_1_bit ex0(cin,A[0],B[0],S[0],c[0]);
    adder_1_bit ex1(c[0],A[1],B[1],S[1],c[1]);
    adder_1_bit ex2(c[1],A[2],B[2],S[2],c[2]);
    adder_1_bit ex3(c[2],A[3],B[3],S[3],cout);


endmodule

module adder_1_bit (input cin, a, b,
                    output s, cout);


    assign s = a ^ b ^ cin;
    assign cout = a & b | (a ^ b) & cin;

endmodule
```

Wyniki syntezy:



Wyniki symulacji funkcjonalnej:



Wnioski

Wykonanie wszystkich zadań nie sprawiło większych problemów. W zadaniu czwartym symulację funkcjonalną przeprowadziliśmy przed przypisaniem wyprowadzeń sumatora 4 bitowego do pinów płyty DE1_SoC.