

Wydział Informatyki Politechniki Białostockiej

Systemy wbudowane

Tytuł: Przełączniki SW[9:0], przyciski KEY[3:0], Diody LEDR[9:0] i
multipleksery (cz. 1)

Wykonujący: Łukasz Modzelewski, Mariusz Rostkowski

PS 1

Zespół 4

Praca laboratoryjna 2

Studia dzienne

Informatyka

Semestr VI

Prowadzący: prof. dr hab. inż. Valery Salaouyou

Data: 10.03.2022

Zadanie 1


Stwórz i zaimplementuj na płycie projekt SW_to_LED na płycie, który łączy przetworniki i diody LED.

Kod w Verilog


```
module SW_to_LED(
    input  [9:0] SW,
    output [9:0] LEDR);

    assign LEDR = SW;
endmodule
```


Wyniki syntezy



Wyniki symulacji funkcjonalnej



Działanie na płycie




Zadanie 2

Utwórz i zrealizuj projekt KEY_to_LEDR na płycie, który łączy przyciski płyty z diodami LED.


Kod w Verilog

```
module KEY_to_LEDR(  
    input [3:0] KEY,  
    output [3:0] LEDR);  
  
    assign LEDR = KEY;  
  
endmodule
```


Wyniki syntezy



Wyniki symulacji funkcjonalnej



Działanie na płycie



Zadanie 3


Utwórz i zrealizuj projekt mux_2_1_1_bit 1-bitowego multipleksera "2-1" (rys. 2) z następującymi przyporządkowaniami pinów:

Wyprowadzenia	Piny
x	SW0
y	SW1
s	KEY0
m	LED0


Kod w Verilog

```
module mux_2_1_1_bit_on_board(  
    input [1:0] SW,  
    input [0:0] KEY,  
    output [0:0] LEDR);  
  
    mux_2_1_1_bit(SW[0], SW[1], KEY[0], LEDR[0]);  
  
endmodule  
  
module mux_2_1_1_bit(  
    input x, y, s,  
    output m);  
  
    assign m = (~s & x) | (s & y);  
  
endmodule
```


Wyniki syntezy



Wyniki symulacji funkcjonalnej



Działanie na płycie



Zadanie 4


Utwórz i zaimplementuj projekt mux_2_1_4_bits multipleksera 2-1 o szerokości 4 bitów z następującymi przyporządkowaniami pinów:

Wyprowadzenia	Piny
X[3:0]	SW[3:0]
Y[3:0]	SW[7:4]
s	KEY0
M[3:0]	LEDR[3:0]


Kod w Verilog

```
module mux_2_1_4_bits_on_board(  
    input [7:0] SW,  
    input [0:0] KEY,  
    output [3:0] LEDR);  
  
    mux_2_1_4_bits mux4b(SW[3:0], SW[7:4], KEY[0], LEDR[3:0]);  
  
endmodule  
  
module mux_2_1_4_bits(  
    input [3:0] x, y,  
    input s,  
    output [3:0] m);  
  
    mux_2_1_1_bit mux0(x[0], y[0], s, m[0]);  
    mux_2_1_1_bit mux1(x[1], y[1], s, m[1]);  
    mux_2_1_1_bit mux2(x[2], y[2], s, m[2]);  
    mux_2_1_1_bit mux3(x[3], y[3], s, m[3]);  
  
endmodule  
  
module mux_2_1_1_bit(  
    input x, y, s,  
    output m);  
  
    assign m = (~s & x) | (s & y);  
  
endmodule
```



Wyniki syntezy



Wyniki symulacji funkcjonalnej



Działanie na płycie



Wnioski

Wszystkie zadania zostały zrealizowane.