

Sprawozdanie z pracowni specjalistycznej

Systemy wbudowane

Tytuł: *Przełączniki SW[9:0], przyciski KEY[3:0], Diody LEDR[9:0] i multipleksery*

Wykonujący: *Monika Słowikowska, Filip Rutkowski*

Numer grupy PS: 9

Numer zespołu: 6

Numer pracy laboratoryjnej: 2

Studia dzienne

Kierunek: Informatyka

Semestr: VI

Prowadzący ćwiczenie: prof. dr hab. inż. Salaouyou Valery


1. Zadanie 1

Stwórz i zaimplementuj na płycie projekt SW_to_LEDR na płycie, który łączy przełączniki i diody LED.


Kod w języku Verlog:

```
module part1 (SW, LEDR);  
    input [9:0] SW;  
    output [9:0] LEDR;  
    assign LEDR = SW;  
endmodule
```

Wyniki syntezy:



Wyniki symulacji:



Wnioski:

Używając prostego przypisania wejść/wyjść wprowadzeń projektu w języku Verilog a także załączając plik konfiguracyjny DE1_SoC.qsf do projektu udało nam się stworzyć układ, który łączy każdy przełącznik z odpowiednią diodą.

2. Zadanie 2

Utwórz i zrealizuj projekt KEY_to_LEDR na płycie, który łączy przyciski płyty z diodami LED.


Kod w języku Verlog:

```
module KEY_to_LEDR (  
    input [3:0] KEY,  
    output [3:0] LEDR);  
    assign LEDR = KEY;  
endmodule
```

Wyniki syntezy:



Wyniki symulacji:



Wnioski:

Podobnie jak w poprzednim zadaniu, dzięki załączeniu pliku konfiguracyjnego oraz przypisaniu wprowadzeń projektu, połączyliśmy diody z przyciskami na płycie.

3. Zadanie 3


Utwórz i zrealizuj projekt mux_2_1_1_bit 1-bitowego multipleksera "2-1" (rys. 2) z następującymi przyporządkowaniami pinów:

Wyprowadzenia	Piny
x	SW0
y	SW1
s	KEY0
m	LED0


Kod w języku Verlog:

```
module mux_2_1_1_bit(input x,y, input s, output m);  
    assign m = (~s & y) | (s & x);  
endmodule
```

Wyniki syntezy:



Wyniki symulacji:



Wnioski:

Jak pokazują powyższe wyniki symulacji, układ na wyjściu „m” wypuszcza sygnał „y” gdy „s” znajduje się w stanie niskim oraz przepuszcza sygnał „x” gdy „s” znajduje się w stanie wysokim.

4. Zadanie 4


Utwórz i zaimplementuj projekt mux_2_1_4_bits multipleksera 2-1 o szerokości 4 bitów z następującymi przyporządkowaniami pinów:

Wyprowadzenia	Piny
X[3:0]	SW[3:0]
Y[3:0]	SW[7:4]
s	KEY0
M[3:0]	LEDR[3:0]


Kod w języku Verlog:

```
module mux_2_1_4_bits (  
    input [8:0] SW,  
    input [0:0] KEY,  
    output [3:0] LEDR);  
  
    mux_2_1_1_bit ex1(SW[0], SW[4], KEY[0], LEDR[0]);  
    mux_2_1_1_bit ex2(SW[1], SW[5], KEY[0], LEDR[1]);  
    mux_2_1_1_bit ex3(SW[2], SW[6], KEY[0], LEDR[2]);  
    mux_2_1_1_bit ex4(SW[3], SW[7], KEY[0], LEDR[3]);  
endmodule  
  
module mux_2_1_1_bit(input x,y, input s, output m);  
    assign m = (~s & y) | (s & x);  
endmodule
```

Wyniki syntezy:



Wyniki symulacji:



Wnioski:

Dzięki wykorzystaniu modułu utworzonego w zadaniu poprzednim oraz dołączenie go do projektu, w prosty sposób utworzyliśmy nowy układ składający się z 4 multiplekserów 2×1 podłączonych do jednego wejścia sterującego.