

## Architektura navrženého obvodu (na úrovni RTL) Schéma obvodu



## Popis funkce

Obvod čeká na start\_bit, poté čeká 24 CLK, což počítá CNT1, a dostane se do prostředku prvního bitu a postupně CNT2 počítá 16 CLK a posunuje se v mid. bitech. Jednotlivé bity pomocí demultiplexoru vypisuje do registrů, z registru jdou data na DOUT. Za posledním bitem následuje stop\_bit. Platnost datového slova na portu DOUT je potvrzen DOUT\_VLD.





FSM je složen z 5 stavů:

WAIT\_START\_BIT WAIT FIRST BIT DATA RECIEVE WAIT\_STOP\_BIT VALID\_DATA

Moorovy výstupy:

RX EN CNT EN VLD

## Popis funkce

Ve stavu WAIT START BIT automat čeká na příchod start bitu (log 0), přechází do stavu WAIT FIRST BIT. Počká, dokud není v mid. bitu a přepne se to stavu DATA RECIEVE, kde čte data, jakmile automat přečte 8 bitů, dostane se do WAIT\_STOP\_BIT, kde počká 8 hodinových signálů a přejde do stavu VALID DATA, kdy je nastaven signál platnosti z něhož při dalším hodinovém signálu přechází do stavu WAIT\_START\_BIT

