特徴

- 高性能、低消費AVR® 8ビット マイクロ コントローラ
- 進化したRISC構造
 - ・強力な125命令(多くは1周期で実行)
 - 32個の1バイト長汎用レジスタ
 - ・完全なスタティック動作
 - ・16MHz時、16MIPSに達する高速動作

■ データ メモリと不揮発性プログラム メモリ

- ・ 実装自己書き換え可能な8/16/32Kバイト(4/8/16K語)フラッシュ メモリ内蔵
- ・512/512/1024バイトのEEPROM
- ・512/512/1024バイトの内蔵SRAM
- 書き換え回数: 10,000/フラッシュ, 100,000/EEPROM
- ・データ保持力: 20年/85℃, 100年/25℃
- ・個別施錠ビットを持つ任意のブート コード領域
 - ・リセット後にハート・ウェアで活性にされるチップ・内フ・ートプログラムによる実装書き換え
 - ・真の書き込み中の読み出し動作
- ・ソフトウェア保護用の設定可能な施錠機能

■ 転送完了割り込み付きUSB2.0全速(Full-speed)装置部

- USB仕様改訂2.0(Universal Serial Bus Specification REV 2.0)完全適合
- ・全速バス動作(12Mbps転送速度)用48MHz PLL
- ・ 完全に独立したエンド゙゙゙゙゙゙゚゚゚゚゚ イント メモリ割付用176 バイトUSB デュアル ポートRAM(DPRAM)
- ・8~64バイトまでの制御転送用エンドポイント0
- ・設定可能な4つのエント゛ポイント
 - ·入出力(IN/OUT)方向
 - ・大量(Bulk),割り込み(Interrupt),等時(Isochronous)転送
 - ・8から64小付までに設定可能なパケット容量
 - ・単一または二重に設定可能な緩衝部
- ・休止(Suspend:サスペント)/再開(Resume:リシューム)割り込み
- ・分離(Detach)なしUSBバス リセットでのマイクロ コントローラ リセット
- マイクロコントローラ要求でのUSBバス切断

■ 内蔵周辺機能

- ・独立した前置分周器、比較機能付き、1つの8ビット タイマ/カウンタ (2つの8ビットPWMチャネル)
- ・独立した前置分周器、比較、捕獲機能付き、1つの16ビット タイマ/カウンタ (3つの16ビットPWMチャネル)
- ・SPI主装置専用動作とハートウェア流れ制御(RTS/CTS)付きUSART
- ・主装置/従装置動作SPI直列インターフェース
- ・設定可能な専用発振器付きウォッチドッグタイマ
- ・アナログ比較器
- ・ピン変化での割り込みと起動復帰
- 内蔵デバッグ インターフェース (デバッグWIRE)

■ 特殊マイクロ コントローラ機能

- ・電源ONリセット回路と設定可能な低電圧検出器(BOD)
- ・校正可能な内蔵RC発振器
- ・外部及び内部の割り込み
- ・アイドル、パワーセーブ、パワーダウン、スタンバイ、拡張スタンバイの5つの低消費動作

■ I/Oと外囲器

- 22ビットの設定可能なI/O
- 32リート TQFP、32ハ ット QFN

■ 動作電圧

· 2.7~5.5V

■ 温度範囲

・-40~85℃(工業用)

■ 最大速度

- •8MHz/2.7V(全温度範囲)
- 16MHz/4.5V (全温度範囲)

本書は一般の方々の便宜のため有志により作成されたもので、ATMEL社とは無関係であることを御承知ください。しおりの[はじめに]での内容にご注意ください。



8ビット **AVA** マイクロ コントローラ 実装書き換え可能な 8/16/32 K バイトフラッシュ メモリ、

ATmega8U2 ATmega16U2 ATmega32U2


USB制御器内蔵

Rev. 7799D-09/12, 7799EJ2-11/15





1. ピン配置



注: QFN外囲器底面中央の大パットは良好な機構的安定を保証するため、GND に半田付けされるべきです。


1.1. お断り

本データシート内で示された代表値はシミュレーションと同じ製法技術で製造された他のAVRマイクロ コントローラの特性を基にしています。Minと Max値はデバイスの特性が記載された後に利用可能になります。

2. 概要

ATmega8U2/16U2/32U2はAVR強化RISC構造の低消費CMOS 8ビット マイクロコントローラです。1周期で実行する強力な命令はMHzあたり1MIPSにも達し、実行速度対電力消費の最適化が容易に行えます。

2.1. 構成図







AVRコアは32個の汎用作業レシ、スタと豊富な命令群を兼ね備えています。32個の全レシ、スタはALU(Arithmetic Logic Unit)に直結され、レシ、スタ間命令は1クロック周期で実行されます。AVR構造は現状のCISC型マイクロコントローラに対して10倍までの単位処理量向上効果があります。

ATmega8U2/16U2/32U2は次の特徴、書き込み中読める能力を持つ8/16/32Kハイトの実装書き換え可能なフラッシュメモリ、512/512/1024ハイトのEEPROM、512/512/1024ハイトのSRAM、22本の汎用入出力線、32個の汎用作業レシブスタ、比較動作やPWMを含む柔軟性のある2つのタイマ/カウンタ、1つのUSART、設定可能な内部発振器付きウォッチトッグ、タイマ、SPI直列ポート、内蔵デバッグとプログラミング機能にも使用されるデバッグがIRE インターフェース、ソフトウェアで選択できる5つの低消費動作機能を提供します。アイドル動作では動作を停止しますが、SRAM、タイマ/カウンタ、SPIポート、割り込み機能は有効で、動作を継続します。パワーダウン動作ではレジブスタの内容は保護されますが、発振器が停止するため、以降のハートウェアリセットか外部割り込みまで他の全機能を禁止(無効に)します。スタンバイ動作ではクリスタル発振子/セラミック振動子用発振器が動作し、一方デバイスのその他は休止します。これは低消費電力と非常に速い起動の組み合わせを許します。拡張スタンバイ動作では主発振器が動作を継続します。

本デバイスはATMELの高密度不揮発性メモリ技術を使用して製造されています。内蔵の実装書き換え(ISP)可能なプログラム用フラッシュメモリは規定の不揮発性メモリ書き込み器、SPI直列インターフェース経由、AVRコア上ブートプログラムの実行によって再書き込みができます。ブートプログラムは応用領域フラッシュメモリ内の応用プログラムの読み込みにどのインターフェースでも使用できます。ブート領域フラッシュメモリ内のプログラムは真の「書き込み中の読み出し可」動作により、応用領域フラッシュメモリ更新中も実行を継続します。モノリシックチップ上の実装書き換え可能なフラッシュメモリと、8ビットRISC型CPUの組み合わせによるATMEL ATmega8U2/16U2/32U2は多くの組み込み制御の応用に対して高度な柔軟性と対費用効果をもたらす強力なマイクロコントローラです。

ATmega8U2/16U2/32U2 AVRはCコンパイラ、マクロ アセンブラ、デバッカ、シミュレータ、インサーキット エミューレータ、評価キットを含む専用のプログラム及びシステム開発ツールで支援されます。

2.2. ピン概要

2.2.1. VCC デジタル電源ピン。
 2.2.2. GND グラント ピン。

2.2.3. AVCC AVCCは全てのアナログ機能(アナログ比較器、PLL)用の供給電圧(入力)ピンです。これは低域通過濾波器を

通して外部的にVCCに接続されるべきです。

2.2.4. PB7~PB0 ポートBは(ビット毎に選択される)内蔵プルアップ抵抗付き8ビット双方向入出力ポートです。ポートB出力緩衝部は(ポートB) 高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、

高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポートBピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなく

てもポートBピンはHi-Zにされます。

ポートBは47頁で一覧されるATmega8U2/16U2/32U2の様々な特殊機能も扱います。

2.2.5. PC7~PC0 ポートCは(ビット毎に選択される)内蔵プルアップ抵抗付き7ビット双方向入出力ポートです。ポートC出力緩衝部は (ポートC) 高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、

外部的にLow~引かれたポートCピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなく

てもポートCピンはHi-Zにされます。

ポートCは49頁で一覧されるATmega8U2/16U2/32U2の様々な特殊機能も扱います。

2.2.6. PD7~PD0 ポートDはアナログ比較器へのアナログ入力として扱います。

(ポートD) (PD2/PD1ピンに関して)アナログ比較器が使用されないなら、ポートDは8ビット双方向入出力ポートとしても扱い

ます。ポートピンは(ビット毎に選択される)内蔵プルアップ抵抗を提供できます。ポートD出力緩衝部は高い吐き出しと吸い込み両方の能力の対称駆動特性です。入力としてプルアップ抵抗が活性(有効)なら、外部的にLowへ引かれたポート Dピンは電流を吐き出します。リセット条件が有効になるとクロックが動いていなくてもポート

DピンはHi-Zにされます。

ポートDは51頁で一覧されるATmega8U2/16U2/32U2の様々な特殊機能も扱います。

2.2.7. D- USB全速(Full-speed)負極性データ上側ポート。

2.2.8. D+ USB全速(Full-speed)正極性データ上側ポート。

2.2.9. UGND USB グラント。

2.2.10. UVCC USBハット用内蔵電圧調整器の供給電圧入力。

2.2.11. UCAP USBハット、用内蔵電圧調整器の供給電圧出力。外部コンテンサ(1μF)に接続されるべきです。

2.2.12. RESET/PC1/dW リセット入力。最小パルス幅より長いこのピンのLowレベルは、クロックが動いていなくてもリセットを生成します。最小

パルス幅は173頁の表26-3.で与えられます。より短いパルスはリセットの生成が保証されません。このピンは選択的に標準入出力またはデバックWIREチャネルとしても扱います。この状態(設定)はRSTDISBLとDWENの

ヒューズに依存します。

2.2.13. XTAL1 発振器反転増幅器への入力と内部クロック操作回路への入力。

2.2.14. XTAL2/PC0 ヒュース によって許可なら、発振器反転増幅器からの出力。標準入出力としても扱います。

ATmega8U2/16U2/32U2

3. 資料

包括的なデータシート、応用記述、開発ツール群はhttp://www.atmel.com/avrでのダウンロードで利用可能です。

4. コート 例

この資料はデバイスの様々な部分の使用法を手短に示す簡単なコート・例を含みます。これらのコート・例はアセンブルまたはコンパイルに先立ってデバイス定義へッタ・ファイルがインクルートされると仮定します。全てのCコンパイラ製造業者がヘッタ・ファイル内にヒット定義を含めるとは限らず、またCでの割り込みの扱いがコンパイラに依存することに注意してください。より多くの詳細についてはCコンパイラの資料で確認してください。

これらのコート・例はアセンブルまたはコンパイルに先立ってデバイス定義ファイルがインクルートされることが前提です。拡張I/O領域に配置したI/Oレジ、スタに対し、IN, OUT, SBIS, SBIC, CBI, SBI命令は拡張I/O領域へのアクセスを許す命令に置き換えられなければなりません。代表的にはSBRS, SBRC, SBR, CBR命令と組み合わせたLDS, STS命令です。

5. データ保持力

信頼性証明結果はデータ保持誤り率の反映を示し、20年以上/85℃または100年以上/25℃で1PPMよりずっと小さな値です。





6. AVR CPU コア

6.1. 序説

ここでは一般的なAVRコア構造について説明します。このCPUコアの主な機能は正しいプログラム実行を保証することです。従ってCPU はメモリ アクセス、計算実行、周辺制御、割り込み操作ができなければなりません。

6.2. 構造概要

最大効率と平行処理のため、AVRはプログラムとデータに対してメモリとハスを分離するハーハート、構造を使用します。プログラムメモリ内の命令は、単一段のハーイプラインで実行されます。1命令の実行中に次の命令がプログラムメモリから事前取得されます。この概念は全部のクロック周期で命令実行を可能にします。プログラムメモリは実装書き換え可能なフラッシュメモリです。

高速レジスタファイルは1クロック周期アクセスの32個の8ビット長汎用レジスタを含みます。これは1クロック周期ALU(Arithmetic Logic Unit)操作を許します。代表的なALU操作では2つのオペラントがレジスタファイルからの出力で、1クロック周期内でその操作が実行され、その結果がレジスタファイルに書き戻されます。

32個中の6つのレシ、スタは効率的なアトンス計算ができるデータ空間アトンス指定用に、3つの16ピット長間接アトンスポインタ用レシ、スタとして使用されます。これらアトンスポインタの1つはプログラム用フラッシュメモリ内の定数表参照用アトンスポインタとしても使用できます。これら16ピット長付加機能レシ、スタはX,Y,Zレシ、スタで、本項内で後述されます。

ALUはレシ、スタ間またはレシ、スタと定数間の算術及び論理操作を支援します。単一レシ、スタ操作もALUで実行できます。算術演算操作後、操作結果についての情報を反映するためにステータスレシ、スタ (SREG)が更新されます。

プログラムの流れは条件/無条件分岐や呼び出し命令によって提供され、全アドレス空間を直接アドレス指定できます。AVR命令の多くは

16ビット語(ワード)形式です。全てのプログラム メモリのアドレスは(訳注:定数のみを除き)16または32ビット長命令を含みます。

プログラム用フラッシュ メモリ空間はブート プログラム領域と応用プログラム領域の2つに分けられます。 どちらの領域にも書き込み禁止や読み書き防止用の専用施錠ビットがあります。 応用フラッシュ メモリ領域内に書き込むSPM命令はブート プログラム領域内に属さ(存在し)なければなりません。

割り込みやサブルーチン呼び出し中、戻りアトレスを示すプログラム カウンタ(PC)はスタックに保存されます。スタックは一般的なデータ用SRAM上に実際には割り当てられ、従ってスタック容量は全SRAM容量とSRAM使用量でのみ制限されます。全ての使用者プログラムはリセット処理ルーチンで(サブルーチン呼び出しや割り込みが実行される前に)、スタック ホーインタ(SP)を初期化しなければなりません。SPはI/O空間で読み書きアクセスが可能です。データ用SRAMはAVR構造で支援される5つの異なるアトレス指定種別を通して容易にアクセスできます。


AVR構造に於けるメモリ空間は全て直線的な普通のメモリ配置です。

柔軟な割り込み部にはI/O空間の各制御レシ、スタとステータスレシ、スタ(SREG)の特別な全割り込み許可(I)ビットがあります。全ての割り込みは割り込みへ、クタ表に個別の割り込みへ、クタを持ちます。割り込みには割り込みへ、クタ表の位置に従う優先順があります。下位側割り込みへ、クタアドレスが高い優先順位です。

I/Oメモリ空間は制御レジスタ、SPI、他のI/O機能としてCPU周辺機能用の64アドレスを含みます。I/Oメモリは直接またはレジスタ ファイルの次のデータ空間位置\$20~\$5Fとしてアクセスできます。加えてATmega8U2/16U2/32U2にはST/STS/STDとLD/LDS/LDD命令だけ使用できるSRAM内の\$60~\$0FFに拡張I/O空間があります。

6.3. ALU (Arithmetic Logic Unit)

高性能なAVRのALUは32個の全汎用レジスタとの直結で動作します。汎用レジスタ間または汎用レジスタと即値間の演算操作は単一クロック周期内で実行されます。ALU操作は算術演算、論理演算、ビット操作の3つの主な種類に大別されます。符号付きと符号なし両方の乗算と固定小数点形式を支援する乗算器(乗算命令)も提供する構造の実装(製品)もあります。詳細記述については「命令要約」項をご覧ください。



6.4. ステータス レジスタ

ステータス レジスタは最も直前に実行した演算命令の結果についての情報を含みます。この情報は条件処理を行うためのプログラムの流れ変更に使用できます。ステータス レジスタは「命令セット参考書」で詳述したように、全てのALU操作後、更新されることに注目してください。これは多くの場合でそれ用の比較命令使用の必要をなくし、高速でより少ないコードに帰着します。

ステータス レジスタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復(復帰)が自動的に行われません。これはソフトウェアによって扱われなければなりません。

6.4.1. ステータス レシ スタ (Status Register) SREG

ピット	7	6	5	4	3	2	1	0	_
\$3F (\$5F)	I	Т	Н	S	V	N	Z	С	SREG
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - I: 全割り込み許可 (Global Interrupt Enable)

全割り込み許可ビットは割り込みが許可されるために設定(1)されなければなりません。そのとき、個別割り込み許可制御は独立した制御レジ、スタで行われます。全割り込み許可ビットが解除(0)されると、個別割り込み許可設定に拘らず、どの割り込みも許可されません。 I ビットは割り込みが起こった後にハードウェアによって解除(0)され、後続の割り込みを許可するために、RETI命令によって設定(1)されます。 Iビットは「命令セット参考書」で記述されるようにSEIやCLI命令で応用(プログラム)によって設定(1)や解除(0)もできます。

■ L'yh6 - T: L'yh変数 (Bit Copy Storage)

ビット複写命令、BLD(Bit LoaD)とBST(Bit STore)は操作したビットの転送元または転送先として、このTビットを使用します。レジスタ ファイルのレジスタからのビットはBST命令によってTに複写でき、TのビットはBLD命令によってレジスタ ファイルのレジスタ内のビットに複写できます。

■ ビット5 - H: **ハーフキャリー フラク** (Half Carry Flag)

ハーフキャリー(H)フラグはいくつかの算術操作でのハーフキャリーを示します。ハーフキャリーはBCD演算に有用です。詳細情報については「命令要約」記述をご覧ください。

■ ビット4 - S: 符号 (Sign Bit, S= N Ex-OR V)

Sフラグは常に負(N)フラグと2の補数溢れ(V)フラグの排他的論理和です。詳細情報については「命令要約」記述をご覧ください。

■ ビット3 - V: 2の補数溢れフラグ(2's Complement Overflow Flag)

2の補数溢れ(V)フラグは2の補数算術演算を支援します。詳細情報については「命令要約」記述をご覧ください。

■ ビット2 - N: **負フラグ** (Negative Flag)

負(N)フラグは算術及び論理操作での負の結果(MSB=1)を示します。詳細情報については「命令要約」記述をご覧ください。

■ L "y**h1** - **Z** : **t** "**D** 7ラク" (Zero Flag)

ゼロ(Z)フラグは算術及び論理操作でのゼロ(0)の結果を示します。詳細情報については「命令要約」記述をご覧ください。

キャリー(C)フラグは算術及び論理操作でのキャリー(またはボロー)を示します。詳細情報については「**命令要約**」記述をご覧ください。





6.5. 汎用レジスタファイル

このレシブスタ ファイルはAVRの増強したRISC命令群用に最適化されています。必要な効率と柔軟性を達成するために、次の入出力機構がレジスタ ファイルによって支援されます。

- 1つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペランドと1つの8ビットの結果入力
- 2つの8ビット出力オペラントと1つの16ビットの結果入力
- 1つの16ビット出力オペラントと1つの16ビットの結果入力

図6-2.はCPU内の32個の汎用作業レジスタの構造を示します。

レジスタファイルを操作する殆どの命令は全てのレジスタに直接アクセスし、それらの殆どは単一周期命令です。

図6-2.で示されるように各レシ、スタは使用者データ空間の最初の32位置へ直接的に配置することで、それらはデータメモリアトンスも割り当てられます。例え物理的にSRAM位置として実装されていなくてもX,Y,Zレシ、スタ(ポインタ)がレシ、スタファイル内のどのレシ、スタの指示にも設定できるように、このメモリ構成は非常に柔軟なレシ、スタのアクセスを提供します。

図6-2. <i>A</i>	AVR CPU 汎用レジスタホ	構成図	
	7 0	アトレス	
	R0	\$00	
	R1	\$01	
	R2	\$02	
	}		
	R13	\$0D	
	R14	\$0E	
्रात 🖽	R15	\$0F	
汎用 レシ゛スタ	R16	\$10	
ファイル	R17	\$11	
, ,	₹		
	R26	\$1A	VISCAR 下位バイト
	R27	\$1B	Xレジスタ - 下位バイハ 上位バイハ
	R28	\$1C	VISC74 下位バイト
	R29	\$1D	上位ハ11 :
	R30	\$1E	フレジスタ 下位バイト
	R31	\$1F	ムレン ^グ 上位バイト

6.5.1. Xレシ、スタ、Yレシ、スタ、Zレシ、スタ

R26~R31レジスタには通常用途の使用にいくつかの追加機能があります。これらのレジスタはデータ空間の間接アトレス指定用の16ビットアトレスポインタです。3つのX,Y,Z間接アトレスレジスタは図6-3.で記載したように定義されます。

種々のアドレス指定種別で、これらのアドレス レジスタは固定変位、 自動増加、自動減少としての機能を持ちます(詳細については 「**命令セット参考書**」をご覧ください)。

図6-3. X,Y,Z	図6-3. X,Y,Zレジスタ構成図									
	15	XH (上位)		XL (下位)	0					
X レジスタ	7	R27 (\$1B)	0 7	R26 (\$1A)	0					
	15	YH (上位)		YL (下位)	0					
Y レシ [*] スタ	7	R29 (\$1D)	0 7	R28 (\$1C)	0					
	15	ZH (上位)		ZL (下位)	0					
Ζ レジスタ	7	R31 (\$1F)	0 7	R30 (\$1E)	0					
				**						

6.6. スタック ホ°インタ

スタックは主に一時データの保存、局所変数の保存、割り込みとサブルーチン呼び出し後の戻りアトレスの保存に使用されます。スタックが高位メモリから低位メモリへ伸長するように実行されることに注意してください。スタック ポインタ レジスタは常にこのスタックの先頭(<mark>訳注</mark>:次に使用されるべき位置)を指し示します。スタック ポインタはサブルーチンや割り込みのスタックが配置されるデータSRAMのスタック領域を指し示します。スタックPUSH命令はスタック ポインタを減らします。

データSRAM内のスタック空間はサブルーチン呼び出しの実行や割り込みの許可の何れにも先立ってプログラムによって定義されなければなりません。初期スタック ポインタ値は内部SRAMの最終アドレスに等しく、スタック ポインタはSRAMの先頭以上に設定されなければなりません。 11頁の図7-2.をご覧ください。

スタック ポインタの詳細については表6-1.をご覧ください。

± ^ 4	7 4	4	-° / \ . /	444
表6-1	. X 'X	ツソール	ヽイン′	ר וווע

表0-1. ペ۶ック ホイノ۶叩 ヤ									
命令	スタック ホ゜インタ	内容							
PUSH	-1	データがスタック上に押し込まれます。							
CALL,ICALL,RCALL	-2	サブルーチン呼び出しまたは割り込みでの戻りアドレスがスタック上に押し込まれます。							
POP	+1	データがスタックから引き出されます。							
RET,RETI	+2	サブルーチンまたは割り込みからの復帰での戻りアドレスがスタックから引き出されます。							

AVRのスタック ポインタはI/O空間内の2つの8ビット レジスタとして実装されます。実際に使用されるビット数は(そのデバイス)実装に依存します。SPLだけが必要とされる程に小さいAVR構造の実装(デバイス)のデータ空間もあることに注意してください。その場合、SPHレジスタは存在しません。

6.6.1. スタック ポインタ (Stack Pointer) SPH.SPL (SP)

ピット	15	14	13	12	11	10	9	8	_
\$3E (\$5E)	_	-	-	-	-	(SP10)	SP9	SP8	SPH
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	1	0	0	0	0	0	
ピット	7	6	5	4	3	2	1	0	_
\$3D (\$5D)	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	1	1	1	1	1	1	1	1	


(訳注) 他デバイスと同様の場合、上記の初期値はRAMEND(\$02FF/\$02FF/\$04FF)かもしれません。


6.7. 命令実行タイミング

本項は命令実行の一般的なアクセス タイミング の概念を記述します。AVR CPUはチップ(デ バイス)用に選択したクロック元から直接的に生成したCPUクロック(clk_{CPU})によって駆動されます。内部クロック分周は使用されません。

図6-4.はハーハート、構造と高速アクセスレジスタファイルの概念によって可能とされる並列の命令取得と命令実行を示します。これは機能対費用、機能対クロック、機能対電源部に関する好結果と対応するMHzあたり1MIPSを達成するための基本的なパイプ。ラインの概念です。

図6-5.はレシ、スタファイルに対する内部タイミングの概念を示します。単一クロック周期で2つのレシ、スタオペラント、を使用するALU操作が実行され、その結果が転送先レシ、スタへ書き戻されます。





6.8. リセットと割り込みの扱い

AVRは多くの異なる割り込み元を提供します。これらの割り込みと独立したリセット ベクタ各々はプログラム メモリ空間内に独立したプログラム ペクタを持ちます。全ての割り込みは割り込みを許可するために、ステータス レジスタ(SREG)の全割り込み許可(I)ビットと共に論理1が書かれなければならない個別の許可ビットを割り当てられます。BLB02またはBLB12 ブート施錠ビットがプログラム(0)されると、プログラム カウンタ値によっては割り込みが自動的に禁止されるかもしれません。この特質はソフトウェア保護を改善します。詳細については158頁の「メモリ プログラミング|項をご覧ください。

既定でのプログラムメモリ空間の最下位アトレスはリセットと割り込みのヘブクタとして定義されます。ヘブクの完全な一覧は38頁の「割り込み」で示されます。この一覧は各種割り込みの優先順位も決めます。下位側アトレスがより高い優先順位です。リセットが最高優先順位で次が外部割り込み要求の(INTO)です。割り込みヘブクはMCU制御レジブスク(MCUCR)の割り込みヘブク選択(IVSEL)ヒットの設定(1)によってブートフラッシュ領域先頭へ移動できます。より多くの情報については38頁の「割り込み」を参照してください。リセットヘブクもBOOTRSTヒューズのプログラム(0)によってブートフラッシュ領域先頭へ移動できます。147頁の「ブートローダ(書き込み中読み出し可能な自己プログラミング)」をご覧ください。

「次頁へ続く]





割り込みが起こると全割り込み許可(I)ビットが解除(0)され、全ての割り込みは禁止されます。使用者ソフトウェアは多重割り込みを許可するため、全割り込み許可(I)ビットへ論理1を書けます。その後全ての許可した割り込みが現在の割り込みルーチンで割り込めます。全割り込み許可(I)ビットは割り込みからの復帰(RETI)命令が実行されると、自動的に設定(1)されます。

根本的に2つの割り込み形式があります。1つ目の形式は割り込み要求フラグを設定(I)する事象によって起動されます。これらの割り込みでは割り込み処理ルーチンを実行するために、プログラム カウンタは対応する現実の割り込みへ、クタを指示し、ハートウェアが対応する割り込み要求フラグを解除(0)します。割り込み要求フラグは解除(0)されるべきフラグのビット位置へ論理1を書くことによっても解除(0)できます。対応する割り込み許可ビットが解除(0)されている間に割り込み条件が起こると、割り込み要求フラグが設定(1)され、割り込みが許可されるか、またはこのフラグがソフトウェアによって解除(0)されるまで記憶(保持)されます。同様に、全割り込み許可(I)ビットが解除(0)されている間に1つまたはより多くの割り込み条件が起こると、対応する割り込み要求フラグが設定(1)されて全割り込み許可(I)ビットが設定(1)されるまで記憶され、その(I=1)後で優先順に従って実行されます。

2つ目の割り込み形式は割り込み条件が存在する限り起動し(続け)ます。これらの割り込みは必ずしも割り込み要求フラグを持っているとは限りません。割り込みが許可される前に割り込み条件が消滅すると、この割り込みは起動されません。

AVRが割り込みから抜け出すと常に主プログラムへ戻り、何れかの保留割り込みが扱われる前に1つ以上の命令を実行します。

ステータス レジスタ(SREG)は割り込みルーチンへ移行時の保存も、復帰時の回復も自動的に行われないことに注意してください。これはソフトウェアによって扱われなければなりません。

割り込みを禁止するためにCLI命令を使用すると、割り込みは直ちに禁止されます。CLI命令と同時に割り込みが起こっても、CLI命令後に割り込みは実行されません。次例は時間制限EEPROM書き込み手順中に割り込みを無効とするために、これがどう使用できるかを示します。

アセンブリ言語プログラム	例	
IN CLI SBI SBI OUT	EECR, EEMPE EECR, EEPE	;ステータスレジ、スタを保存 ;EEPROM書き込み手順中割り込み禁止 ;EEPROM主書き込み許可 ;EEPROM書き込み開始 ;ステータスレジ、スタを復帰
C言語プログラム例		
cSR d EEC EEC	<pre>r cSREG; EG = SREG; isable_interrupt(); R = (1<<eempe); g="cSREG:</pre" r="" ="(1<<EEPE);"></eempe);></pre>	/* ステータス レジスタ保存変数定義 */ /* ステータス レジスタを保存 */ /* EEPROM書き込み手順中割り込み禁止 */ /* EEPROM主書き込み許可 */ /* EEPROM書き込み開始 */ /* ステータス レジスタを復帰 */

割り込みを許可するためにSEI命令を使用すると、次例で示されるようにどの保留割り込みにも先立ってSEI命令の次の命令が実行されます。

注: SLEEP命令までは割り込み禁止、保留割り込み実行前に休止形態へ移行します。

6.8.1. 割り込み応答時間

許可した全てのAVR割り込みに対する割り込み実行応答は最小4クロック周期です。4クロック周期後、実際の割り込み処理ルーチンに対するプログラム ベクタ アドレスが実行されます。この4クロック周期時間中にプログラム カウンタ(PC)がスタック上に保存(プッシュ)されます。このベクタは標準的に割り込み処理ルーチンへの無条件分岐で、この分岐は3クロック周期要します。複数周期命令実行中に割り込みが起こると、その割り込みが扱われる前に、この命令が完了されます。MCUが休止形態の時に割り込みが起こると、割り込み実行応答時間は4クロック周期増やされます。この増加は選択した休止形態からの起動時間に加えてです。

割り込み処理ルーチンからの復帰は4クロック周期要します。これらの4クロック周期中、プログラム カウンタ(PC:2バイト)がスタックから取り戻され(ポッ プ)、スタック ポインタは増加され(+2)、ステータス レシ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されます。

(訳注) 原書の本項記述は(修正誤りを含む)3バイト長PC値での記述と思われます。ATmega8U2/16U2/32U2については2バイト長PC値ですので、本書記述になるものと予測されます。けれども、これらのデバイスが上位256Kバイト フラッシュ搭載製品と同一構造なら、本書記述は誤りです。

同様にベクタでの無条件分岐命令クロック数はATmega16U2/32U2が対象で、ATmega8U2の場合は3ではなく2クロック周期が予測されますが、これも上記同様の特別な構造の場合は同一となるかもしれません。

7. AVRのメモリ

この項はATmega8U2/16U2/32U2の各種メモリを記述します。AVR構造にはプログラムメモリ空間とデータメモリ空間の2つの主なメモリ空間があります。加えてATmega8U2/16U2/32U2はデータ保存用EEPROMメモリが特徴です。3つのメモリ空間全ては一般的な直線的アトレスです。

7.1. 実装書き換え(ISP: In-System Program)可能なプログラム用フラッシュ メモリ

ATmega8U2/16U2/32U2はプログラム保存用に実装書き換え可能な8/16/32Kバイのフラッシュメモリをチップ上に含みます。全てのAVR命令が16または32ビット幅のため、このフラッシュメモリは4/8/16K×16ビットとして構成されます。ソフトウェア保護のため、フラッシュプログラムメモリ空間はブートプログラム領域と応用プログラム領域の2つに分けられます。

フラッシュ メモリは最低10,000回の消去/書き込み回数の耐久性があります。ATmega8U2/16U2/32U2のプログラム カウンタ(PC)は12/13/14ビット幅で、故に4/8/16Kプログラム メモリ位置のアトレス指定です。ブート プログラム領域の操作と関係するソフトウェア保護用ブート施錠 ビットは147頁の「ブート ローダ(書き込み中読み出し可能な自己プログラミング)」の詳細で記述されます。158頁の「メモリプログラミング」はSPI、並列プログラミング動作でのフラッシュ メモリプログラミングの詳細な記述を含みます。

定数表は全てのプログラム メモリ アドレス空間に配置できます。(LPM命令記述参照) 命令の取得と実行のタイミング図は9頁の「**命令実行タイミンク**゙」で示されます。



7.2. データ用SRAM メモリ

図7-2.はATmega8U2/16U2/32U2のSRAMメモリ構成方法を示します。

ATmega8U2/16U2/32U2はINやOUT命令で予約した64位置で支援されるより多くの周辺機能部を持つ複合マイクロコントローラです。SRAM(データ空間)内 \$60~\$FFの拡張I/O空間に対してLD/LDS/LDDとST/STS/STD命令だけが使用できます。

下位768/768/1280データメモリ位置はレジスタファイル、I/Oメモリ、拡張I/Oメモリ、データ用内蔵SRAMに充てます。先頭の32位置はレジスタファイル、次の64位置は標準I/Oメモリ、その次の160位置は拡張I/Oメモリ、そして次の512/512/1024位置はデータ用内蔵SRAMに充てます。

直接、間接、変位付き間接、事前減少付き間接、事後増加付き間接の5つの異なるアトレス指定種別でデータメモリ(空間)を網羅します。レジスタファイル内のレジスタR26~R31は間接アトレス指定ポインタ用レジスタが特徴です。

直接アドレス指定はデータ空間全体に届きます。

変位付き間接アドレス指定動作はYまたはZレジスタで与えられる基準アドレスからの63アドレス位置に届きます。

自動の事前減少付きと事後増加付きのレジスタ間接アトンス指定動作を使用するとき、(使用される)X,Y,Zアトンスレジスタは減少(−1)または増加(+1)されます。


ATmega8U2/16U2/32U2の32個の汎用レジスタ、64個のI/Oレジスタ、160個の拡張I/Oレジスタ、512/512/1024バイトのデータ用内蔵SRAMは、これら全てのアドレス指定種別を通して全部アクセスできます。レジスタファイルは8頁の「汎用レジスタファイル」で記述されます。

7.2.1. データ メモリ アクセス タイミング

この項は内部メモリ アクセスに対する一般的なアクセス タイミングの概念を記述します。 データ用内蔵SRAMアクセスは図7-3.で記載されるように2clkCPU周期で実行されます。

(訳注) 内蔵SRAMのアクセスを含む代表的な命令はT1,T2の 2周期で実行され、T1で対象アトレスを取得/(算出)/ 確定し、T2で実際のアクセスが行われます。後続する (T1)は次の命令のT1です。







7.3. データ用EEPROMメモリ

ATmega8U2/16U2/32U2は512/512/1024バイトのデータ用EEPROMを含みます。それは単一バイトが読み書きできる分離したデータ空間として構成されます。EEPROMは最低100,000回の消去/書き込み回数の耐久性があります。CPUとEEPROM間のアクセスは以降のEEPROMアドレス レジスタ、EEPROMデータ レジスタ、EEPROM制御レジスタで詳細に記述されます。

EEPROMへのSPI、デバッグWIRE、並列プログラミングの詳細記述については各々168頁、146頁、161頁をご覧ください。

7.3.1. EEPROMアクセス

EEPROMアクセスレジスタはI/O空間でアクセス可能です。

EEPROMの書き込み(<mark>訳注</mark>:原文はアクセス)時間は13頁の表7-1.で与えられます。(書き込みは)自己タイミング機能ですが、使用者ソフトウェアは次ハイトが書ける時を検知してください。使用者コートがEEPROMに書く命令を含む場合、いくつかの予防処置が取られなければなりません。厳重に濾波した電源では電源投入/切断でVCCが緩やかに上昇または下降しそうです。これはデバイスが何周期かの時間、使用されるクロック周波数に於いて最小として示されるより低い電圧で走行する原因になります。これらの状態で問題を避ける方法の詳細については次の「EEPROMデータ化けの防止」をご覧ください。

予期せぬEEPROM書き込みを防止するため、特別な書き込み手順に従わなければなりません。この詳細については「EEPROM制御レジスタ」の記述を参照してください。

EEPROMが読まれると、CPUは次の命令が実行される前に4クロック周期停止されます。EEPROMが書かれると、CPUは次の命令が実行される前に2クロック周期停止されます。

7.3.2. EEPROMデータ化けの防止

低VCCの期間中、正しく動作するための供給電圧がCPUとEEPROMに対して低すぎるためにEEPROMデータが化け得ます。これらの問題はEEPROMを使用する基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

EEPROMデータ化けは電圧が低すぎる時の2つの状態によって起こされ得ます。1つ目として、EEPROMへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として、供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。

EEPROMデータ化けは次の推奨設計によって容易に避けられます。

不充分な供給電源電圧の期間中、AVRのRESETを活性(Low)に保ってください。これは内蔵低電圧検出器(BOD)を許可することによって行えます。内蔵BODの検出電圧が必要とした検出電圧と一致しない場合、外部低VCCリセット保護回路が使用できます。書き込み動作実行中にリセットが起こると、この書き込み操作は供給電源電圧が充分ならば(継続)完了されます。

7.4. I/O メモリ (レジスタ)

ATmega8U2/16U2/32U2のI/O空間定義は187頁の「レジスタ要約」で示されます。

ATmega8U2/16U2/32U2の全てのI/Oと周辺機能はI/O空間に配置されます。全てのI/O位置はI/O空間と32個の汎用作業レジスタ間のデータ転送を行うLD/LDS/LDD命令とST/STS/STD命令によってアクセスされます。アドレス範囲\$00~\$1F内のI/OレジスタはSBI命令とCBI命令の使用で直接的にビットアクセス可能です。これらのレジスタではSBISとSBIC命令の使用によって単一ビット値が検査できます。より多くの詳細については「命令要約」項を参照してください。I/O指定命令INとOUTを使用するとき、I/Oアドレス\$00~\$3Fが使用されなければなりません。LD命令とST命令を使用し、データ空間としてI/Oレジスタをアクセスするとき、これらのアドレスに\$20が加算されなければなりません。

ATmega8U2/16U2/32U2はINやOUT命令で予約された64位置で支援されるより多くの周辺機能部を持つ複合マイクロ コントローラです。 SRAM(データ空間)内\$60~\$0FFの拡張I/O領域に対してはLD/LDS/LDDとST/STS/STD命令だけが使用できます。

将来のデバイスとの共通性を保つため、アクセスされる場合、予約ビットはOが書かれるべきです。予約済みI/Oメモリ アドレスは決して書かれるべきではありません。

状態フラグのレヽくつかはそれらへ論理1を書くことによって解除(0)されます。CBIとSBI命令は他の多くのAVRの様ではなく、指定ビットだけを操作し、従って状態フラグのようなものを含むレジスタに使用できることに注意してください。CBIとSBI命令は(I/Oアドレス)\$00~\$1Fのレジスタでのみ動作します。

I/Oと周辺制御レジスタは以降の項で説明されます。

7.4.1. 汎用I/Oレジスタ

ATmega8U2/16U2/32U2は3つの汎用I/Oレジスタを含みます。これらのレジスタはどの情報の格納にも使用でき、特に全体変数や状態 フラグの格納に有用です。(I/O)アドレス範囲\$00~\$1Fの汎用I/OレジスタはSBI,CBI,SBIS,SBIC命令の使用で直接ビット アクセスが可能です。

7.5. メモリ関係レジスタ

7.5.1. EEPROMアトレス レジスタ (EEPROM Address Register) EEARH, EEARL (EEAR)

ピット	15	14	13	12	11	10	9	8	
\$22 (\$42)	-	-	-	-	-	-	(EEAR9)	EEAR8	EEARH
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	不定	不定	
ピット	7	6	5	4	3	2	1	0	_
\$21 (\$41)	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
Read/Write	R/W	R/W							
初期値	不定	不定							

■ L*ット15~10 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット9~0 - EEAR9~0: EEPROMアドレス (EEPROM Address)

EEPROMアドレスレシ、スタ(EEARHとEEARL)は512/512/1024小、イトEEPROM空間のEEPROMアドレスを指定します。EEPROMデータ ハイトは0~511/511/1023間で直線的に配されます。EEARの初期値は不定です。EEPROMがアクセスされるであろう前に適切な値が書かれなければなりません。

7.5.2. EEPROMデータレジスタ (EEPROM Data Register) EEDR

ピット	7	6	5	4	3	2	1	0	_
\$20 (\$40)	(MSB)							(LSB)	EEDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値			•			0	0	0	

■ ビット7~0 - EEDR7~0: EEPROMデータ (EEPROM Data)

EEPROM書き込み操作に対してEEDRはEEPROMアドレス レジスタ(EEAR)で与えたアドレスのEEPROMへ書かれるべきデータを含みます。 EEPROM読み込み操作に対してEEDRはEEARで与えたアドレスのEEPROMから読み出したデータを含みます。

7.5.3. EEPROM制御レジスタ (EEPROM Control Register) EECR

ピット	7	6	5	4	3	2	1	0	_
\$1F (\$3F)	_	-	EEPM1	EEPM0	EERIE	EEMPE	EEPE	EERE	EECR
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	不定	0	0	不定	0	

■ ビット7,6 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット5,4 - EEPM1,0: EEPROMプログラミング種別 (EEPROM Programing Mode Bits)

EEPROMプログラミング種別ビット設定はEEPROMプログラミング許可(EEPE)書き込み時にどのプログラミング動作が起動されるかを定義します。1つの非分離操作(旧値消去と新値書き込み)、または2つの異なる操作として消去と書き込み操作を分離してデータをプログラムする(書く)ことが可能です。各動作に対するプログラミング時間は表7-1.で示されます。EEPEが設定(1)されている間はEEPMnへのどの書き込

-	表7-1. EEPROMプログラミング種別								
	EEPM1	EEPM0	プログラミング時間	動作					
I	0	0	3.4ms	1操作での消去と書き込み(非分離操作)					
ı	0	1	1.8ms	消去のみ					
	1	0	1.8ms	書き込みのみ					
	1	1	_	将来使用に予約					

みも無視されます。 リセット中、EEPMnビットはEEPROMがプログラミング作業中を除いて'00'にリセットされます。

■ ビット3 - EERIE: EEPROM操作可割り込み許可(EEPROM Ready Interrupt Enable)

EERIEの1書き込みはステータスレジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されているなら、EEPROM操作可割り込みを許可します。EERIEの0書き込みは、この割り込みを禁止します。EEPROM操作可割り込みはEEPROMプログラム許可(EEPE)がJ解除(0)されていると、継続する割り込みを発生します。

■ ビット2 - EEMPE: EEPROM主プログラム許可 (EEPROM Master Program Enable)

EEMPEビットはEEPROMプログラム許可(EEPE)ビットの1書き込みが有効か無効かどちらかを決めます。EEMPEが設定(1)されると、4クロック周期内のEEPE設定(1)は選択したアドレスのEEPROMをプログラムします。EEMPEが0なら、EEPE設定(1)は無効です。EEMPEがソフトウェアによって設定(1)されてしまうと、4クロック周期後にハードウェアがこのビットを0に解除します。EEPROM書き込み手順については次のEEPE記述をご覧ください。





■ ビット1 - EEPE: EEPROMプログラム許可(EEPROM Program Enable)

EEPROMプログラム許可信号(EEPE)はEEPROMへのプログラミング許可信号です。EEPEが(1を)書かれると、EEPROMはEEPMnビット設定に従ってプログラムされます。論理1がEEPEへ書かれる前にEEPROM主プログラム許可(EEMPE)ビットは1を書かれなければならず、さもなければEEPROM書き込み(消去)は行われません。EEPROMを書くとき、次の手順に従うべきです(手順3と4の順番は重要ではありません)。

- ① EEPROMプログラム許可(EEPE)ビットがOになるまで待ちます。
- ② SPM制御/状態レジブスタ(SPMCSR)のSPM操作許可(SPMEN)ビットがOになるまで待ちます。
- ③ 今回のEEPROMアトレスをEEPROMアトレスレジスタ(EEAR)に書きます。(任意、省略可)
- ④ 今回のEEPROMデータをEEPROMデータレジスタ(EEDR)に書きます。(任意、省略可)
- ⑤ EEPROM制御レシ、スタ(EECR)のEEPROM主プログラム許可(EEMPE)ビットに1を、EEPROMプログラム許可(EEPE)ビットに0を同時に書きます。
- ⑥ EEMPEL ット設定後4クロック周期内にEEPROMプログラム許可(EEPE) ビットへ論理1を書きます。

CPUがフラッシュ メモリ書き込み中、EEPROMはプログラム(書き込みが)できません。ソフトウェアは新規EEPROM書き込みを始める前にフラッシュ メモリのプログラミングが完了されていることを検査しなければなりません。②はソフトウェアがフラッシュ メモリをプログラム(書き込みを)することをCPUに許すブート ローダを含む場合だけ関係します。フラッシュ メモリが決してCPUによって更新されないなら、②は省略できます。ブートプログラミングについての詳細に関しては147頁の「ブートローダ(書き込み中読み出し可能な自己フログラミング)」をご覧ください。

警告: 手順⑤と⑥間の割り込みはEEPROM主プログラム許可が時間超過するため、書き込み周期失敗になります。EEPROMをアクセスする割り込みルーチンが他のEEPROMアクセスを中断し、EEARかEEDRが変更されると、中断したEEPROMアクセスを失敗させます。これらの問題を避けるため、全ての手順中、ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットは解除(0)されていることが推奨されます。

書き込み(プログラミング)アクセス時間が経過されると、EEPROMプログラム許可(EEPE)ビットはハードウェアによって解除(0)されます。使用者ソフトウェアは次ハイトを書く前にこのビットをホーリングし、0を待つことができます。EEPEが設定(1)されてしまうと、次の命令が実行される前にCPUは2周期停止されます。

■ ビット0 - EERE: EEPROM読み込み許可 (EEPROM Read Enable)

EEPROM読み込み許可信号(EERE)はEEPROMへの読み込みストローブです。EEARに正しいアドレスが設定されると、EEPROM読み出しを起動するためにEEREビットは1を書かれなければなりません。EEPROM読み出しアクセスは(その)1命令で行われ、要求したデータは直ちに利用できます。EEPROMが読まれるとき、次の命令が実行される前にCPUは4周期停止されます。

使用者は読み込み操作を始める前にEEPEビットをポーリングすべきです。書き込み(プログラム)操作実行中の場合、EEPROMアドレス レジスタ(EEAR)の変更もEEPROM読み込みもできません。

EEPROMアクセスの時間に校正済み内蔵RC発振器が使用されます。表7-2.はCPUからのEEPROMアクセスに対する代表的な書き込み時間を示します。

表7-2. EEPROM書き込み時間							
項目	校正付き内蔵RC 発振器周期数	Тур					
EEPROM書き込み(CPU)	26,368	3.3ms					

- ATmega8U2/16U2/32U2

次のコート・例はアセンブリ言語とC言語でのEEPROM消去、書き込み、または非分離書き込み関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。本例はソフトウェア内にフラッシュ ブート ロータ が無い前提でもあります。そのようなコートが存在する場合、EEPROM書き込み関数は何れかが実行するSPM命令の完了も待たねばなりません。(訳注:共通性から次例は補足修正しています。)

```
アセンブリ言語プログラム例
EEPROM_WR:
                                                    ;EEPROMプログラミング完了ならばスキップ
           SBIC
                  EECR, EEPE
           RJMP
                  EEPROM_WR
                                                    ;以前のEEPROMプログラミング完了まで待機
           LDI
                  R19, (0<<EEPM1) | (0<<EEPM0)
                                                    ;プログラミング種別値取得(本例は非分離)
           OUT
                  EECR, R19
                                                    ;対応プログラミング 種別設定
                  EEARH, R18
                                                     ;EEPROMアドレス上位バイト設定
           OUT
                                                    ;EEPROMアドレス下位バイト設定
                  EEARL, R17
           OUT
                  EEDR, R16
                                                    ;EEPROM書き込み値を設定
           OUT
                  EECR, EEMPE
                                                    ;EEPROM主プログラム許可ビット設定
           SBI
                                                    ;EEPROMプログラミング開始(プログラム許可ビット設定)
                  EECR, EEPE
           SBT
                                                    ;呼び出し元へ復帰
           RET
C言語プログラム例
void EEPROM_write(unsigned int uiAddress, unsigned char ucData)
   while (EECR & (1<<EPE));
                                                    /* 以前のEEPROMプログラミング完了まで待機 */
   EECR = (0 << EEPM1) | (0 << EEPM0);
                                                    /* 対応プログラミング種別設定 */
                                                    /* EEPROMアドレス設定*/
   EEAR = uiAddress;
   EEDR = ucData;
                                                    /* EEPROM書き込み値を設定 */
   EECR = (1 < EEMPE);
                                                    /* EEPROM主プログラム許可*/
   EECR = (1 < EEPE);
                                                    /* EEPROMプログラミング 開始*/
```

注: 5頁の「**コート** 例」をご覧ください。

次のコート・例はアセンブリ言語とC言語でのEEPROM読み込み関数を示します。本例は割り込みが制御され、これらの関数実行中に割り込みが起きない前提です。

```
アセンブリ言語プログラム例
                                                   ;EEPROMプログラミング完了ならばスキップ
           SBIC
EEPROM RD:
                 EECR, EEPE
                                                   ;以前のEEPROMプログラミング完了まで待機
           RJMP
                 EEPROM RD
           OUT
                 EEARH, R18
                                                   ;EEPROMアドレス上位バイト設定
           OUT
                 EEARL, R17
                                                   ;EEPROMアドレス下位バイト設定
                                                   ;EEPROM読み出し開始(読み込み許可ビット設定)
           SBI
                 EECR, EERE
           ΙN
                 R16, EEDR
                                                   ;EEPROM読み出し値を取得
                                                   ;呼び出し元へ復帰
           RET
C言語プログラム例
unsigned char EEPROM read(unsigned int uiAddress)
   while (EECR & (1<<EPE));
                                                   /* 以前のEEPROMプログラミング完了まで待機 */
   EEAR = uiAddress;
                                                   /* EEPROMアドレス設定 */
   EECR |= (1<<EERE);
                                                   /* EEPROM読み出し開始 */
   return EEDR;
                                                   /* EEPROM読み出し値を取得,復帰 */
注: 5頁の「コート・例」をご覧ください。
```





7.5.4. 汎用I/Oレジスタ2 (General Purpose I/O Register 2) GPIOR2

ピット	7	6	5	4	3	2	1	0	
\$2B (\$4B)	(MSB)							(LSB)	GPIOR2
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

7.5.5. 汎用I/Oレジスタ1 (General Purpose I/O Register 1) GPIOR1

ピット	7	6	5	4	3	2	1	0	
\$2A (\$4A)	(MSB)							(LSB)	GPIOR1
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	


7.5.6. 汎用I/Oレジスタ0 (General Purpose I/O Register 0) GPIOR0

ピット	7	6	5	4	3	2	1	0	
\$1E (\$3E)	(MSB)							(LSB)	GPIOR0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

8. システム クロックとクロック選択

8.1. クロック系統とその配給

図8-1.はAVR内の主要なクロック系統とその配給を示します。全てのクロックが与えられた時間有効である必要はありません。消費電力低減のため、25頁の「電力管理と休止形態」で記述される各種休止形態の使用によって、使用されない部分のクロックを停止することができます。クロック系統は以下で詳細に示されます。



CPUクロックはAVRコアの動作と関係する系統の部分に配給されます。このような部分の例は汎用レジスタ ファイル、ステータス レジスタ、スタック ポインタを保持するデータ メモリです。CPUクロックの停止はコアが一般的な操作や計算を実行することを禁止します。

8.1.2. I/O クロック clk_{I/O}

I/Oクロックはタイマ/カウンタ、SPI、USARTのようなI/O部の大部分で使用されます。I/Oクロックは外部割り込み部でも使用されますが、いくつかの外部割り込みは例えI/Oクロックが停止されても検出されることをこのような割り込みに許す非同期論理回路によって検出されることに注意してください。

8.1.3. 7ีวุงว่า **ว**ันงุว clk_{FLASH}

フラッシュ クロックはフラッシュ メモリ インターフェースの動作を制御します。このフラッシュ クロックは常にCPUクロックと同時に活動します。

8.1.4. USBクロック clkuse

USBには専用のクロック範囲が提供されます。このクロックは48MHzで走行するチップ上のPLLで生成されます。このPLLは常に入力周波数を6倍します。従ってPLLクロック レジスタはPLL入力で8MHzを生成するために、ソフトウェアによってプログラム(設定)されるべきです。

8.2. クロック切り替え


ATmega8U2/16U2/32U2製品ではクロック多重器とシステム クロック前置分周器がソフトウェアによって変更できます。

8.2.1. 使用例

この変更はデバイスがUSB休止(サスペント)動作へ移行する時に起こり得ます。そして消費削減のために外部クロックから校正付き内蔵RC発振器へ切り替えます。このような設定では外部クロックが禁止されます。


ファームウェアは応用での事象があるかを検査するために、パワーダウンから起動復帰するのにウォッチドッグタイマを使用できます。

応用での事象発生またはUSB信号線での非アイトル状態をUSB制御器が示す(例えば再開(Resume))場合、ファームウェアは校正付き内蔵RC発振器から外部クロックへクロック多重器を切り替えます。









8.2.2. クロック切り替え方法

■ 外部クロックから校正付き内蔵RC発振器への切り替え

```
if (Usb supend detected())
                                        // if (UDINT. SUSPI==1)
    Usb_ack_suspend();
                                        // UDINT. SUPI=0;
                                        // USBCON. FRZCLK=1;
    Usb_freeze_clock();
    Disable_pll();
                                        // PLLCSR. PLLE=0;
    Enable_RC_clock();
                                        // CLKSELO. RCE=1;
    while (!RC_clock_ready());
                                        // while (CLKSTA. RCON!=1);
                                        // CLKSELO. CLKS=0;
    Select RC clock();
                                        // CLKSELO. EXTE=0;
    Disable_external_clock();
```

■ 校正付き内蔵RC発振器から外部クロックへの切り替え

```
if (Usb_wake_up_detected())
                                        // if (UDINT. WAKEUPI==1)
    Usb ack wake up();
                                        // UDINT. WAKEUPI=0;
                                        // CLKSELO. EXTE=1;
    Enable external clock();
    while (!External_clock_ready());
                                        // while (CLKSTA. EXTON!=1);
    Select_External_clock();
                                        // CLKSELO. CLKS=1;
    Enable_pl1();
                                        // PLLCSR. PLLE=1;
    Disable_RC_clock();
                                        // CLKSELO. RCE=0;
    while (!P11_ready());
                                        // while (PLLCSR. PLOCK!=1);
    Usb_unfreeze_clock();
                                        // USBCON. FRZCLK=0;
```

8.3. クロック元

このデバイスには右で示されるようにフラッシュ ヒュース ビットによって選択可能な後続のクロック元選択があります。選択したクロック元からのクロックはAVRクロック発生器への入力で、適切な部署へ配給されます。

	表8-1. クロック元選択
CKSEL3~0	クロック元
1111~1000	外部クリスタル低電力発振器
0111~0110	外部クリスタル全振幅発振器
0101~0011	(予約)
0010	校正付き内蔵RC発振器
0000	外部クロック信号
0001	(予約)
(

注: 1=非プログラム、0=プログラム

8.3.1. 既定のクロック元 (訳注: 矛盾する原書記述内容を修正)

このデバイスはクリスタル用低電力発振器でプログラム(0)されたCKDIV8ヒューズで出荷されます。起動時間は計時完了周期が許可され、最大に設定されます。(CKSEL=1110, SUT=01, CKDIV8=プログラム(0))

8.3.2. クロック起動手順

何れのクロック元も発振を開始するための充分なVCCと、それが安定であると考えられるのに先立つ、最低発振周期数が必要です。

充分なVCCを保証するため、その他全てのリセット元によってデバイスリセットが開放された後、デバイスは起動遅延時間(tTOUT)の内部リセットを発生します。29頁の「システム制御とリセット」はこの内部リセットに対する起動条件を記述します。この遅延(tTOUT)はウォッチドック・発振器で計時され、遅延周期数はSUTとCKSELのヒュース、によって設定されます。選択可能な遅延は表8-2.で示されます。177頁の「代表特性」で示されるようにウォッチドック・発振器の周波数は電圧に依存します。

遅延の主な目的はAVRが最小VCCを印加されるまでAVRをリセットに保つことです。この遅延は実電圧を監視しませんので、VCC上昇時間より長い遅延を選ぶことが必要とされるべきです。これが不可能な場合、内部または外部の低電圧検出回路(BOD)が使用されるべきです。BOD回路がリセットを開放する前に充分なVCCを保証するでしょうから、起動遅延時間は禁止され得ます。低電圧検出回路(BOD)なしでの起動遅延時間の禁止は推奨されません。

この発振器はクロックが安定と考えられるのに先立って最低クロック数を発振することを必要とされます。内部リプル カウンタは発振器の出力 クロックを監視し、与えられたクロック周期数に対して内部リセットを活性(有効)に保ちます。このリセットはその後に開放され、デバイスが実行を開始します。 推奨発振器起動時間はクロック種別に依存し、外部的に印加されたクロックに対する6周期から、低周波数クリスタルに対する32K周期まで変化します。

クロックについての起動手順は計時完了遅延とデバイスがリセットから起動する時の起動時間の両方を含みます。パワーダウンまたはパワーセーブから起動するとき、VCCは充分な電圧であると認識され、起動時間だけが含められます。

8.4. クリスタル用低電力発振器

XTAL1とXTAL2は図8-4.で示されるようにチップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタル発振子またはセラミック振動子のどちらでも使用できます。

この発振器はXTAL2出力上の電圧振幅を減少した低電力発振器です。これは最低消費電力を与えますが、他のクロック入力を駆動する能力はなく、雑音が多い環境で、より雑音の影響を受け易くなります。

C1とC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです。このコンデンサの最適値は使用するクリスタル発振子やセラミック振動子、浮遊容量の量、その環境の電磁雑音に依存します。クリスタル発振子使用に対するコンデンサ選択について初期の指針のいくつかは表8-3.で与えられます。セラミック振動子については製造業者によって与えられたコンデンサ値が使用されるべきです。

低電力発振器は示された周波数範囲で各々最適化された3つの異なる種別で動作できます。この動作種別は**表8-3**.で示されるようにCKSEL3~1ヒュース によって選択されます。

CKSEL0ヒュース、はSUT1,0ヒュース、と共に表8-4.で示されるように起動時間を選択します。

図8-4. クリスタル発振子接続図




表8-3. クリスタル用低電力発振器動作種別

CKSEL3~1	周波数範囲	推奨C1,2容量
100 (注1)	0.4~0.9MHz	_
101	0.9~3.0MHz	12∼22pF
110	3.0~8.0MHz	12∼22pF
111	$8.0 \sim 16 MHz$	12∼22pF

- 注: 周波数範囲は暫定値で実際値はTBDです。
- 注: 周波数が仕様(VCC依存)超の場合、CKDIV8 =0が可能ですが、分周後クロックが仕様内であることを保証せねばなりません。
- 注1: 本選択はクリスタル発振子ではなく、セラミック振動子でのみ使用されるべきです。

表8-4. クリスタル発振子/セラミック振動子用低電力発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの付加遅延 時間 (VCC=5.0V)	推奨使用法
	0 0	258×CK (注1)	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
0	0 1	258×CK (注1)	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
U	1 0	1K×CK (注2)	14×CK	外部セラミック振動子、低電圧検出(BOD)リセット許可
	1 1	1K×CK (注2)	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
	0 0	1K×CK (注2)	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
1	0 1	16K×CK	14×CK	外部クリスタル発振子、低電圧検出(BOD)リセット許可
1	1 0	16K×CK	$14 \times \text{CK+4.1ms}$	外部クリスタル発振子、高速上昇電源
	1 1	16K×CK	$14 \times \text{CK+65ms}$	外部クリスタル発振子、低速上昇電源

注1: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だけ使用されるべきです。これらの選択はクリスタル発振子用ではありません。

注2: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性を保証します。デバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使用できます。

(訳注) 原書本位置の表8-5.は表8-7.(本書の表8-8.)が誤って挿入されたもののため削除しました。





8.5. クリスタル用全振幅発振器(訳注: 内容修正加筆、表追加)

XTAL1とXTAL2は図8-4.で示されるように、チップ上の発振器としての使用に設定できる反転増幅器の各々、入力と出力です。クリスタ ル発振子またはセラミック振動子のどちらでも使用できます。

この発振器はXTAL2出力上で供給電圧端振幅にする全振幅発振器です。これは雑音が多い環境や他のクロック入力を駆動するのに 適します。消費電流は19頁の「クリスタル用低電力発振器」よりも多くなります。全振幅クリスタル発振器がVCC=2.7~5.5Vに対してのみ動 作することに注意してください。

C1とC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです。こ のコンデンサの最適値は使用するクリスタル発振子やセラミック振動子、浮遊容量の量、そ の環境の電磁雑音に依存します。クリスタル発振子使用に対するコンデンサ選択につい て初期の指針のいくつかは表8-5.で与えられます。セラミック振動子については製造 業者によって与えられたコンデンサ値が使用されるべきです。

この動作種別は**表8-5**.で示されるようにCKSEL3~1ヒューズによって選択されます。

CKSEL0ヒュース はSUT1,0ヒュース と共に表8-6.で示されるように起動時間を選びます。

表8-5. クリスタル用全振幅発振器動作種別

CKSEL3~1	周波数範囲	推奨C1,2容量
011	0.4~20MHz	12∼22pF

注: 周波数が仕様(VCC依存)超の場合、 CKDIV8=0が可能ですが、分周後クロッ クが仕様内であることを保証せねばなり ません。

表8-6. クリスタル発振子/セラミック振動子用全振幅発振器起動遅延時間選択表

CKSEL0	SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの付加遅延 時間 (VCC=5.0V)	推奨使用法
	0 0	258×CK (注1)	14×CK+4.1ms	外部セラミック振動子、高速上昇電源
0	0 1	258×CK (注1)	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
U	1 0	1K×CK (注2)	14×CK	外部セラミック振動子、低電圧検出(BOD)リセット許可
	1 1	1K×CK (注2)	$14 \times \text{CK+4.1ms}$	外部セラミック振動子、高速上昇電源
	0 0	1K×CK (注2)	$14 \times \text{CK+65ms}$	外部セラミック振動子、低速上昇電源
1	0 1	16K×CK	14×CK	外部クリスタル発振子、低電圧検出(BOD)リセット許可
1	1 0	16K×CK	14×CK+4.1ms	外部クリスタル発振子、高速上昇電源
	1 1	16K×CK	$14 \times \text{CK+65ms}$	外部クリスタル発振子、低速上昇電源

注1: これらの選択はデバイスの最高周波数付近での動作でないとき、応用にとって起動での周波数安定性が重要でない場合だ け使用されるべきです。これらの選択はクリスタル発振子用ではありません。

注2: これらの選択はセラミック振動子での使用を意図され、起動での周波数安定性の保証します。デバイスの最高周波数付近での 動作でないとき、応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使用できます。

8.6. 校正付き内蔵RC発振器

既定による校正された内蔵RC発振器は概ね8.0MHzのクロックを供給します。電圧と温度に依存しますが、このクロックは使用者によって 高精度な校正ができます。より多くの詳細については172頁の表26-1.をご覧ください。このデバイスはCKDIV8ヒューズがプログラム(0)で出 荷されます。より多くの詳細については21頁の「システム クロック前置分周器」をご覧ください。

このクロックは表8-7.で示されるようにCKSELヒューズのプログラミングによってシステム クロックとして選択できます。 選択したなら、外部部品なし で動作します。リセット中、ハートウェアが発振校正(OSCCAL)レシブスタに予めプログラムされた校正値バイトを設定し、これによってRC発振器を 自動的に校正します。この校正の精度は表26-1.で工場校正として示されます。

ソフトウェアからOSCCALレジ、スタを変更することによって(発振校正レジ、スタ (OSCCAL)参照)、工場校正を使用するよりも高い精度を得るこ とができます。この校正の精度は表26-1.で使用者校正として示されます。

この発振器がチップ(システム)クロックとして使用されるとき、ウォッチドッグ発振器は未だウォッチドッグタイマとリセット付加遅延タイマに使用されます。 予め設定された校正値のより多くの情報については160頁の「発振校正値n'小」項をご覧ください。

この発振器が選択されると、起動時間は表8-8.で示されるようにSUTヒューズによって決定されます。

表8-7. 校正付き内蔵RC発振器動作種別 注: デバイスはこの選択で出荷されます。

CKSEL3~0 周波数範囲 (MHz) 0 0 1 0 7.3~8.1

注: 周波数範囲は暫定値で実際値はTBDです。

注: この8MHz周波数がデバイス仕様(VCCに依存)を越える場合、内部周波数を8分 周するためにCKDIV8ヒュース、をプログラム(0)にできます。

表8-8. 校正付き内蔵RC発振器用起動遅延時間選択表

SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの付加遅延 時間 (VCC=5.0V)	推奨使用法					
0 0	6×CK	14×CK	低電圧検出リセット(BOD)許可					
0 1	6×CK	14×CK+4.1ms	高速上昇電源					
10 (注1)	6×CK	14×CK+65ms	低速上昇電源					
1 1		(予約)						

注1: デバイスはこの選択で出荷されます。

8.7. 外部クロック信号

本デバイスは**図8-5**.で示されるように外部クロック信号を利用できます。外部クロックでデバイスを 走行するためには、CKSELヒュースが表8-1.で示されるようにプログラム(設定)されなければなり ません。

このクロック元が選択されると、起動時間は表8-9.で示されるようにSUTヒュース、によって決定されます。




表8-9. 外部クロック信号駆動用起動遅延時間選択表

SUT1,0	パワーダウン, パワーセーブ からの起動遅延時間	リセットからの付加遅延 時間 (VCC=5.0V)	推奨使用法					
0 0	6×CK	14×CK	低電圧検出(BOD)リセット許可					
0 1	6×CK	14×CK+4.1ms	高速上昇電源					
1 0	6×CK	14×CK+65ms	低速上昇電源					
11		(予約)						

外部クロックを供給するとき、MCUの安定な動作を保証するために供給したクロック周波数の急な変化を避けることが必要とされます。或るクロック周期から次への2%より大きな周波数変化は予測されない事態を引き起こします。このようなクロック周波数での変化中、MCUはリセットに保たれるのを保証することが必要とされます。

システム クロック前置分周器が安定な動作を保証しながら、内部クロック周波数の実行時変更の実現に使用できることに注意してください。 詳細については下の「**システム クロック前置分周器**」を参照してください。

8.8. クロック出力緩衝部(外部クロック出力)

このデバイスはシステム クロックをCLKOピンに出力できます。この出力を許可するには、CKOUTヒューズがプログラム(0)されなければなりません。この動作はチップのクロックがシステム上の他の回路を駆動する時用です。このヒューズがプログラム(0)されると、I/Oピンの標準動作は無視され、このクロックはリセット中も出力されます。CLKOがクロック出力を扱うとき、校正付き内蔵RC発振器を含む何れのクロック元も選択できます。システム クロック前置分周器が使用されると、CKOUTヒューズがプログラム(0)された時の出力は分周したシステム クロックです。

8.9. システム クロック前置分周器

ATmega8U2/16U2/32U2はシステム クロック前置分周器を持ち、システム クロックはクロック前置分周レジスタ(CLKPR)の設定によって分周できます。この特徴(機能)は必要とされる処理能力が低い時の消費電力削減に使用できます。これは全クロック種別で使用でき、CPUと全同期周辺機能のクロック周波数に影響を及ぼします。clk_{CPU}、clk_{FLASH}、clk_{I/O}は表8-10.で示された値によって分周されます。

前置分周器設定間を切り替えるとき、システム クロック前置分周器は中間(経過途中)の周波数が直前の設定に対応するクロック周波数または新規設定に対応するクロック周波数のどちらよりも高くなく、クロック系でグリッチが起きないことを保証します。

前置分周器として実行するリプルカウンタは分周されないクロック周波数で走行し、CPUのクロック周波数より速いかもしれません。従って例え(カウンタ値が)読めるとしても、前置分周器の状態を決めることはできず、1から他へのクロック分周値切り替えを行う正確な時間は必ずしも予測できません。CLKPS値が書かれる時から新規クロック周波数が活性(有効)になる前にT1+T2~T1+2×T2間かかります。この間で2つの有効なクロック端が生成されます。ここでのT1は直前のクロック周期、T2は新規前置分周器設定に対応する周期です。

予期せぬクロック周波数の変更を防ぐため、CLKPSビットの変更は次の特別な書き込み手順に従わなければなりません。

- ① クロック分周値変更許可(CLKPCE)ビットに1、CLKPR内の他の全ビットに0を書きます。
- ② (次からの)4周期以内にCLKPCEビットをOとする欲したCLKPS値を書きます。

前置分周器設定変更時、書き込み手続きが割り込まれないことを保証するため、割り込みは禁止されなければなりません。






8.10. PLL

このPLLはUSBインターフェース用の内部高周波数(48MHz)の生成に使用され、PLL入力は外部低周波数(XTAL1ピンからの外部クロック入力またはクリスタル発振器)から生成されます。

8.10.1. USBインターフェース用内部PLL

ATmega8U2/16U2/32U2の内部PLLは公称8MHz入力から6倍したクロック周波数を生成します。8MHzのPLL入力クロック元は、8MHzを生成する内部PLLクロック前置分周器の出力です。



8.11. クロック関係レジスタ

8.11.1. クロック選択レシ、スタの (Clock selection Register 0) CLKSELO

ピット	7	6	5	4	3	2	1	0	
(\$D0)	RCSUT1	RCSUT0	EXSUT1	EXSUT0	RCE	EXTE	-	CLKS	CLKSEL0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
初期値	0	0	0	0	内容参照	内容参照	0	内容参照	

■ ビット7.6 - RCSUT1.0: 校正付き内蔵RC発振器用SUT値 (SUT for RC oscillator)

これら2ビットは校正付き内蔵RC発振器用SUT値です。このRC発振器がヒューズビットによって設定されている場合、そのSUTヒューズがこれらのビット内に複写されます。この付加起動時間がリセット後だけ使用され、クロック切り替え後に使用されないため、ファームウェアでの変更は無効です。

■ ビット5,4 - EXSUT1,0:外部/低電力発振器用SUT値 (SUT for External Oscillator/Low Power Oscillator)

これら2ビットは外部発振器/低電力発振器用SUT値です。外部発振器/低電力発振器がヒューズ ビットによって設定されている場合、そのSUTヒューズがこれらのビット内に複写されます。ファームウェアは新しい値を書くことによって、これらのビットを変更できます。この値は外部発振器/低電力発振器の次の開始で使用されます。

■ ビット3 - RCE: 校正付き内蔵RC発振器許可(Enable RC Oscillator)

校正付き内蔵RC発振器を許可するには、RCEビットが論理1を書かれなければなりません。校正付き内蔵RC発振器を禁止するには、RCEビットが論理0を書かれなければなりません。

■ ビット2 - EXTE:外部/低電力発振器許可 (Enable External Oscillator/Low Power Oscillator)

外部発振器/低電力発振器を許可するには、EXTEビットが論理1を書かれなければなりません。外部発振器/低電力発振器を禁止するには、EXTEビットが論理0を書かれなければなりません。

■ ビット0 - CLKS: クロック選択 (Clock Selector)

CPUクロックとして外部発振器/低電力発振器を選択するには、CLKSビットが論理1を書かれなければなりません。CPUクロックとして校正付き内蔵RC発振器を選択するには、CLKSビットが論理0を書かれなければなりません。リセット後、ヒューズ ビット設定によって外部発振器/低電力発振器が選択されるなら、CLKSビットはハードウェアによって設定(1)されます。

ファームウェアは選択に先立ってクロックが正しく開始されているかを調べなければなりません。

8.11.2. クロック選択レシ、スタ1 (Clock selection Register 1) CLKSEL1

ピット	7	6	5	4	3	2	1	0	
(\$D1)	RCCKSEL3	RCCKSEL2	RCCKSEL1	RCCKSEL0	EXCKSEL3	EXCKSEL2	EXCKSEL1	EXCKSEL0	CLKSEL1
Read/Write	R/W								
初期値	0	0	1	0	0	0	0	0	

■ ビット7~4 - RCCKSEL3~0: 校正付き内蔵RC発振器用CKSEL値(CKSEL for RC oscillator)

校正付き内蔵RC発振器用クロック設定。リセット後、本レジスタ内のこの部分は校正付き内蔵RC発振器に対応する値'0010'が格納されます。校正付き内蔵RC発振器への切り替え前のファームウェアによるこの値の変更は、校正付き内蔵RC発振器が開始しなくなるため禁止されます。

■ ビット3~0 - EXCKSEL3~0: 外部/低電力発振器用CKSEL値 (CKSEL for External Oscillator/Low Power Oscillator)

外部発振器/低電力発振器用クロック設定。リセット後、外部発振器/低電力発振器がヒューズビットによって選択されているなら、本レジスタ内のこの部分はそのヒューズ設定が格納されます。ファームウェアはクロック切り替え後、起動時間を変更するためにこれを修正できます。

8.11.3. クロック状態レジスタ (Clock Status Register) CLKSTA

ピット	7	6	5	4	3	2	1	0	
(\$D2)	_	-	-	-	-	-	RCON	EXTON	CLKSTA
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	内容参照	内容参照	

■ ビット7~2 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット1 - RCON: 校正付き内蔵RC発振器ON (RC oscillator On)

校正付き内蔵RC発振器が走行中なら、本ビットはハードウェアによって設定(1)されます。校正付き内蔵RC発振器が停止なら、本ビットはハードウェアによって解除(0)されます。

■ ビット0 - EXTON:外部/低電力発振器ON (External Oscillator/Low Power Oscillator On)

外部発振器/低電力発振器が走行中なら、本ビットはハードウェアによって設定(1)されます。外部発振器/低電力発振器が停止なら、本ビットはハードウェアによって解除(0)されます。

8.11.4. 発振校正レジスタ (Oscillator Calibration Register) OSCCAL

ピット	7	6	5	4	3	2	1	0	_
(\$66)	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	OSCCAL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値				デ゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙	有の校正値				

■ ビット7~0 - CAL7~0:発振校正値 (Oscillator Calibration Value)

発振校正レシ、スタは発振器周波数の偏差処理を省くための内蔵発振器の調整に使用されます。チップのリセット中、172頁の表26-1.で指定されるように工場で校正された周波数を与える、予めプログラムされた値が本レシ、スタへ自動的に書かれます。応用ソフトウェアは発振器周波数を変更するために、このレシ、スタに書くことができます。この発振器は表26-1.で指定される周波数に校正できます。この範囲外への校正は推奨されません。

この発振器はフラッシュ メモリとEEPROMの書き込みアクセス時間に使用され、これらの書き込み時間はそれに応じて影響されることに注意してください。フラッシュ メモリまたはEEPROMが書かれる場合、8.8MHzより高く校正してはいけません。そうでなければ、フラッシュ メモリまたはEEPROM書き込みは失敗するかもしれません。

CAL7ビットは発振器に対する操作範囲を決めます。このビットの(0)設定は低周波数範囲になり、(1)設定は高周波数範囲になります。この2つの周波数範囲は重複し、別の言葉では、OSCCAL=\$7F設定はOSCCAL=\$80設定より高い周波数になります。

CAL6~0ビットは選択した範囲内の周波数調整に使用されます。\$00設定はその範囲の最低周波数になり、\$7F設定はその範囲の最高周波数になります。





8.11.5. クロック前置分周レジスタ (Clock Prescale Register) CLKPR

ピット	7	6	5	4	3	2	1	0	
(\$61)	CLKPCE	-	-	-	CLKPS3	CLKPS2	CLKPS1	CLKPS0	CLKPR
Read/Write	R/W	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	内容参照	内容参照	内容参照	内容参照	

■ ビット7 - CLKPCE: クロック分周値変更許可 (Clock Prescaler Change Enable)

CLKPSビットの変更を許可するためにCLKPCEビットは論理1を書かれなければなりません。CLKPCEビットは同時にCLKPRの他の全 ビットが0を書かれる時だけ更新されます。CLKPCEは書き込み後4クロック周期またはCLKPSビット書き込み時、ハードウェアによって解除(0)されます。この制限時間(4クロック周期)内のCLKPCEビット再書き込みは制限時間の延長もCLKPCEビットの解除(0)も行いません。

■ L'ット6~4 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット3~0 - CLKPS3~0: クロック分周値選択 (Clock Prescaler Select Bits 3~0)

これらのビットは選択したクロック元と内部システム クロック間の分周値を定義します。これらのビットは応用の必要条件に合わせた各種クロック周波数を実行時に書けます。分周値が使用されると、分周器はMCUへの主クロックを分周し、全ての同期周辺機能の速度が減じられます。分周値は表8-10.で与えられます。

CKDIV8ビュース、がCLKPSビットの初期値を決めます。CKDIV8が非プログラム(1)にされると、CLKPSビットは、0000 にリセットされます。CKDIV8がプログラム(0)されると、CLKPSビットは起動時に8分周を与える、0011 にリセットされます。現在の動作条件でデバイスの最高周波数より高い周波数のクロック元を選択した場合、この機能が使用されるべきです。CKDIV8ヒュース、設定に拘らず、どの値もCLKPSビットへ書けることに注意してください。応用ソフトウェアは現在の動作条件でデバイスの最高周波数より高い周波数のクロック元を選択した場合、充分な分周値が選択されることを保証しなければなりません。このデバイスはCKDIV8ヒュース、がプログラム(0)で出荷されます。

表8-10. クロック前置分周器選択 CLKPS3 CLKPS2 0 CLKPS₁ CLKPS0 0 分周値(数) 2 8 16 32 64 128 256 (予約) 1 4

8.11.6. PLL制御/状態レジスタ (PLL Control and Status Register) PLLCSR

ピット	7	6	5	4	3	2	1	0	_
\$29 (\$49)	-	-	-	DIV5	DIV3	PINDIV	PLLE	PLOCK	PLLCSR
Read/Write	R	R	R	R	R	R/W	R/W	R	
初期値	0	0	0	0	0	0	0	0	

■ L ット7~5 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

- ビット4 DIV5: PLL入力前置分周1:5選択 (PLL Input prescaler(1:5))
- ビット3 DIV3: PLL入力前置分周1:3選択 (PLL Input prescaler(1:3))
- ビット2 PINDIV: PLL入力前置分周1:1,1:2選択 (PLL Input prescaler(1:1,1:2))

これらのビットは8MHzか16MHzのどちらかからPLL用の8MHz入力クロックを生成するための、PLL入力前置分周器の形態設定を許します。

8MHzクロック元使用時、このビットはPLL(1:1)を許可するのに先立って0に設定されなければなりません。 16MHzクロック元使用時、このビットはPLL(1:2)を許可するのに先立って1に設定されなければなりません。

■ ビット1 - PLLE: PLL許可 (PLL Enable) (訳注: 不適切な原書内容を修正)

PLLEが設定(1)されると、PLLが起動され、必要ならばPLL基準クロックとして校正付き内蔵RC発振器が始動されます。PLLがシステムクロック元として選択される場合、本ビットの値は常に1です。

■ ビット0 - PLOCK: PLL固定化検出 (PLL Lock Detector)

PLOCKビットが設定(1)されると、PLLが基準クロックに固定化され、USBに対するclkusB使用は安全です。PLL許可後、PLLが固定化するのに約1~100msかかります。PLOCKを解除(0)するにはPLLEを解除(0)してください。

9. 電力管理と休止形態

9.1. 概要

休止形態は応用でMCU内の未使用部を一時停止することを可能にし、それによって節電します。AVRは応用で必要な消費電力に 仕立てることを使用者に許す様々な休止形態を提供します。

9.1. 休止形態種別

17頁の図8-1.はATmega8U2/16U2/32U2の各種クロック系統とその配給を示します。この図は適切な休止形態を選択する助けになります。表9-1.は各種休止形態、それらの起動元を示します。

表9-1. 各休止形態に於ける動作クロック範囲と復帰起動要因

		動	作クロック範囲	ŧ	動作発振器		復帰起動要因 (割り込み)							
	休止種別	clk _{CPU}	clk _{FLASH}	clk _{IO}	主クロック供給元	INTn ピン変化 割り込み	SPM EEPROM 操作可	ウォッチ ト゛ック゛	USB 同期系	USB 非同期系	その他 I/O			
	アイドル			0	0	0	0	0	0	3	0			
	ハ゜ワータ゛ウン					2		0		3				
	パプーセーブ					2		0		3				
	スタンバイ (注1)				0	2		0		3				
拡	張スタンバイ(注1)				0	2		0		3				

注1: クロック元として外部クリスタル発振子またはセラミック振動子が選択された場合だけの推奨です。

- ② INT7~4についてはレベル割り込みだけです。
- USB非同期系割り込みはWAKEUPIだけです。

5つの休止形態の何れかへ移行するには休止形態制御レシ、スタ(SMCR)の休止許可(SE)ビットが論理1を書かれ、SLEEP命令が実行されなければなりません。SMCRの休止種別選択(SM2~0)ビットは、SLEEP命令によって活性(有効)にされる休止形態(アイドル、パワーダウン、パワーセーブ、スタンバイ、拡張スタンバイ)のどれかを選びます。一覧については表9-2.をご覧ください。

MCUが休止形態中に許可した割り込みが起こると、MCUは起動します。その時にMCUは起動時間に加えて4周期停止され、割り込みルーチンを実行し、そしてSLEEP命令の次の命令から実行を再開します。デバイスが休止から起動するとき、レジスタファイルとSRAMの内容は変えられません。休止形態中にリセットが起こると、MCUは起動し、リセット ベクタから実行します。

9.3. アイドル動作

休止種別選択(SM2~0)ビットが'000'を書かれるとき、SLEEP命令はMCUをア仆ル動作へ移行させ、CPUを停止しますが、USB、SPI、USART、アナログ比較器、タイマ/カウンタ、ウォッチドッグ、割り込み機構の継続動作を許します。この休止形態は基本的にclkCPUとclk FLASHを停止する一方、他のクロックに走行を許します。

アイトル動作はMCUにタイマ溢れやUSARTの送信完了や(SOFI,WAKEUPI...のような)いくつかのUSB割り込みなどの内部割り込みだけでなく、外部で起動された割り込みからの起動も可能にします。アナロケ比較器割り込みからの起動が必要とされないなら、アナロケ比較器制御/状態レジスタ(ACSR)のアナロケ比較器禁止(ACD)ビットを設定(1)することにより、アナロケ比較器を電源断にできます。これはアイ・ル動作での消費電力を削減します。

9.4. パワーダウン動作

SM2~0ビットが'010'を書かれると、SLEEP命令はMCUをパワーダウン動作へ移行させます。この動作では外部発振器が停止される一方で外部割り込み、ウォッチドッグ機能は(許可されていれば)継続して動作します。外部リセット、ウォッチドッグリセット、低電圧検出(BOD)リセット、INT7~4の外部レヘル割り込み、INT3~0の外部割り込み、ピン変化割り込み、USB非同期割り込み元(WAKEUPIのみ)だけがMCUを起動できます。この休止形態は基本的に生成した全てのクロックを停止し、非同期部の動作だけを許します。

レベルで起動した割り込みがパワーダウン動作からの復帰に使用される場合、MCUを起動するためには変更したレベルが一定時間保持されなければならないことに注意してください。詳細については40頁の「**外部割り込み**」を参照してください。

パワーダウン動作から起動するとき、起動条件が起きてから起動の効果が現れるまで遅延があります。これは停止されてしまっている後の再始動と安定になることをクロックに許します。この起動(遅延)時間は18頁の「**クロック元**」で記述されるように、リセット遅延時間を定義するのと同じCKSELヒューズによって定義されます。

9.5. パワーセーブ動作

SM2~0ビットが'011'を書かれると、SLEEP命令はMCUをパワーセーブ動作へ移行させます。本動作はパワーダウン動作と同じです。この動作種別は上位製品との互換目的用に維持されています。





9.6. スタンバイ動作

外部クリスタル発振子/セラミック振動子クロック種別が選択され、休止種別選択(SM2~0)ビットが'110'のとき、SLEEP命令はMCUをスタンバイ動作へ移行させます。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてパワーダウン動作と同じです。デバイスはスタンバイ動作から6クロック周期で起動します。

9.7. 拡張スタンバイ動作

外部クリスタル発振子/セラミック振動子クロック種別が選択され、SM2~0ビットが、111'のとき、SLEEP命令はMCUを拡張スタンバイ動作へ移行させます。この動作は(外部クリスタル用)発振器が走行(動作)を保たれる例外を除いてパワーセーブ動作と同じです。故に拡張スタンバイ動作はスタンバイ動作と同じですが、これも互換目的用に維持されます。デバイスは拡張スタンバイ動作から6クロック周期で起動します。

9.8. 電力削減

電力削減レシ、スタ(PRRn)は消費電力を削減するために個別周辺機能へのクロックを停止する方法を提供します。詳細については27頁の「電力削減レシ、スタの(PRRO)」と28頁の「電力削減レシ、スタ1(PRR1)」をご覧ください。周辺機能は現状で固定化され、I/Oレシ、スタは読み込みも書き込みもできません。クロックを停止している時に周辺機能によって使用されていた資源は占有されたままなので、その周辺機能は殆どの場合、クロックを停止する前に禁止されるべきです。周辺機能部の起動は電力削減レシ、スタ (PRRn)のビットを解除(0)することによって行い、その周辺機能部を停止前と同じ状態にします。

周辺機能部の停止は全体に亘る重要な消費電力の削減のために活動動作とアイドル動作で使用できます。その他の休止形態ではクロックが予め停止されます(訳注:共通性から本行追加)。

9.9. 消費電力の最小化

これらはAVRが制御するシステムで消費電力の最小化を試みる時に考慮するためのそれぞれの検討点です。一般的に休止形態は可能な限り多く使用されるべきで、休止種別は動作するデバイスの機能が可能な限り少なくなるために選択されるべきです。必要とされない全ての機能は禁止されるべきです。特に次の機能部は最低可能消費電力の達成を試みるとき、特別な考慮を必要とするでしょう。

9.9.1. アナログ比較器

アイドル動作へ移行するとき、アナロケド・・
大力として内部基準電圧を使用する設定の場合、全休止形態でのアナロゲ・比較器は自動的に禁止されます。しかしアナロゲ・比較器が入力として内部基準電圧を使用する設定の場合、全休止形態でアナロゲ・比較器は禁止されるべきです。
さもなければ、内部基準電圧は休止形態と無関係に許可されます。アナロゲ・比較器設定法の詳細については144頁の「アナロゲ・比較器」を参照してください。

9.9.2. 低電圧検出器(BOD)

低電圧検出器(BOD)が応用で必要とされないなら、この部署はOFFにされるべきです。低電圧検出器がBODLEVELヒューズによって許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。低電圧検出器(BOD)設定法の詳細については30頁の「低電圧検出(BOD)」を参照してください。

9.9.3. 内部基準電圧

内部基準電圧は低電圧検出器(BOD)、アナログ比較器によって必要とされる時に許可されます。これら部署が上の項目で記述されたように禁止されると、内部基準電圧は禁止され、電力を消費しません。再び許可する場合、この出力が使用される前に使用者は基準電圧へ起動(安定時間)を与えなければなりません。基準電圧が休止形態でON保持される場合、この出力は直ちに使用できます。起動時間の詳細については31頁の「内部基準電圧」を参照してください。

9.9.4. ウォッチト・ック・タイマ

ウォッチト、ック、タイマが応用で必要とされないなら、この部署はOFFにされるべきです。ウォッチト、ック、タイマが許可されていると全休止形態で許可され、故に常時電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。ウォッチト、ック、タイマ設定法の詳細については31頁の「ウォッチト、ック、タイマ」を参照してください。

9.9.5. ホートピン

休止形態へ移行するとき、全てのポート ピンは最小電力使用に設定されるべきです。最も重要なことはその時にピンが抵抗性負荷を駆動しないのを保証することです。I/Oクロック(clkɪ/O)とA/D変換クロック(clkADC)の両方が停止される休止形態ではデバイスの入力緩衝部が禁止されます。これは必要とされない時に入力論理回路によって電力が消費されないことを保証します。いくつかの場合で入力論理回路は起動条件を検出するために必要とされ、その時は許可されます。どのピンが許可されるかの詳細については45頁の「デジタル入力許可と休止形態」を参照してください。入力緩衝部が許可され、入力信号が浮いている状態のままか、またはアナログ信号電圧がVCC/2付近の場合、入力緩衝部は過大な電力を消費するでしょう。

アナログ入力ピンに対するデジタル入力緩衝部は常に禁止されるべきです。入力ピンでのVCC/2付近のアナログ信号入力は活動動作でも重要な電流を引き起こし得ます。デジタル入力緩衝部はデジタル入力禁止レジスタ(DIDRI)の書き込みによって禁止できます。詳細については145頁の「デジタル入力禁止レジスタ1(DIDRI)」を参照してください。

9.9.6. 内蔵デバッグ機能 (dW)

内蔵デバッグ機能がDWENヒュース、によって許可され、チップが休止形態へ移行すると、主クロック元は許可に留まり、従って常に電力を消費します。これはより深い休止形態での総消費電流にとって重要な一因になります。

9.10. 電力管理用レジスタ

9.10.1. 休止形態制御レジスタ (Sleep Mode Control Register) SMCR

この休止形態制御レジスタは電力管理用の制御ビットを含みます。

ピット \$33 (\$53)	7	6	5 _	4	3 SM2	2 SM1	1 SM0	0 SE	SMCR
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	I omort
初期値	0	0	0	0	0	0	0	0	

■ ビット7~4 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット3~1 - SM2~0: 休止種別選択 (Sleep Mode Select Bit 2, 1 and 0)

これらのビットは**表9-2**.で示される利用可能な5つの休止形態の1つを選択します。

表9-2. 作	木止形態	種別選	択
SM2	SM1	SM0	休止形態種別
0	0	0	アイドル動作
0	0	1	(予約)
0	1	0	パプーダウン動作
0	1	1	パプーセーフ・動作
1	0	0	(予約)
1	0	1	(予約)
1	1	0	スタンバイ動作 (注)
1	1	1	拡張スタンバイ動作(注)

注: (拡張)スタンバイ動作は外部クリスタル発振子または セラミック振動子での使用だけが推奨されます。

■ ビット0 - SE: 休止許可 (Sleep Enable)

SLEEP命令が実行される時にMCUを休止形態へ移行させるには、休止許可(SE)ビットが論理1を書かれなければなりません。MCUの目的外休止形態移行を避けるため、SLEEP命令実行直前に休止許可(SE)ビットを設定(1)し、起動後直ちに解除(0)することが推奨されます。

9.10.2. 電力削減レジスタ0 (Power Reduction Register 0) PRR0

ピット	7	6	5	4	3	2	1	0	_
(\$64)	_	-	PRTIM0	-	PRTIM1	PRSPI	-	-	PRR0
Read/Write	R	R	R/W	R	R/W	R/W	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7,6 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット5 - PRTIM0: タイマ/カウンタ0電力削減 (Power Reduction Timer/Counter0)

このビットへの1書き込みはタイマ/カウンタ0部を停止します。タイマ/カウンタ0が許可されると、停止前と同様に動作は継続します。

■ ビット4 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読まれます。

■ ビット3 - PRTIM1: タイマ/カウンタ1電力削減 (Power Reduction Timer/Counter1)

このビットへの1書き込みはタイマ/カウンタ1部を停止します。タイマ/カウンタ1が許可されると、停止前と同様に動作は継続します。

■ ビット2 - PRSPI: 直列周辺インターフェース電力削減 (Power Reduction Serial Peripheral Interface)

このビットへの1書き込みはその部分へのクロック停止によって直列周辺インターフェース(SPI)を停止します。SPIの再起動時、SPIは正しい動作を保証するために再初期化されるべきです。

■ ビット1,0 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。





9.10.3. 電力削減レジスタ1 (Power Reduction Register 1) PRR1

ピット	7	6	5	4	3	2	1	0	
(\$65)	PRUSB	-	-	-	-	_	-	PRUSART	PRR1
Read/Write	R/W	R	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - PRUSB: USB電力削減 (Power Reduction USB)

このビットへの1書き込みはその部分へのクロック停止によってUSBを停止します。USBの再起動時、USBは正しい動作を保証するために再初期化されるべきです。

■ ビット6~1 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット0 - PRUSART: USART電力削減 (Power Reduction USART)

このビットへの1書き込みはその部分へのクロック停止によってUSARTを停止します。USARTの再起動時、USARTは正しい動作を保証するために再初期化されるべきです。

10. システム制御とリセット

10.1. AVRのリセット

リセット中、全てのI/Oレシ、スタはそれらの初期値に設定され、プログラムはリセット ベクタから実行を開始します。リセット ベクタに配置される命令は、きっとリセット処理ルーチンへのJMP(絶対分岐)命令でしょう。プログラムが決して割り込み元を許可しないなら、割り込みへ、クタは使用されず、これらの位置に通常のプログラムコートが配置できます。これはリセット ベクタが応用領域の一方、割り込みへ、クタがブート領域の場合やその逆も同様です。図10-1.の回路構成図はリセット論理回路を示します。173頁の「システムとリセットの特性」はリセット回路の電気的特性を定義します。


AVRのI/Oポートはリセット元が有効になると直ちにそれらの初期状態にリセットされます。これはどのクロック元の走行も必要ありません。

全てのリセット元が無効にされてしまった後、遅延計数器(タイマ)が始動され、内部リセットを引き伸ばします。これは通常動作開始前に安定電圧へ達することを電源に許します。遅延タイマの遅延時間はSUTヒューズとCKSELヒューズを通して使用者によって定義されます。この遅延時間についての各種選択は18頁の「クロック元」で示されます。

10.2. リセット元

ATmega8U2/16U2/32U2には次の5つのリセット元があります。


- ・ **電源ONリセット・・・・・** 供給電圧が電源ONリセット閾値電圧(VPOT)以下でMCUがリセットされます。
- ・外部リセット・・・・・・・ RESET ピンが最小パルス幅以上Lowレベルに保たれると、MCUがリセットされます。
- ・ウォッチドッグ リセット・・・ ウォッチト、ッグが許可され、ウォッチト、ック タイマが終了すると、MCUがリセットされます。
- ・低電圧リセット・・・・・ 低電圧検出が許可され、供給電圧(VCC)が低電圧検出電圧(VBOT)以下でMCUがリセットされます。
- ・USBリセット・・・・・・・ USB部が許可され、USBリセットを検出すると、MCUはリセットされます。このリセットではUSB部が許可に留まり、故にデバイスがバスに接続された状態に留まることに注意してください。




10.2.1. 電源ONリセット

電源ONリセット(POR)パルスはチップ上の検出回路によって生成されます。検出電圧は173頁の「システムとリセットの特性」で定義されます。POR信号はVCCが検出電圧以下の時は必ず活性(有効)にされます。POR回路は供給電圧異常検出は勿論、始動リセットの起動にも使用できます。

電源ONJセット回路はデバイスが電源投入でリセットされることを保証します。電源ONJセット閾値電圧(VPOT)への到達はVCCの上昇後にデバイスがどのくらいリセットを保つかを決める遅延計数器(タイマ)を起動します。VCCがこの検出電圧以下に低下すると、リセット信号はどんな遅延もなく再び有効にされます。










10.2.2.. 外部リセット


外部リセットはRESETt°ンのLowレヘールによって生成されます。クロックが動いていなくても、最小ハールス幅(173頁の「システムとリセットの特性」参照)以上のリセットハールスはリセットを生成します。短すぎるハールスはリセット生成が保証されません。印加された信号の上昇がリセット閾値電圧(VRST)に達すると(遅延タイマを起動し)、遅延タイマは遅延時間(trour)経過後にMCUを始動します。



10.2.3. 低電圧(ブラウンアウト)検出リセット

ATmega8U2/16U2/32U2には固定化された起動(検出)電圧と比較することで動作中のVCCを監視するチップ上の低電圧検出(BOD)回路があります。BODの起動電圧はBODLEVELヒュース によって選択できます。この起動電圧はスパイク対策BODを保証するためにヒステリシスを持ちます。検出電圧のヒステリシスはVBOT+= VBOT+ VHYST/2、VBOT-=VBOT-VHYST/2と解釈されるべきです。


BODが許可され、VCCが起動電圧以下に下降すると(**図10-5**.の VBOT-)、低電圧Jセットが直ちに有効とされます。VCCが起動電圧以上に上昇すると(**図10-5**.のVBOT+)、(遅延タイマが起動され)遅延タイマは遅延時間(t_{TOUT})経過後にMCUを始動します。



BOD回路は電圧が173頁の「システムとリセットの特性」で与えられるtBOD時間より長く起動電圧以下に留まる場合のみ、VCCでの低下を検出します。


10.2.4. ウォッチト・ック・リセット

ウォッチト、ック、時間経過時、(内部的に)1CK周期幅の短いリセット パルスを生成します。このパルスの下降端で遅延タイマは遅延時間(t_{TOUT})の計時を始めます。ウォッチト、ック、タイマ操作の詳細については31頁の「ウォッチト、ック、タイマ」を参照してください。



10.2.5. USBリセット

USB部が許可され、USBリセットMCU機能が許可で設定され、そして有効なUSBリセット信号が検出されると、USB部が許可に留まることを除いてマイクロコントローラはリセットされます。これはリセット中とリセット後にバスへの接続を保つ一方で、ファームウェアの信頼性強化をデバイスに許します。



10.3. 内部基準雷圧

ATmega8U2/16U2/32U2は内部基準電圧が特徴です。この基準電圧は低電圧検出(BOD)に使用され、アナログ比較器の入力としても使用できます。

10.3.1. 基準電圧許可信号と起動時間

この基準電圧には使用されるべき方法に影響を及ぼすかもしれない起動時間があります。この起動時間は173頁の「システムとリセットの特性」で与えられます。 節電のために、この基準電圧は常にONではありません。この基準電圧は次の状態中ONです。

- ① 低電圧検出リセット許可時 (BODLEVEL ヒュース のプログラム(0)により)
- ② アナログ比較器基準電圧接続時 (アナログ比較器制御/状態レジスタ(ACSR)の基準電圧入力選択(ACBG)=1)

従って低電圧検出(BOD)が許可されていないと、ACBGの設定(=1)後、使用者はアナログ比較器出力が使用される前に基準電圧へ起動時間を与えなければなりません。パワーダウン動作での消費電力を減らすため、使用者はパワーダウン動作へ移行する前に基準電圧がOFFされるのを保証することで上の2つの状態を避けられます。

10.4. ウォッチト・ック タイマ


10.4.1. 特徴

- 独立した内蔵発振器からのクロック駆動
- 3つの動作種別
 - ○割り込み
 - システム リセット
 - 割り込みとシステム リセット
- 選択可能な16ms~245sの計時完了時間
- 安全動作用のウォッチトック常時ONハートウェア ヒュースが可能
- 1経過時間到達後の早期警告、2経過時間到達後の設定可能なリセット (操作動作参照)

10.4.2. 概要

ATmega8U2/16U2/32U2は強化したウォッチトック、タイマ(WDT)を持ちます。このWDTはチップ。上の独立した128kHz発振器の間隔で計時するタイマです。WDTは計数器が与えられた計時完了値に達した時に割り込みまたはシステムリセットを生じます。通常動作では計時完了値へ達する前に計数器を再始動するためにシステムはウォッチトッグ、リセット(WDR)命令を使用する必要があります。システムが計数器を再始動しなければ、割り込みまたはシステムリセットが起こるでしょう。

割り込み動作種別では、タイマ計時完了時にWDTが割り込みを生じます。この割り込みは休止形態からデバイスを起動するためや一般的なシステムタイマとしても使用できます。1つの例は或る動作に対して許された最大時間を制限することで、その動作が予測されたより長く走行する時に割り込みを生じます。システムリセット動作種別ではタイマ計時完了時にWDTがリセットを生じます。これは一般的にコード外走行の場合の中断を防止するのに使用されます。3つ目の動作種別は先



に割り込みを生じ、その後にシステム リセット動作種別に切り替えることで、他の2つの動作種別の組み合わせとなる、割り込み及びシステム リセット動作種別です。この動作種別は例えばシステム リセットに先立って重要なパラメータを保存することによって安全な停止を許します。

これらの動作種別に加えて、WDT計数器の初回経過時に割り込みを生成するために、早期警告割り込みが許可できます。

ウォッチト、ック、常時ON(WDTON)ヒュース、のプログラム(0)はウォッチト、ック、タイマをシステム リセット動作種別に強制します。このヒュース、のプログラム(0)でシステム リセット動作(WDE)ヒ、ットと割り込み動作(WDIE)ヒ、ットは各々、'1'と'0'に固定されます。





更にプログラム保護を保証するために、ウォッチドッグ設定の変更は時間制限手順に従わなければなりません。システム リセット許可(WDE)の解除と計時完了時間設定の変更についての手順は次の通りです。

- ① 同じ操作(命令)でウォッチドッケで変更許可(WDCE)とWDEに論理1を書きます。WDEビットの直前の値に拘らず、論理1がWDEに書かれなければなりません。
- ② 次からの4クロック周期内に同じ操作(命令)で欲したWDEとウォッチト、ック、タイマ前置分周選択(WDP3~0)と、ットを書きますが、WDCEと、ットは解除(0)されてです。これは1操作(命令)で行わなければなりません。

WDT前置分周器が2のべき乗分周係数(2,4,8,...)だけを許す一方で、このWDT周辺機能はクロック元で直接的に働くクロック分周器も含みます。この分周器は奇数分周係数(3,5,7)を扱います。前置分周器との組み合わせで大きな経過時間数値が得られます。

この分周係数変更は最初にシステム リセット動作(WDE)ビットとウォッチドック゚変更許可(WDCE)ビットが設定(1)されなければならず、そしてウォッチドック゚タイマ クロック分周(WDTCKD)レシ゚スタ内に新規分周値を格納するのに4周期が利用可能な時間制限手順によっても規則化されます。本操作後、WDEが設定(1)に留まることに注意してください。従って操作順の重要性に留意してください。前置分周器と分周器の指定値とで割り込み動作でWDTを設定するとき、分周レジスタ(WDTCKD)は前置分周レジスタ(WDTCSR)に先立って設定されなければなりません。

- ① WDEとWDCEを設定(1)します。
- ② WDTCKD内に分周係数を設定します。
- ③ WDCEが自動的に解除(0)されるのを待ちます(2周期以上待機)。
- (4) 再びWDEとWDCEを設定(1)します。
- ⑤ 同一操作内でWDEを解除(0)、割り込み動作(WDIE)を設定(1)し、WDTCSR内に前置分周係数を設定します。
- ⑥ 今やシステムは割り込み専用動作に正しく設定されています。この2つの操作の反転操作は「割り込み及びシステム リセット動作」に帰着し、WDEを解除(0)するために3つ目の操作を必要とするでしょう。

次のコート・例はウォッチト・ッグ タイマをOFFに切り替えるアセンブリ言語とC言語の関数を示します。本例は(例えば全割り込み禁止によって)割り込みが制御され、それ故これらの関数実行中に割り込みが起きない前提です。

```
アセンブリ言語プログラム例
WDT OFF:
            CLI
                                                        ;全割り込み禁止
            WDR
                                                        ;ウォッチドッグ タイマ リセット
            IN
                   R16, MCUSR
                                                        ;MCUSR値を取得
                   R16, ~ (1<<WDRF)
            ANDI
                                                        ;WDRF論理0値を取得
                                                        ;ウォッチト、ック゛リセット フラク゛(WDRF)解除
                   MCUSR, R16
            OUT
            LDS
                   R16, WDTCSR
                                                        ;現WDTCSR値を取得(他ビット保護用)
                   R16, (1<<WDCE) | (1<<WDE)
                                                        ;WDCEとWDE論理1値を設定
            ORI
            STS
                   WDTCSR, R16
                                                        ;WDCEとWDEに論理1書き込み
            LDT
                   R16. (0<<WDE)
                                                        ;WDE論理0値を取得
                                                        ;ウォッチドッグ禁止
                   WDTCSR, R16
            STS
            SEI
                                                        ;全割り込み許可
                                                        ;呼び出し元へ復帰
            RET
C言語プログラム例
void WDT_off(void)
    __disable_interrupt();
                                                        /* 全割り込み禁止 */
    __watchdog_reset();
                                                       /* ウォッチト`ック` タイマ リセット */
    MCUSR &= ^{\sim}(1 << \text{WDRF});
                                                       /* ウォッチト、ック、リセット フラク(WDRF)解除 */
    WDTCSR = (1 << WDCE) | (1 << WDE);
                                                       /* WDCEとWDEに論理1書き込み */
    WDTCSR = 0x00;
                                                       /* ウォッチト、ック、禁止 */
                                                       /* 全割り込み許可 */
    __enable_interrupt();
```

注: 5頁の「**¬ート**・例」をご覧ください。

注: ウォッチドッグが偶然に許可されると(例えばポインタの逸脱や低電圧(プラウンアウト)状態)、デバイスはリセットし、ウォッチドッグは許可に留まります。コードがウォッチドッグ操作の初期設定をしなければ、これは計時完了の無限繰り返しを引き起こすかもしれません。この状態を避けるため、応用ソフトウェアは例えウォッチドッグが使用されなくても、初期化ルーチンでWDRFフラグとWDE制御ビットを常に解除(0)すべきです。

次のコートが例はウォッチトッグタイマの計時完了値変更用のアセンブリ言語とC言語の関数を示します。

```
アセンブリ言語プログラム例
WDT_PRS:
                                                       ;全割り込み禁止
           CLI
            WDR
                                                       ;ウォッチトック゛タイマ リセット
            LDS
                   R16, WDTCSR
                                                       ;現WDTCSR値を取得(他ビット保護用)
            ORI
                   R16, (1<<WDCE) | (1<<WDE)
                                                       ;WDCEとWDE論理1値を設定
            STS
                   WDTCSR, R16
                                                       ;WDCEとWDEに論理1書き込み
                   R16, (1<<WDE) | (1<<WDP2) | (1<<WDP0)
                                                       ;WDE=1,計時間隔=0.5s値を取得
            LDT
                   WDTCSR, R16
                                                       ;0.5s監視間隔リセット動作開始
            STS
                                                       ;全割り込み許可
            SEI
            RET
                                                       ;呼び出し元へ復帰
C言語プログラム例
void WDT_off(void)
    __disable_interrupt();
                                                      /* 全割り込み禁止 */
    __watchdog_reset();
                                                      /* ウォッチト`ック` タイマ リセット */
    WDTCSR = (1 << WDCE) | (1 << WDE);
                                                      /* WDCEとWDEに論理1書き込み */
    WDTCSR = (1 << WDE) | (1 << WDP2) | (1 << WDP0);
                                                      /* 0.5s 監視間隔リセット動作開始 */
    __enable_interrupt();
                                                      /* 全割り込み許可 */
注: 5頁の「コート・例」をご覧ください。
```

10.5. リセット関係レジスタ

10.5.1. MCU状態レジスタ (MCU Status Register) MCUSR

MCU状態レジスタはどのリセット元がMCUリセットを起こしたかの情報を提供します。

タイマはWDPビットのどんな変更にも先立ってリセット(WDR命令)されるべきです。

ピット	7	6	5	4	3	2	1	0	_
\$34 (\$54)	-	-	USBRF	-	WDRF	BORF	EXTRF	PORF	MCUSR
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	内容参照	内容参照	内容参照	内容参照	

■ ビット7,6 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット5 - USBRF: USBリセット フラク (USB Reset Flag)

このビットはUSBリセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

■ ビット4 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読まれます。

■ ビット3 - WDRF: ウォッチドック゛リセット フラク゛(Watchdog Reset Flag)

このビットはウォッチドッグ リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

■ ビット2 - BORF: 低電圧リセット フラク (Brown-Out Reset Flag)

このビットは低電圧リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

■ L'ット1 - EXTRF:外部リセット フラク (External Reset Flag)

このビットは外部リセットが起こると設定(1)されます。このビットは電源ONリセットまたは、このフラグへの論理0書き込みによってリセット(0)されます。

■ ビット0 - PORF: 電源ONリセット フラク (Power-on Reset Flag)

このビットは電源ONリセットが起こると設定(1)されます。このビットはこのフラグへの論理0書き込みによってのみリセット(0)されます。

リセット条件の確認にリセット フラグを使用するため、使用者はプログラム内で可能な限り早くMCUSRを読み、そして解除(0)すべきです。別のリセットが起こる前にこのレジスタが解除(0)されると、そのリセット元はリセットフラグを調べることによって得られます。





10.5.2. ウォッチトック タイマ制御レシ スタ (Watchdog Timer Control Register) WDTCSR

ピット	7	6	5	4	3	2	1	0	_
(\$60)	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	WDTCSR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	不定	0	0	0	

■ ビット7 - WDIF: ウォッチドッグ割り込み要求フラグ (Watchdog Interrupt Flag)

ウォッチト、ック、タイマが割り込みに設定され、ウォッチト、ック、タイマで計時完了が2度起こると、本ヒ、ットが設定(1)されます。対応する割り込み処理へ、クタを実行すると、WDIFはハート・ウェアによって解除(0)されます。代わりにWDIFはこのフラク、への論理1書き込みによっても解除(0)されます。ステータスレシ、スタ(SREG)の全割り込み許可(I)ヒ、ットとウォッチト、ック・割り込み許可(WDIE)が設定(1)されていれば、ウォッチト、ック・計時完了割り込みが実行されます。

■ ビット6 - WDIE: ウォッチドッグ割り込み許可 (Watchdog Interrupt Enable)

このビットが1を書かれ、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、ウォッチドッグ割り込みが許可されます。この設定(=1)との組み合わせでウォッチドッグ リセット許可(WDE)ビットが解除(0)されると、割り込み動作種別になり、ウォッチドッグ タイマで計時完了が起こると、対応する割り込みが実行されます。

WDEが設定(1)されると、ウォッチドッゲタイマは割り込み及びシステムリセット動作種別になります。ウォッチドッゲタイマでの最初の計時完了がウォッチドッゲ割り込み要求(WDIF)フラケを設定(1)します。対応する割り込みへ、クタの実行はハート・ウェアによってWDIEとWDIFを自動的に解除(0)します(ウォッチト、ッゲはシステムリセット動作になります)。これは割り込みを使用する間のウォッチト、ッケ、リセット保護を維持するのに有用です。割り込み及びシステムリセット動作種別に留まるには、各割り込み後にWDIEが設定(1)されなければなりません。然しながら、ウォッチト、ッケ、システムリセット動作種別の安全機能に危険を及ぼすかもしれないため、これは割り込み処理ルーチン自身内で行われるべきではありません。次の計時完了に先立って割り込みが実行されない場合、システムリセットが適用(実行)されます。

表10-1. ウォッチト、ック、タイマ設定

WDTON	WDE	WDIE	動作種別	計時完了での動作
1 (非プログラム)	0	0	停止	なし
1 (非プログラム)	0	1	割り込み	割り込み
1 (非プログラム)	1	0	システム リセット	リセット
1 (非プログラム)	1	1	割り込み及びシステムリセット	割り込み、その後システムリセット動作種別
0 (プ [°] ログラム)	X	X	システム リセット	リセット

■ ビット4 - WDCE: ウォッチドッグ変更許可 (Watchdog Change Enable)

このビットはウォッチドッグ リセット許可(WDE)と前置分周器ビットの変更用の時間制限手順で使用されます。WDEビットの解除(0)や前置分周器ビット変更のため、WDCEは設定(1)されなければなりません。

- 一旦1を書かれると、4クロック周期後にハードウェアがWDCEを解除(0)します。
- ビット3 WDE: ウォッチドッグ リセット許可 (Watchdog System Reset Enable)

WDEはMCU状態レシ、スタ(MCUSR)のウォッチト、ック・リセット フラク(WDRF)によって無効にされます。これはWDRFが設定(1)されると、WDEが常に設定(1)されることを意味します。WDEを解除(0)するにはWDRFが先に解除(0)されなければなりません。この特徴は失敗を引き起こす状態中の複数リセットと失敗後の安全な起動を保証します。

■ ビット5,2~0 - WDP3~0: ウォッチドッグタイマ前置分周選択 (Watchdog Timer Prescaler 3,2,1 and 0)

このWDP3~0ビットはウォッチドッグタイマが走行する時のウォッチドッグタイマの前置分周を決めます。各種前置分周値と対応する計時完了周期は表10-3~10.で示されます。

10.5.3. ウォッチトック タイマ クロック分周レシ スタ (Watchdog Timer Clock Divider Register) WDTCKD

ピット	7	6	5	4	3	2	1	0	
(\$62)	_	_	WDEWIFCL	WCLKD2	WDEWIF	WDEWIE	WCLKD1	WCLKD0	WDTCKD
Read/Write	R	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7.6 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ **ビット5 - WDEWIFCL**: ウォッチドッグ早期警告割り込み要求フラグ解除形態選択 (Watchdog Early Warning Interrupt Flag Clear Mode) このビットがソフトウェアによって設定(1)されると、ウォッチドッグ早期警告割り込み要求フラグ(WDEWIF)はウォッチドッグ割り込みサブルーチン移行時にハードウェアによって解除(0)されません(このフラグへの論理1書き込みにより、ソフトウェアによって解除(0)されなければなりません)。解除(0)時、WDEWIFは対応する割り込み処理ベクタ実行時にハードウェアによって解除(0)されます。

■ ビット4 - WCLKD2: ウォッチドッグ タイマ クロック分周選択 (Watchdog Timer Divider) 下の「WCLKD1,0: ウォッチドッグ タイマ クロック分周選択」をご覧ください。

■ ビット3 - WDEWIF: ウォッチドッグ早期警告割り込み要求フラグ(Watchdog Early Warning Interrupt Flag)

ウォッチト、ック・早期警告割り込み許可(WDEWIE)ビットが許可され、ウォッチト、ック・タイマで計時完了が起こると、本ビットが設定(1)されます。対応する割り込み処理へ、クタを実行すると、WDEWIFはハート・ウェアによって解除(0)されます。代わりにWDEWIFはこのフラク・への論理1書き込みによっても解除(0)されます。ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットとWDEWIEが設定(1)されていれば、ウォッチトック・計時完了割り込みが実行されます。

■ ビット2 - WDEWIE: ウォッチドッグ早期警告割り込み許可 (Watchdog Early Warning Interrupt Enable)

このビットがソフトウェアによって設定(1)されているとき、ウォッチドッグ早期警告割り込み要求フラグ(WDEWIF)がハードウェアによって設定(1)されると、ウォッチドッグ割り込みベクタで割り込みが生成されます。

■ ビット1,0 - WCLKD1,0: ウォッチドッグ タイマ クロック分周選択 (Watchdog Timer Divider)

表10-2. ウォッチトック タイマ クロック分周形態設定

	771 77 71		-7.11 18.12.72
WCLKD2	WCLKD1	WCLKD0	動作形態
0	0	0	ClkWDT=Clk128k
0	0	1	ClkWDT=Clk128k/3
0	1	0	ClkWDT=Clk128k/5
0	1	1	ClkWDT=Clk128k/7
1	0	0	ClkWDT=Clk128k/9
1	0	1	ClkWDT=Clk128k/11
1	1	0	ClkWDT=Clk128k/13
1	1	1	ClkWDT=Clk128k/15

表10-3. ウォッチト・ック・前置分周選択、WCLKD=000 (ClkwDT=Clk128k)

2010 01 7977	WDP3 0 1 1																
WD)P3				()								1			
WD)P2		()				1			()]		
WD)P1	(0		1		0		1)		1	()	1	
WDP0		0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
WDT発振周	WDT発振周期数(1期間)		4k	8k	16k	32k	64k	128k	256k	512k	1024k						
代表的 計時完了	代表的 早期警告		32ms	64ms	125ms	0.25s	0.5s	1.0s	2.0s	4.0s	8.0s	(予約)					
周期 (VCC=5V)	リセット/ 割り込み	32ms	64ms	128ms	0.25s	0.5s	1.0s	2.0s	4.0s	8.0s	16.0s						

表10-4. ウォッチドッグ前置分周選択, WCLKD=001 (ClkWDT=Clk_{128k}/3)

WD	P3				()]	L			
WD	P2		()				1			()]		
WD)P1	(0		1	()		l	()]		()]	1
WDP0		0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
WDT発振周期数(1期間)		2k	4k	8k	16k	32k	64k	128k	256k	512k	1024k						
代表的 計時完了	早期警告 割り込み	48ms	96ms	192ms	375ms	0.75s	1.5s	3s	6s	12s	24s			(子	約)		
周期 (VCC=5V)	リセット/ 割り込み	96ms	192ms	384ms	0.75s	1.5s	3s	6s	12s	24s	48s						





表10-5. ウォッチト、ック前置分周選択,	WCI KD=010	(Clkwpt=Clk128k/5)
	TIOLIND OIG	COINVIDI OINIZAK/O/

WD)P3				()]	L			
WD)P2		()				[()]		
WD)P1	(0		1)			()]	L	()]	
WDP0		0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
WDT発振周	WDT発振周期数(1期間)		4k	8k	16k	32k	64k	128k	256k	512k	1024k						
代表的 計時完了	代表的 早期警告		160ms	320ms	625ms	1.25s	2.5s	5s	10s	20s	40s	(予約)					
周期 (VCC=5V)	リセット/ 割り込み	160ms	320ms	640ms	1.25s	2.5s	5s	10s	20s	40s	80s						

表10-6. ウォッチト・ック・前置分周選択, WCLKD=011 (ClkWDT=Clk128k/7)

WD)P3				()]	1			
WD)P2		()				1			()			1		
WD)P1	()]		()			()]		()	1	
WDP0		0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
WDT発振周期数(1期間)		2k	4k	8k	16k	32k	64k	128k	256k	512k	1024k						
代表的 計時完了	代表的早期警告		224ms	448ms	875ms	1.75s	3.5s	7s	14s	28s	56s	(予約)					
周期 (VCC=5V)	リセット/ 割り込み	224ms	448ms	896ms	1.75s	3.5s	7s	14s	28s	56s	112s						

表10-7. ウォッチドッグ前置分周選択, WCLKD=100 (ClkWDT=Clk128k/9)

WE	P3				()]	1			
WE)P2		()				1			C)]	<u>l</u>	
WE)P1	()	1		()			()]		()	1	
WDP0		0	1	0	1	0	1	0	1	0	1	0 1 0 1 0				0	1
WDT発振周	WDT発振周期数(1期間)		4k	8k	16k	32k	64k	128k	256k	512k	1024k						
代表的 計時完了	早期警告 割り込み	144ms	288ms	576ms	1.1s	2.3s	4.6s	9.2s	18.4s	36.8s	73s				約)		
周期 (VCC=5V)	リセット/ 割り込み	288ms	576ms	1.1s	2.3s	4.6s	9.2s	18.4s	36.8s	73s	147s						

表10-8. ウォッチドッグ前置分周選択, WCLKD=101 (ClkWDT=Clk128k/11)

W	/DP3				()				1									
W	/DP2		()				1			C)]				
W	/DP1	(C	1		()		1	()]		(0 1		1		
W	/DP0	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1		
WDT発振原	WDT発振周期数(1期間)		4k	8k	16k	32k	64k	128k	256k	512k	1024k								
代表的 計時完了	早期警告 割り込み	176ms	352ms	704ms	1.4s	2.8s	5.6s	11.2s	22.5s	45s	90s	(予約)							
周期 (VCC=5V)	リセット/ 割り込み	352ms	704ms	1.4s	2.8s	5.6s	11.2s	22.5s	45s	90s	180s								

表10-9. ウォッチドッグ前置分周選択, WCLKD=110 (ClkWDT=Clk128k/13)

WD)P3				()								1			1 0 1									
WD)P2		()				1			()]	L										
WD)P1	0 1			(0			()]	1	()]											
WDP0		0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1									
WDT発振周	WDT発振周期数(1期間)		4k	8k	16k	32k	64k	128k	256k	512k	1024k															
代表的 計時完了	早期警告 割り込み	208ms	416ms	832ms	1.6s	3.3s	6.6s	13.3s	26.6s	53.2s	106.4s	3		(子	約)											
周期 (VCC=5V)	リセット/ 割り込み	416ms	832ms	1.6s	3.3s	6.6s	13.3s	26.6s	53.2s	106.4s	212.9s															

ATmega8U2/16U2/32U2

表10-10. ウォッ	チドッグ前置分	周選択	, WCL	(D=111	(Clkw	DT=Clk	128k/1	5)									
WD	P3				(]	l				
WD)P2		0				1			0				1			
WD)P1	()]	1 0		1 0)		1	()		1		
WD)P0	0	1	0	1	0	1	0	1	0	1	0 1 0 1 0 1			1		
WDT発振周	期数 (1期間)	2k	4k	8k	16k	32k	64k	128k	256k	512k	1024k						
代表的 計時完了	早期警告 割り込み	240ms	480ms	960ms	1.92s	3.8s	7.6s	15.3s	30.7s	61.4s	122s	(予約)					
周期 (VCC=5V)	リセット/ 割り込み	480ms	960ms	1.92s	3.8s	7.6s	15.3s	30.7s	61.4s	122s	245s						





11. 割り込み

11.1. 概要

この項はATmega8U2/16U2/32U2によって実行される割り込み操作の詳細を記述します。AVR割り込み操作の一般説明については9頁の「リセットと割り込みの扱い」を参照してください。

11.2. ATmega8U2/16U2/32U2の割り込みべか

表11-1. リセットと割り込みのベクタ

ベクタ番号	プ [°] ログ゛ラム アト゛レス (<mark>注2</mark>)	発生元	備考
1	\$0000 (<u>注</u> 1)	リセット	電源ON, WDT, BOD等の各種リセット
2	\$0002	INT0	外部割り込み要求0
3	\$0004	INT1	外部割り込み要求1
4	\$0006	INT2	外部割り込み要求2
5	\$0008	INT3	外部割り込み要求3
6	\$000A	INT4	外部割り込み要求4
7	\$000C	INT5	外部割り込み要求5
8	\$000E	INT6	外部割り込み要求6
9	\$0010	INT7	外部割り込み要求7
10	\$0012	PCINTO (PCIO)	ピン変化割り込み0群要求
11	\$0014	PCINT1 (PCI1)	ピン変化割り込み1群要求
12	\$0016	USB一般	USB一般割り込み要求
13	\$0018	USBエント゛ホ゜イント/ハ゜イフ゜	USBエント゛ポイント/パイプ°割り込み要求
14	\$001A	ウォッチト゛ック゛ WDT	ウォッチドッグ計時完了
15	\$001C	タイマ/カウンタ1 CAPT	タイマ/カウンタ1捕獲発生
16	\$001E	タイマ/カウンタ1 COMPA	タイマ/カウンタ1比較A一致
17	\$0020	タイマ/カウンタ1 COMPB	タイマ/カウンタ1比較B一致
18	\$0022	タイマ/カウンタ1 COMPC	タイマ/カウンタ1比較C一致
19	\$0024	タイマ/カウンタ1 OVF	タイマ/カウンタ1溢れ
20	\$0026	タイマ/カウンタ0 COMPA	タイマ/カウンタ0比較A一致
21	\$0028	タイマ/カウンタ0 COMPB	タイマ/カウンタ0比較B一致
22	\$002A	タイマ/カウンタ0 OVF	タイマ/カウンタ0溢れ
23	\$002C	SPI STC	SPI 転送完了
24	\$002E	USART RX	USART 受信完了
25	\$0030	USART UDRE	USART 送信緩衝部空き
26	\$0032	USART TX	USART 送信完了
27	\$0034	アナロク・比較器 ANA_COMP	アナログ比較器出力遷移
28	\$0036	EEPROM EE_RDY	EEPROM 操作可
29	\$0038	SPM命令 SPM_RDY	SPM命令操作可

注1: BOOTRSTヒューズがプログラム(0)されると、デバイスはリセットでブートローダ アドレスへ飛びます。147頁の「ブートローダ(書き込み中読み出し可能な自己プログラミング)」をご覧ください。

注2: MCU制御レジスタ(MCUCR)の割り込みへ、クタ選択(IVSEL)ビットが設定(1)されると、割り込みへ、クタはブートフラッシュ領域先頭(部)へ移動されます。そして各割り込みへ、クタのアドレスは、この表のアドレスがブートフラッシュ領域の先頭アドレスに加算されます。

表11-2.はBOOTRST(ヒュース)とIVSEL(割り込みへっクタ選択ビット)の様々な組み合わせに対するリセットと割り込みへ、クタの配置を示します。プログラムが決して割り込み元を許可しないのなら、割り込みへ、クタは使用されず、これらの位置に通常のプログラムコートが置けます。これはリセットへ、クタが応用領域の一方、割り込みへ、クタがブート領域、またはその逆の場合でも同様です。

表11-2. リセットと割り込みへづタの配置

BOOTRST	IVSEL	リセット ヘ゛クタ アト゛レス	割り込みベクタ先頭アドレス
ゴヒつ°ロカ"ニナ(1)	0	\$0000	\$0002
非プログラム(1) 1		\$0000	ブート領域先頭アトレス+\$0002
プ°ロク゛ラム(0)	0	ブート領域先頭アトレス	\$0002
/ μ/ /Δ(0)	1	ブート領域先頭アドレス	ブート領域先頭アドレス+\$0002

注: ブート領域先頭アトレスは156頁の表24-8.で示されます。

11.2.1. 応用領域とブート領域間の割り込みへつタ移動

MCU制御レシ、スタ(MCUCR)は割り込みへ、クタ表の配置を制御します。

(訳注) 本頁の記述は原書に従っていますが、ATmega8U2について例外的に2語/1~クタとなるのかは不明です。他のAVRと同様の場合は1語/1~クタになります。

11.3. 割り込みベクタ移動関係レジスタ

11.3.1. MCU制御レジスタ (MCU Control Register) MCUCR

ヒ'ット	7	6	5	4	3	2	1	0	
\$35 (\$55)	-	-	-	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R	R	R	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット1 - IVSEL: 割り込みベクタ選択 (Interrupt Vector Select)

IVSELビットが解除(0)されると、割り込みペクタはフラッシュメモリの先頭に配置されます。このビットが設定(1)されると、割り込みペクタはフラッシュメモリのプート ローダ領域の始まりへ移動されます。プート フラッシュ領域先頭の実際のアドレスはBOOTSZヒューズによって決定されます。詳細については147頁の「**プート ローダ(書き込み中読み出し可能な自己プログラミング)**」項目を参照してください。割り込みペクタ表の予期せぬ変更を防ぐため、IVSELビットの変更は特別な書き込み手順に従わなければなりません。

- ① 割り込みベクタ変更許可(IVCE)ビットに1を書きます。
- ② 4周期内に、欲した値をIVSELに書き、同時に0をIVCEへ書きます。

この手順が実行される間、割り込みは自動的に禁止されます。割り込みはIVCEが設定(1)される周期で禁止され、後続のIVSELに書く命令の後まで禁止されたままです。IVSELが書かれなければ、割り込みは4周期間禁止されたままです。ステータスレジスタ(SREG)の全割り込み許可(I)ビットはこの自動禁止によって影響されません。

注: 割り込みベクタがブート ローダ領域に配置され、BLB02ブート施錠ビットがプログラム(0)されると、応用領域から実行する間中、割り込みが禁止されます。割り込みベクタが応用領域に配置され、BLB12ブート施錠ビットがプログラム(0)されると、ブート ローダ領域から実行する間中、割り込みが禁止されます。プート施錠ビットの詳細については147頁の「ブート ローダ(書き込み中読み出し可能な自己プログラミング)」を参照してください。

■ ビット0 - IVCE: 割り込みペクタ変更許可 (Interrupt Vector Change Enable)

IVCEビットは割り込みベクタ選択(IVSEL)ビットの変更を許可するために論理1を書かれなければなりません。IVCEはIVSELが書かれる時、またはIVCEが書かれた後の4周期後、ハードウェアによって解除(0)されます。上記IVSELで説明されるようにIVCEビットの設定(1)は割り込みを(一時的に)禁止します。以下のコード例をご覧ください。

```
アセンブリ言語プログラム例
                                                     ;現MCUCR値取得
MOVE_IVT:
           IN
                  R16, MCUCR
           MOV
                  R17, R16
                                                     ;現MCUCR 值複写
           ORI
                  R16, (1<<IVCE)
                                                     ;IVCE論理1値を取得
                                                     ;IVCEに論理1書き込み
           OUT
                  MCUCR, R16
                  R17, (1<<IVSEL)
                                                     ;IVSEL論理1値を取得
           ORI
                                                     ;ブート領域へ割り込みへづりを移動
                  MCUCR, R17
           OUT
           RET
                                                     ;呼び出し元へ復帰
C言語プログラム例
void Move_interrupts(void)
    uchr temp;
                                                     /*一時定数定義 */
                                                     /* 現MCUCR値取得 */
    temp = MCUCR;
    MCUCR = temp | (1 << IVCE);
                                                     /* IVCEに論理1書き込み */
    MCUCR = temp | (1 << IVSEL);
                                                     /* ブート領域へ割り込みベクタを移動 */
```





12. 外部割り込み

12.1. 概要

外部割り込みはINT7~0ピンまたはPCINT0~12ピンの何れかによって起動されます。許可したなら、例えINT7~0またはPCINT0~12 ピンが出力として設定されても、割り込みが起動することに注目してください。この特徴はソフトウェア割り込みを生成する方法を提供します。

ピン変化割り込みPCI0は許可したPCINT0~7の何れかが切り替わると起動します。ピン変化割り込み0群許可レジスタ(PCMSK0)は、どのピンがピン変化割り込み要因となるかを制御します。ピン変化割り込みPCI1は許可したPCINT8~12の何れかが切り替わると起動します。ピン変化割り込み1群許可レジスタ(PCMSK1)は、どのピンがピン変化割り込み要因となるかを制御します。PCINT0~12のピン変化割り込みは非同期に検知されます。これはそれらの割り込みがアイドル動作以外の休止形態からもデバイスを起動するために使用できることを意味します。


INT7~0割り込みは上昇端または下降端(含む両端)、またはLowレヘ・ルによって起動できます。これは外部割り込み制御レジスタ (EICRA(INT3~0)とEICRB(INT7~4))の詳述で示される設定です。外部割り込みがレヘ・ル起動として設定、且つ許可されると、そのピン がLowに保持される限り、割り込みは(継続的に)起動します。INT7~4の上昇端または下降端割り込みの認知は17頁の「クロック系統とその配給」で記述されるI/Oクロックの存在を必要とすることに注意してください。Lowレヘ・ル割り込みとINT3~0のエッシ・割り込みは非同期に検知されます。これはそれらの割り込みがアイ・ル動作以外の休止形態からもデーバーイスを起動するのに使用できることを意味します。 I/Oクロックはアイ・ル動作を除く全休止形態で停止されます。


レヘ、ル起動割り込みがハ。ワーダウン動作からの起動に使用される場合、この必要としたレヘ、ルはレヘ、ル割り込みを起動する完全な起動復帰のため、MCUに対して充分長く保持されなければならないことに注意してください。このレヘ、ルが起動時間の最後に先立って消滅すると、MCUは今までどおり起動しますが、割り込みが生成されません。起動時間は17頁の「システム クロックとクロック選択」で示されるようにSUTヒュース、とCKSELヒュース、で定義されます。

12.1.1. ピン変化割り込みタイミング(訳注:共通性から本項追加)

ピン変化割り込みの例は図12-A.で示されます。







12.2. 外部割り込み用レジスタ

12.2.1. 外部割り込み制御レジスタA (External Interrupt Control Register A) EICRA

外部割り込み制御レジスタAは割り込み条件制御ビットを含みます。

ピット	7	6	5	4	3	2	1	0	_
(\$69)	ISC31	ISC30	ISC21	ISC20	ISC11	ISC10	ISC01	ISC00	EICRA
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - ISC31,0~ISC01,0:外部割り込み3~0条件制御 (External Interrupt3~0 Sense Control Bits)

外部割り込み3~0はステータスレジスタ(SREG)の全割り込み許可(I)ビットと外部割り込み許可レジスタ(EIMSK)の対応する割り込み許可ビットが設定(1)される場合のINT3~0外部ピンによって活性(有効)にされます。割り込みを活性にする外部INT3~0ピンのエッジとレベルは表12-1.で定義されます。INT3~0のエッジは非同期に記録されます。173頁の「外部割り込み特性」で与えられた最小パルス幅より広いINT3~0のパルスは割り込みを生成します。より短いパルスは割り込みの発生が保証されません。Lowレベル割り込みが選択される場合、Lowレベルは割り込みを生成するために現在実行している命令の完了まで保たれなければなりません。許可したなら、レベルで起動する割り込みはそのピンがLowを保持される限り、割り込み要求を(連続的に)生成します。ISCnビット変更時、割り込みが起き得ます。従って最初にEIMSKの割り込み許可ビットを解除(0)することでINTn割り込みを禁止することが推奨されます。その後ISCnビットは変更できます。最後にINTn割り込み要求フラグは割り込みが再び許可される前に外部割り込み要求フラグ、レジスタ(EIFR)の外部割り込みn要求(INTFn)フラグに論理1を書くことによって解除(0)されるべきです。

表12-1. 外部割り込み3~0 署	割り込み条件
--------------------	--------

ISCn1	ISCn0	割り込み発生条件
0	0	INTnピンのLowレベル
0	1	INTnピンの論理変化(両端)
1	0	INTnピンの下降端
1	1	INTnピンの上昇端

注: n=3~0

ISCn1~0ビット変更時、割り込みはEIMSKで割り込み許可ビットの解除(0)によって禁止されなければなりません。さもなければビットが変更される時に割り込みが起き得ます。

12.2.2. 外部割り込み制御レジスタB (External Interrupt Control Register B) EICRB

ピット	7	6	5	4	3	2	1	0	_
(\$6A)	ISC71	ISC70	ISC61	ISC60	ISC51	ISC50	ISC41	ISC40	EICRB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - ISC71,0~ISC41,0:外部割り込み7~4条件制御(External Interrupt7~4 Sense Control Bits)

外部割り込み7~4はステータスレシ、スタ(SREG)の全割り込み許可(I)ピットと外部割り込み許可レシ、スタ(EIMSK)の対応する割り込み許可ピットが設定(1)される場合のINT7~4外部ピッとによって活性(有効)にされます。割り込みを活性にする外部INT7~4ピッのエッシ、とレベルは表12-2.で定義されます。INT7~4ピッの値はエッジ、検知前に採取されています。エッシ、または論理変化割り込みが選択される場合、1クロック周期より長く留まるハッルスは割り込みを生成します。より短いハッルスは割り込みの発生が保証されません。システムクロック前置分周器が許可される場合、CPUクロック周波数がXTAL周波数より低くできることを考慮してください。Lowレベル割り込みが選択される場合、Lowレベルは割り込みを生成するために現在実行している命令の完了まで保たれなければなりません。許可したなら、レベルで起動する割り込みはそのピッがLowを保持される限り割り込み要求を(連続的に)生成します。

表12-2. 外部割り込み7~4 割り込み条件

	* 1	THE TENED THE TOTAL
ISCn1	ISCn0	割り込み発生条件
0	0	INTnピンのLowレベル
0	1	INTnピンの論理変化(両端)
1	0	INTnピンの下降端
1	1	INTnピンの上昇端

注: n=7~4

ISCn1~0ビット変更時、割り込みはEIMSKで割り込み許可ビットの解除(0)によって禁止されなければなりません。さもなければビットが変更される時に割り込みが起き得ます。

12.2.3. 外部割り込み許可レジスタ (External Interrupt Mask Register) EIMSK

ピット	7	6	5	4	3	2	1	0	
\$1D (\$3D)	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INT0	EIMSK
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - INT7~INT0:外部割り込み7~0許可 (External Interrupt Request 7~0 Enable)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、INT7~0ビットが1を書かれると、対応する外部ピン割り込みが許可されます。外部割り込み制御レジスタ(EICRAとEICRB)の割り込み条件制御n(ISCn1,ISCn0)ビットは、その外部割り込みが上昇端、下降端、両端、またはLowレベルのどれで活性(有効)にされるかを定義します。例えそのピンが出力として設定されても、そのピンの動きは割り込み要求を引き起こします。これはソフトウェア割り込みを生成する方法を提供します。





12.2.4. 外部割り込み要求フラク・レシィスタ (External Interrupt Flag Register) EIFR

ピット	7	6	5	4	3	2	1	0	
\$1C (\$3C)	INTF7	INTF6	INTF5	INTF4	INTF3	INTF2	INTF1	INTF0	EIFR
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - INTF7~INTF0:外部割り込み7~0要求フラグ(External Interrupt Flag7~0)

INT7~0ピン上のエッジまたは論理変化が割り込み要求を起動すると、INTF7~0が設定(1)になります。ステータスレシ、スタ(SREG)の全割り込み許可(I)ピットと外部割り込み許可レシ、スタ(EIMSK)の対応する割り込み許可(INT7~0)ピットが設定(1)なら、MCUは対応する割り込み かつりつである。このフラケ、は割り込みルーチンが実行されると解除(0)されます。代わりにこのフラケ、は論理1を書くことによっても解除(0)できます。INT7~0がレヘ、ル割り込みとして設定されると、このフラケ、は常に解除(0)されます。INT3~0割り込み禁止で休止形態へ移行すると、これらのピンの入力緩衝部が禁止されることに注意してください。これはINTF3~0フラケ。を設定(1)する内部信号の論理変化を起こすかもしれません。より多くの情報については45頁の「デンタル入力許可と休止形態」をご覧ください。

12.2.5. ピン変化割り込み制御レジスタ (Pin Change Interrupt Control Register) PCICR

ピット	7	6	5	4	3	2	1	0	_
(\$68)	_	-	-	-	-	-	PCIE1	PCIE0	PCICR
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット1,0 - PCIE1,PCIE0: ピン変化割り込み0/1群許可 (Pin Change Interrupt Enable 1,0)

ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)され、このPCIE1/0ビットが設定(1)されると、ピン変化割り込み1/0群が許可されます。許可したPCINT12~8/7~0ピンの何れかの変化が割り込みを起こします。このピン変化割り込み要求に対応する割り込みはPCI1/0割り込みへ、クタから実行されます。PCINT12~8/7~0ピンはピン変化割り込み1/0群許可レジスタ(PCMSK1/0)によって個別に許可されます。

12.2.6. ピン変化割り込み要求フラク・レシ・スタ (Pin Change Interrupt Flag Register) PCIFR

ピット	7	6	5	4	3	2	1	0	
\$1B (\$3B)	_	-	-	-	-	-	PCIF1	PCIF0	PCIFR
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット1,0 - PCIF1,PCIF0: ピン変化割り込み0/1群要求フラグ(Pin Change Interrupt Flag 1,0)

PCINT12~8/7~0ピンの何れかの論理変化が割り込み要求を起動すると、PCIF1/0が設定(1)になります。ステータスレジスタ(SREG)の全割り込み許可(I)ビットとピン変化割り込み制御レジスタ(PCICR)のピン変化割り込み1/0群許可(PCIE1/0)ピットが設定(1)なら、MCUは対応する割り込みへ、クタへ飛びます。このフラク・は割り込み処理ルーチンが開始されると解除(0)されます。代わりにこのフラク・は論理1を書くことによっても解除(0)できます。

12.2.7. ピン変化割り込み0群許可レジスタ (Pin Change Enable Mask 7~0) PCMSKO

ピット	7	6	5	4	3	2	1	0	_
(\$6B)	PCINT7	PCINT6	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	PCMSK0
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - PCINT7~PCINT0: ピン変化割り込み7~0許可 (Pin Change Enable Mask 7~0)

各PCINT7~0ビットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT7~0とピン変化割り込み制御レジスタ(PCICR)のPCIE0が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT7~0が解除($\frac{0}{0}$)されると、対応するI/Oピンのピン変化割り込みは禁止されます。

12.2.8. ピン変化割り込み1群許可レジスタ (Pin Change Enable Mask 12~8) PCMSK1

ピット	7	6	5	4	3	2	1	0	
(\$6C)	_	-	-	PCINT12	PCINT11	PCINT10	PCINT9	PCINT8	PCMSK1
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	


■ ビット4~0 - PCINT12~PCINT8: ピン変化割り込み12~8許可 (Pin Change Enable Mask 12~8)

各PCINT12~8ピットは対応するI/Oピンでピン変化割り込みが許可されるかどうかを選びます。PCINT12~8とピン変化割り込み制御レジスタ(PCICR)のPCIE1が設定(1)なら、対応するI/Oピンのピン変化割り込みが許可されます。PCINT12~8が解除(0)されると、対応するI/Oピンのピン変化割り込みは禁止されます。

13. 入出力ポート

13.1. 概要

全てのAVRのポートは標準デジタルI/Oポートとして使用されるとき、真の読み-変更-書き(リート、モディファイライト)を機能的に持ちます。これはSBIとCBI命令で他のどのピンの方向をも無意識に変更することなく、1つのポートピンの方向を変更できることを意味します。(出力として設定されていれば)駆動値を変更、または(入力として設定されていれば)プルアップ抵抗を許可/禁止する時にも同じく適用されます。各出力緩衝部は高い吐き出し(ソース)と引き込み(シンク)の両能力で対称的な駆動特性を持ちます。このピン駆動部はLED(表示器)を直接駆動するのに充分な強さです。全てのポートピンは個別に選択可能な、供給電圧で抵抗値が変化しないプルアップ抵抗を持っています。全てのI/Oピンは図13-1.で示されるようにVCCとGNDの両方に保護ダイオートがあります。各値の完全な一覧については171頁の「電気的特性」を参照してください



本項内の全てのレシ、スタとビットの参照は一般形で記されます。小文字の'x'はポート番号文字、小文字の'n'はビット番号を表します。けれどもプログラム内でレシ、スタやビット定義に使用するとき、正確な形式(例えば、ここで一般に記されたPORTxnがポートBのビット3に対してはPORTB3)が使用されなければなりません。物理的なI/Oレジスタとビット位置は53頁の「I/Oポート用レジスタ」で一覧されます。


各々1つの出力レジスタ(PORTx)、方向レジスタ(DDRx)、入力レジスタ(PINx)の各ポートに対して、3つI/Oメモリアドレス位置が割り当てられます。入力レジスタのI/O位置は読むだけで、一方出力レジスタと方向レジスタは読み書き(両方)です。けれどもPINxレジスタのビットへの論理1書き込みは、出力レジスタの対応ビット値を(1/0)反転する結果になります。加えてMCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ビットが設定(1)されると、全ポートで全ビットに対してプルアップ機能を禁止します。

標準デジタルI/OとしてのI/Oポートの使用は次の「標準デジタル入出力としてのポート」で記述されます。多くのポート ピンはデバイスの周辺機能用の交換機能と多重化されます。ポート ピンとの各交換機能のインターフェース法は46頁の「交換ポート機能」で記述されます。交換機能の完全な記述については個別機能部項目を参照してください。

ポート ピンのいくつかの交換機能の許可は、そのポート内の他のピンの標準デジタル入出力としての使用に影響しないことに注意してください。

13.2. 標準デジタル入出力としてのポート

このポートは任意の内部プルアップ付き双方向I/Oポートです。図13-2.はここで属にPxnと呼ばれるI/Oポートピンの1つの機能説明を示します。





13.2.1. ピンの設定

各ポートピンは3つのレジスタビットDDxn、PORTxn、PINxnから成ります。53頁の「I/Oホート用レジスタ」で示されるように、DDxnビットはDDRx I/Oアドレス、PORTxnビットはPORTx I/Oアドレス、PINxビットはPINx I/Oアドレスでアクセスされます。

DDRxレジスタ内のDDxnビットはそのピンの方向を選択します。DDxnが論理1を書かれるとPxnは出力ピンとして設定されます。DDxnが論理0を書かれるとPxnは入力ピンとして設定されます。

そのピンが入力ピンとして設定される時にPORTxnが論理1を書かれると、プルアップ抵抗が活性(有効)にされます。プルアップ抵抗をOFF に切り替えるにはPORTxnが論理0を書かれるか、またはそのピンが出力ピンとして設定されなければなりません。ポートピンは例えクロックが動いていなくても、リセット条件が活性(有効)になるとHi-Zにされます。

そのピンが出力ピンとして設定される時にPORTxnが論理1を書かれると、そのポート ピンはHigh(1)に駆動されます。そのピンが出力ピンとして設定される時にPORTxnが論理0を書かれると、そのポート ピンはLow(0)に駆動されます。

13.2.2. ピンの出力交互切り替え

PINxnへの論理1書き込みはDDRxnの値に拘らず、PORTxnの値を反転切り替えします。SBI命令がポート内の1ビットの反転切り替えに使用できることに注目してください。

13.2.3. 入出力間の切り替え

Hi-Z入力(DDxn=0, PORTxn=0)とHigh出力(DDxn=1, PORTxn=1)間の切り替え時、プルアップ許可入力(DDxn=0, PORTxn=1)または Low出力(DDxn=1, PORTxn=0)のどちらかの中間状態が生じるに違いありません。通常、ハイインピーダンス環境は強力なHigh(ソース)駆動部とプルアップ間の違いに気付かないので、プルアップが許可された状態は十分受け入れられます。この事例でないなら、全ポートの全プルアップを禁止するために、MCU制御レジスタ(MCUCR)のプルアップ禁止(PUD)ピットが設定(1)できます。

プルアップ入力とLow出力間の切り替えは同じ問題を発生します。使用者は中間状態としてHi-Z入力(DDxn=0, PORTxn=0)またはHigh出力(DDxn=1, PORTxn=1)のどちらかを使用しなければなりません。

表13-1.はピン値に対する制御信号の一覧を示します。

表13-1. ポート ピンの設定		
	表13-1. ポー	トピンの設定


DDxn	PORTxn	PUD (MCUCR)	入出力	プルアップ抵抗	備考
0	0	X	入力	なし	ハイ インピーチンス (Hi-Z)
0	1	0	入力	あり	Pxnに外部からLowを入力するとソース電流が流れます。
0	1	1	入力	なし	ハイ インピータ`ンス (Hi-Z)
1	0	X	出力	なし	Low (シンク)出力
1	1	X	出力	なし	High (ソース)出力


13.2.4. ピン値の読み込み

DDxn方向ビットの設定に関係なく、ポート ピンはPINxnレジスタ ビットを通して読めます。図13-2.で示されるようにPINxn レジスタ ビットと先行するラッチは同期化回路を構成します。これは物理ピンが内部クロックのエッジ付近で値を変える場合の未定義状態(メタ ステーブル)を避けるために必要とされますが、それは遅延も持ち込みます。図13-3.は外部的に加えられたピン値を読む時の同期化タイミング図を示します。伝播遅延の最小と最大は各々tpd,minとtpd,maxで示されます。

(図13-3.で)システム クロックの最初の下降端直後から始まるクロック周期を考察してください。このラッチはクロックがLowの時に閉じ、クロックがHighの時に同期ラッチ信号の斜線部分で示されるように通過(トランスペプレント)となります。この信号値はシステム クロックがLowになる時に保持(ラッチ)されます。それが続くクロックの上昇端でPINxnレシ、スタに取り込まれます。2つの矢印tpd,minとtpd,maxによって示されるように、ピン上の単一信号遷移は出現時点に依存して0.5~1.5システム クロック周期遅らされます。

ソフトウェアが指定したピン値を読み戻す時は、図13-4.で示されるようにNOP命令が挿入されなければなりません。OUT命令はシステムクロックの上昇端で同期ラッチを設定します。この場合、同期化回路を通過する遅延時間(tpd)は1システムクロック周期です。





ATmega8U2/16U2/32U2

次のコート例はポートBピンの0と1をHigh出力、2と3をLow出力、6と7をプルアップ指定として4~7を入力に設定する方法を示します。結果のピン値が再び読み戻されますが、前記で検討されたように、いくつかのピンへ直前に指定された値を読み戻すことができるようにNOP命令が挿入されます。

```
アセンブリ言語プログラム例
                   R16, (1<<PB7) | (1<<PB6) | (1<<PB1) | (1<<PB0)
            LDI
                                                                ;プルアップとHigh値を取得
                   R17, (1<<DDB3) | (1<<DDB2) | (1<<DDB1) | (1<<DDB0)
                                                               ;出力ビット値を取得
            LDI
                   PORTB, R16
                                                                ;プルアップとHigh値を設定
            OUT
                                                                ;入出力方向を設定
            OUT
                   DDRB, R17
            NOP
                                                                ;同期化遅延対処
                                                                ;ピン値読み戻し
            IN
                   R16, PINB
C言語プログラム例
unsigned char i;
                                                                /* */
    PORTB = (1 < PB7) | (1 < PB6) | (1 < PB1) | (1 < PB0);
                                                               /* プルアップとHigh値を設定 */
    DDRB = (1<<DDB3) | (1<<DDB2) | (1<<DDB1) | (1<<DDB0);
                                                               /* 入出力方向を設定 */
                                                                /* 同期化遅延対処 */
    __no_operation();
                                                                /* ピン値読み戻し*/
    i = PINB;
                                                               /* */
```

注: アセンブリ言語プログラムについてはプルアップがピン0,1,6,7に設定されてから、ビット0と1の強力なHigh駆動部としての再定義、ビット2と3のLow駆動部としての定義、方向ビットが正しく設定されるまでの時間を最小とするために2つの一時レジスタが使用されます。

13.2.5. デジタル入力許可と休止形態

図13-2.で示されるようにデジタル入力信号はシュミットトリかの入力をGNDにクランプできます。この図でSLEEPと印された信号は入力信号のいくつかが開放のまま、またはVCC/2付近のアナログ信号電圧を持つ場合の高消費電力を避けるため、パワータウン動作、パワーセーブ動作、スタンバイ動作、拡張スタンバイ動作でMCU休止制御器によって設定(1)されます。

SLEEPは外部割り込みピンとして許可されたポート ピンに対しては無視されます。外部割り込み要求が許可されないなら、SLEEPは他のピンについてと同様に有効です。SLEEPは46頁の「交換ポート機能」で記載されるように様々な他の交換機能によっても無視されます。

外部割り込みが許可されていない"上昇端、下降端または論理変化(両端)割り込み"として設定された非同期外部割り込みピンに論理1が存在すると、上で言及した休止形態から(復帰)再開する時に、これらの休止形態に於けるクランプが要求された論理変化を生ずるので、対応する外部割り込み要求フラグが設定(1)されます。

13.2.6. 未接続ピン

いくつかのピンが未使用にされる場合、それらのピンが定義されたレベルを持つのを保証することが推奨されます。例え上記のような深い休止形態で多くのデジタル入力が禁止されるとしても、デジタル入力が許可される他の全ての動作(リセット、活動動作、アイドル動作)で消費電流削減のため、浮き状態入力は避けられるべきです。

未使用ピンの定義されたレベルを保証する最も簡単な方法は内部プルアップを許可することです。この場合、リセット中のプルアップは禁止されます。リセット中の低消費電力が重要なら、外部プルアップまたはプルダウンを使用することが推奨されます。未使用ピンを直接GNDまたはVCCに接続することは、ピンが偶然に出力として設定されると過電流を引き起こす可能性があるため推奨されません。





13.3. 交換ポート機能

多くのポート ピンには標準デジタル入出力に加え交換機能があります。図13-5.は単純化された図13-2.でのポート ピン制御信号が交換機能によってどう重複できるかを示します。この重複信号は全てのポート ピンに存在する訳ではありませんが、この図はAVRマイクロコントローラ系統の全ポート ピンに適用できる一般的な記述として取り扱います。




表13-2.は重複(交換)信号の機能一覧を示します。図13-5.で示すピンとポートは次表で示されません。重複(交換)信号は交換機能を持つ機能部で内部的に生成されます。

意味

交換機能用デジタル入力です。この信号は図上でシュミットトリガ出力に接続されていますが、

これは同期化前となります。この信号はクロックとしての使用を除き、各交換機能自身が同

交換機能用アナログ入出力です。この信号はピンに直接接続され、双方向使用ができます

PUOE	プルアップ値交換許可	1で、プルアップ許可はPUOV信号で制御され、0の場合、DDxn=0, PORTxn=1, PUD=0でプルアップが許可されます。
PUOV	プルアップ値交換値	PUOE=1時、DDxn, PORTxn, PUDの値に関係なく、プルアップの有(1)/無(0)を指定します。
DDOE	方向値交換許可	1で、出力駆動部はDDOV信号で制御され、0の場合、DDxnレジスタ値で制御されます。
DDOV	方向値交換値	DDOE=1時、DDxnレシ、スタ値に関係なく、出力駆動部のON(1)/OFF(0)を制御します。
PVOE	出力値交換許可	1で出力駆動部がONなら、ポート値はPVOV信号で制御されます。出力駆動部がONで0の場合、ポート値はPORTxnレジスタ値で制御されます。
PVOV	出力値交換値	PVOE=1時、PORTxnレシ、スタ値に関係なく、ポート値を制御(1/0)します。
PTOE	出力切替許可	PTOE=1時、PORTxnレシブスタ値が反転します。
DIEOE デジタル入力許可交換許可 1で、デジタル入力許可はDIEOV信号で制御され、0の場合、MCUの状態(活形態)によって決定されます。		1で、デジタル入力許可はDIEOV信号で制御され、0の場合、MCUの状態(活動動作、休止 形態)によって決定されます。
OIEOV	デジタル入力許可交換値	DIEOE=1時、MCUの状態(活動動作、休止形態)に関係なく、デジタル入力を許可(1)/禁止

次節は交換機能に関連する重複(交換)信号と各ポートの交換機能を簡単に記述します。更に先の詳細については交換機能の記述 を参照してください。

期化します。

表13-2. 交換機能用交換信号の一般定義

信号名

デジタル入力

アナログ入出力

信号略名

DI

AIO

13.3.2. ホートBの交換機能

ポートBピンの交換機能は表13-3.で示されます。

表13-3 ポートBピンの交換機能

	TBC 700 C.F. (M. fin							
ホ [°] ート ヒ [°] ン	交換機能	ポート ピン	交換機能					
PB7	OC0A (タイマ/カウンタ0 比較A一致/PWM出力) OC1C (タイマ/カウンタ1 比較C一致/PWM出力) PCINT7 (ピン変化割り込み7入力)	PB3	PDO (直列プログラミング・データ出力) MISO (SPI 主側データ入力/従側データ出力) PCINT3 (ピン変化割り込み3入力)					
PB6	PCINT6 (ピン変化割り込み6入力)	PB2	PDI (直列プログラミング・データ入力) MOSI (SPI 主側データ出力/従側データ入力) PCINT2 (ピン変化割り込み2入力)					
PB5	PCINT5 (ピン変化割り込み5入力)	PB1	SCLK (SPI 直列クロック 主側出力/従側入力) PCINT1 (ピン変化割り込み1入力)					
PB4	T1 (タイマ/カウンタ1 外部クロック入力) PCINT4 (ピン変化割り込み4入力)	PB0	SS (SPI 従装置選択入力) PCINTO (ピン変化割り込み0入力)					

交換ピンの設定は次の通りです。

■ OC0A/OC1C/PCINT7 - ポートB ビット7 : PB7

OCOA: タイマ/カウンタ0の比較A一致出力。PBアピンはタイマ/カウンタ0の比較A一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDBア=1)されなければなりません。このOCOAピンはタイマ機能のPWM動作用出力ピンでもあります。

OC1C: タイマ/カウンタ1の比較C一致出力。PBアピンはタイマ/カウンタ1の比較C一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDBア=1)されなければなりません。このOC1Cピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT7: ピン変化割り込み7入力。PB7ピンは外部割り込み元としても扱えます。

■ PCINT6 - ホ°-トB ビット6 : PB6

PCINT6: ピン変化割り込み6入力。PB6ピンは外部割り込み元としても扱えます。

■ PCINT5 - ポ-トB ビット5 : PB5

PCINT5: ピン変化割り込み5入力。PB5ピンは外部割り込み元としても扱えます。

■ T1/PCINT4 - ホ°-トB ビット4 : PB4

T1: タイマ/カウンタ1の外部クロック入力ピンです。

PCINT4: ピン変化割り込み4入力。PB4ピンは外部割り込み元としても扱えます。

■ PDO/MISO/PCINT3 - ホートB ビット3: PB3

PDO: 直列プログラミング データ出力。直列プログラミングの間、このピンはATmega8U2/16U2/32U2からのデータ出力線として使用されます。

MISO: SPI用の主装置データ入力、従装置データ出力。SPIが主装置として許可されると、このピンはポートB方向レジ、スタ(DDRB)のDDB3 の設定に拘らず、入力として設定されます。SPIが従装置として許可されると、このピンのデータ方向はDDB3で制御されます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジ、スタ(PORTB)のPORTB3で制御できます。

PCINT3: ピン変化割り込み3入力。PB3ピンは外部割り込み元としても扱えます。

■ PDI/MOSI/PCINT2 - ホ°-トB ビット2 : PB2

PDI: 直列プログラミング データ入力。直列プログラミングの間、このピンはATmega8U2/16U2/32U2へのデータ入力線として使用されます。

MOSI: SPI用の主装置データ出力、従装置データ入力。SPIが従装置として許可されると、このピンはポートB方向レジスタ(DDRB)のDDB2 設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB2で制御されます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB2で制御できます。

PCINT2: ピン変化割り込み2入力。PB2ピンは外部割り込み元としても扱えます。

■ SCLK/PCINT1 - ポートB ビット1: PB1

SCLK: SPI用の主装置クロック出力、従装置クロック入力。SPIが従装置として許可されると、このピン/はポートB方向レジスタ(DDRB)のDDB1 設定に拘らず、入力として設定されます。SPIが主装置として許可されると、このピンのデータ方向はDDB1で制御されます。このピンがSPIによって入力を強制されるとき、プルアップは未だポートB出力レジスタ(PORTB)のPORTB1で制御できます。このピンは直列プログラミング インターフェース用のクロックとしても扱います。

PCINT1: ピン変化割り込み1入力。PB1ピンは外部割り込み元としても扱えます。





■ SS/PCINT0 - ホ°-トB ビット0 : PB0

SS: SPI従装置選択入力。SPIが従装置として許可されると、このピンはDDRBのDDB0設定に拘らず、入力として設定されます。従装置としてこのピンがLowに駆動されると、SPI(機能)が活性化(有効に)されます。SPIが主装置として許可されると、このピンのデータ方向はDDB0で制御されます。このピンがSPIによって入力を強制される時にプルアップは未だPORTBのPORTB0で制御できます。

PCINTO: ピン変化割り込み0入力。PBOピンは外部割り込み元としても扱えます。

表13-4.と表13-5.は、 $\$^\circ$ ートBの交換機能を46頁の図13-5.で示される交換信号に関連付けます。SPI主装置入力とSPI従装置出力がMISOを構成し、一方MOSIはSPI主装置出力とSPI従装置入力に分けられます。

表13-4. ポ-トB7~4の交換機能用交換信号

信号名	PB7/OC0A/OC1C/PCINT7	PB6/PCINT6	PB5/PCINT5	PB4/T1/PCINT4
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	OC0A許可OC1C許可	0	0	0
PVOV	OC0A/OC1C	0	0	0
PTOE	-	-	-	_
DIEOE	PCIE0.PCINT7	PCIE0.PCINT6	PCIE0 · PCINT5	PCIE0.PCINT4
DIEOV	1	1	1	1
DI	PCINT7入力	PCINT6入力	PCINT5入力	T1/PCINT4入力
AIO	_	_	-	_

表13-5. ポ-トB3~0の交換機能用交換信号

信号名	PB3/PDO/MISO/PCINT3	PB2/PDI/MOSI/PCINT2	PB1/SCLK/PCINT1	PB0/SS/PCINT0
PUOE	SPE•MSTR	SPE•MSTR	SPE•MSTR	SPE•MSTR
PUOV	PORTB3•PUD	PORTB2•PUD	PORTB1•PUD	PORTB0•PUD
DDOE	SPE•MSTR	SPE•MSTR	SPE•MSTR	SPE•MSTR
DDOV	0	0	0	0
PVOE	SPE•MSTR	SPE•MSTR	SPE•MSTR	0
PVOV	SPI従装置出力	SPI主装置出力	SCK出力	0
PTOE	-	-	-	_
DIEOE	PCIE0 • PCINT3	PCIE0.PCINT2	PCIE0.PCINT1	PCIE0.PCINT0
DIEOV	1	1	1	1
DI	SPI主装置/PCINT3入力	SPI従装置/PCINT2入力	SCLK/PCINT1入力	SPI SS/PCINT0入力
AIO	-	_	-	_

13.3.3. ポートCの交換機能

ポートCの交換機能は次の通りです。

表13-6. ポートCピンの交換機能

200 01 1	10000000000000000000000000000000000000						
ホ [°] ート ヒ [°] ン	交換機能	ポ ^ー ト ピン	交換機能				
PC7	INT4 (外部割り込み4 入力) ICP1 (タイマ/カウンタ1 捕獲起動入力) CLKO (システム クロック出力)	ı	_				
PC6	OC1A (タイマ/カウンタ1 比較A一致/PWM出力) PCINT8 (ピン変化割り込み8入力)	PC2	PCINT11 (ピン変化割り込み11入力)				
PC5	OC1B (タイマ/カウンタ1 比較B一致/PWM出力) PCINT9 (ピン変化割り込み9入力)	PC1	RESET (外部リセット入力) dW (デバック WIRE機能入出力)				
PC4	PCINT10 (ピン変化割り込み10入力)	PC0	XTAL2 (外部用発振増幅器出力)				

交換ピンの設定は次の通りです。

■ INT4/ICP1/CLKO - ホ°-トC ビット7 : PC7

INT4:外部割り込み4入力。PC7t°ンはMCUへの外部割り込み元として扱えます。

ICP1: タイマ/カウンタ1の捕獲起動入力。PC7ピンはタイマ/カウンタ1用捕獲起動入力ピンとして動作できます。

CLKO: システム クロック出力。分周したシステム クロックがPC7ピンに出力できます。分周したシステム クロックはCKOUTヒュース・がプログラム(0)されると、PORTC7とDDC7設定に拘らず、出力されます。これはリセット中にも出力されます。

■ OC1A/PCINT8 - ホ°-トC ビット6 : PC6

OC1A: タイマ/カウンタ1の比較A一致出力。PC6ピンはタイマ/カウンタ1の比較A一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDC6=1)されなければなりません。このOC1Aピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT8: ピン変化割り込み8入力。PC6ピンは外部割り込み元としても扱えます。

■ OC1B/PCINT9 - ホ°-トC ビット5 : PC5

OC1B: タイマ/カウンタ1の比較B一致出力。PC5ピンはタイマ/カウンタ1の比較B一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDC5=1)されなければなりません。このOC1Bピンはタイマ機能のPWM動作用出力ピンでもあります。

PCINT9: ピン変化割り込み9入力。PC5ピンは外部割り込み元としても扱えます。

■ PCINT10 - ホ°-トC ビット4 : PC4

PCINT10: ピン変化割り込み10入力。PC4ピンは外部割り込み元としても扱えます。

■ PCINT11 - ホ°-トC ビット2 : PC2

PCINT11: ピン変化割り込み11入力。PC2ピンは外部割り込み元としても扱えます。

■ RESET/dW - ポートC ビット1 : PC1

RESET: リセット入力。外部リセット入力はRSTDISBLヒュース、の非プログラム(1)によって許可され、Low活性(有効)です。本ピンがRESETピンとして使用されるとき、プルアップが活性(許可)にされ、出力駆動部とデジタル入力は非活性(禁止)にされます。

dW: デ`ハ`ック`WIREチャネル。デ`ハ`ック`WIRE許可(DWEN)ヒュース`がプロク`ラム(0)され、施錠ビットが非プログラム(1)にされると、目的デ`ハ`イス内のデ`ハ`ック`WIREシステムが活性にされます。dWピンはプルアップ。許可のワイヤート`AND(オープント`レイン)双方向I/Oピンとして設定され、エミュレータと目的デ`ハ`イス間の通信路になります。

■ XTAL2 - ホ°-トC ビット0 : PC0

XTAL2: 発振部出力。PC0ピンは内蔵発振増幅器の反転出力として扱えます。





表13-7.と表13-8.はポートCの交換機能を46頁の図13-5.で示される交換信号に関連付けます。

表13-7. ポートC7~4の交換機能用交換信号

信号名	PC7/INT4/ICP1/CLKO	PC6/OC1A/PCINT8	PC5/OC1B/PCINT9	PC4/PCINT10
PUOE	0	0	0	0
PUOV	0	0	0	0
DDOE	0	0	0	0
DDOV	0	0	0	0
PVOE	0	OC1A許可	OC1B許可	0
PVOV	0	OC1A	OC1B	0
PTOE	-	-	-	-
DIEOE	INT4許可	PCINT8許可	PCINT9許可	PCINT10許可
DIEOV	1	1	1	1
DI	INT4入力	PCINT8入力	PCINT9入力	PCINT10入力
AIO	-	-	-	_

表13-8. ポートC2~0の交換機能用交換信号

信号名	PC2/PCINT11	PC1/RESET/dW	PC0/XTAL2
PUOE	0	0	0
PUOV	0	0	0
DDOE	0	0	0
DDOV	0	0	0
PVOE	0	0	0
PVOV	0	0	0
PTOE	-	-	-
DIEOE	PCINT11許可	0	0
DIEOV	1	0	0
DI	PCINT11入力	-	_
AIO	-	-	-

13.3.4. ポートDの交換機能

ポートDピンの交換機能は表13-9.で示されます。

表13-9 ポートDピンの交換機能

_		12000人民族記					
	ホ [°] ート ヒ [°] ン	T0 (タイマ/カウンタ0 外部グロック入力) CTS (USART送信許可入力) HWB (プートローダ強制実行入力) INT6 (外部割り込み6 入力) RTS (USART送信要求出力) XCK (USART 外部クロック入出力) PCINT12 (比公本では割り込み12入力) PD0 INT0 INT0 (外部割り込み0入力) INT0 (外部割り込み0入力)					
I	PD7		PD3				
	15,	<u>CTS</u> (USART送信許可入力) HWB (プート ローダ強制実行入力)	PD2				
	PD6						
	1 00	RTS (USART送信要求出力)	DD1	INT1 (外部割り込み1入力)			
			PDI	AINO (アナログ比較器非反転入力)			
	1 00	PCINT12 (ピン変化割り込み12入力)	DDo	INT0 (外部割り込み0入力)			
	PD4	INT5 (外部割り込み5 入力)	PD0	OC0B (タイマ/カウンタ0 比較B一致/PWM出力)			

交換ピンの設定は次の通りです。

■ INT7/T0/CTS/HWB - ホ°-トD ビット7: PD7

INT7:外部割り込み7入力。PD7ピンはMCUへの外部割り込み元として扱えます。

T0: タイマ/カウンタ0の外部クロック入力ピンです。

でTS: USARTの送信部流れ制御入力。このピンはその状態の機能によって送信部を制御できます。

HWB: このピンが外部リセットハッルス間にGNDに接続されると、リセット後のブートローダ部実行を許します。このピンのHWB動作はHWBE

ヒューズが許可されている時だけ活性(有効)です。

■ INT6/RTS - ホ°-トD ビット6 : PD6

INT6:外部割り込み6入力。PD6ピンはMCUへの外部割り込み元として扱えます。

RTS: USARTの受信部流れ制御出力。このピンはその状態の機能によって受信部を制御できます。

■ XCK/PCINT12 - ホ°-トD ビット5 : PD5

XCK: USARTの外部クロック入出力。ポートD方向レジスタ(DDRD)のDDD5は、このクロックが入力(DDD5=0)または出力(DDD5=1)のどちらかを制御します。XCKピンはUSARTが同期種別で動作する時だけ活動します(有効です)。

PCINT12: ピン変化割り込み12入力。PD5ピンは外部割り込み元としても扱えます。

■ INT5 - ポートD ビット4 : PD4

INT5:外部割り込み5入力。PD4ピンはMCUへの外部割り込み元として扱えます。

■ INT3/TXD - ホ°ートD ビット3 : PD3

INT3:外部割り込み3入力。PD3t°ンはMCUへの外部割り込み元として扱えます。

TXD:送信データ(USART用データ出力ピン)。USART送信部が許可されると、このピンはポートD方向レジスタ(DDRD)のDDD3の値に拘らず出力として設定されます。

■ INT2/RXD/AIN1 - ホートD ビット2: PD2

INT2:外部割り込み2入力。PD2ピンはMCUへの外部割り込み元として扱えます。

RXD: 受信データ(USART用データ入力ピン)。 USART受信部が許可されると、このピンはDDRDのDDD2の値に拘らず、入力として設定されます。 USARTがこのピンを入力に強制するとき、プルアップは未だPORTD2ピットによって制御できます。

AIN1: アナログ比較器の反転入力。このピンはアナログ比較器の反転入力に直接接続されます。

■ INT1/AIN0 - ホ°ートD ビット1 : PD1

INT1:外部割り込み1入力。PD1ピンはMCUへの外部割り込み元として扱えます。

AINO: アナログ比較器の非反転入力。このピンはアナログ比較器の非反転入力に直接接続されます。

■ INT0/OC0B - ホ°-トD ビット0 : PD0

INTO:外部割り込み0入力。PDOピンはMCUへの外部割り込み元として扱えます。

OCOB: タイマ/カウンタ0の比較B一致出力。PDOピンはタイマ/カウンタ0の比較B一致用外部出力として扱えます。この機能を扱うため、この ピンは出力として設定(DDD0=1)されなければなりません。このOCOBピンはタイマ機能のPWM動作用出力ピンでもあります。





表13-10.と表13-11.はポートDの交換機能を46頁の図13-5.で示される交換信号に関連付けます。

表13-10. ポ-トD7~4の交換機能用交換信号

信号名	PD7/INT7/T0/CTS/HWB	PD6/INT6/RTS	PD5/XCK/PCINT12	PD4/INT5
PUOE	CTS	RTS	0	0
PUOV	PORTD7•PUD	0	0	0
DDOE	CTS	RTS	0	0
DDOV	0	1	0	0
PVOE	0	RTS出力許可	XCK出力許可	0
PVOV	0	RTS出力	XCK出力	0
PTOE	_	-	_	_
DIEOE	INT7/CTS許可	INT6許可	PCINT12許可	INT5許可
DIEOV	1	1	1	1
DI	INT7/T0/CTS入力	INT6入力	XCK/PCINT12入力	INT5入力
AIO	_	_	_	_

表13-11. ポートD3~0の交換機能用交換信号

信号名	PD3/INT3/TXD	PD2/INT2/RXD/AIN1	PD1/INT1/AIN0	PD0/INT0/OC0B
PUOE	TXEN	RXEN	0	0
PUOV	0	PORTD2•PUD	0	0
DDOE	TXEN	RXEN	0	0
DDOV	1	0	0	0
PVOE	TXEN	0	0	OC0B許可
PVOV	TXD	0	0	OC0B
PTOE	-	-	-	-
DIEOE	INT3許可	INT2/AIN1許可	INT1/AIN0許可	INT0許可
DIEOV	1	AIN1許可	AIN0許可	1
DI	INT3入力	INT2入力/RXD	INT1入力	INT0入力
AIO	-	AIN1入力	AIN0入力	-

注: 許可されると、2線直列インターフェースはPD0とPD1ピン出力のスリューレート制御を許可します。これは図で示されていません。加えて、ポート図で示されるAIO出力と2線直列インターフェース(TWI)部間にスパ゚イク除去器が接続されます。

13.4. I/Oポート用レジスタ

13.4.1. MCU制御レジスタ (MCU Control Register) MCUCR

ピット	7	6	5	4	3	2	1	0	_
\$35 (\$55)	_	-	-	PUD	-	-	IVSEL	IVCE	MCUCR
Read/Write	R	R	R	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット4 - PUD: プルアップ 禁止 (Pull-up Disable)

このビットが1を書かれると、例えDDxnとPORTxnレジスタがプルアップを許可(DDxn=0, PORTxn=1)に設定されていても、I/Oポートのプルアップは禁止されます。この特徴についてより多くの詳細に関しては44頁の「ピンの設定」をご覧ください。

13.4.2. ホートB出力レシ、スタ (Port B Data Register) PORTB

ピット	7	6	5	4	3	2	1	0	
\$05 (\$25)	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

13.4.3. ポートB方向レジスタ (Port B Data Direction Register) DDRB

ピット	7	6	5	4	3	2	1	0	
\$04 (\$24)	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	DDRB
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

13.4.4. ホートB入力レシ、スタ (Port B Input Address) PINB

ピット	7	6	5	4	3	2	1	0	_
\$03 (\$23)	PINB7	PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
Read/Write	R/W								
初期値	不定								

13.4.5. ホートC出力レジスタ (Port C Data Register) PORTC

ピット	7	6	5	4	3	2	1	0	
\$08 (\$28)	PORTC7	PORTC6	PORTC5	PORTC4	-	PORTC2	PORTC1	PORTC0	PORTC
Read/Write	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

13.4.6. ポートC方向レジスタ (Port C Data Direction Register) DDRC

				_					
ピット	7	6	5	4	3	2	1	0	
\$07 (\$27)	DDC7	DDC6	DDC5	DDC4	-	DDC2	DDC1	DDC0	DDRC
Read/Write	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

13.4.7. ホートC入力レシ スタ (Port C Input Address) PINC

ピット	7	6	5	4	3	2	1	0	_
\$06 (\$26)	PINC7	PINC6	PINC5	PINC4	-	PINC2	PINC1	PINC0	PINC
Read/Write	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	
初期値	不定	不定	不定	不定	0	不定	不定	不定	





13.4.8. ポートD出力レジスタ (Port D Data Register) PORTD

ピット	7	6	5	4	3	2	1	0	
\$0B (\$2B)	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	PORTD
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

13.4.9. ホートD方向レジスタ (Port D Data Direction Register) DDRD

ピット	7	6	5	4	3	2	1	0	_
\$0A (\$2A)	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	DDRD
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

13.4.10. ポートD入力レジスタ (Port D Input Address) PIND

ピット	7	6	5	4	3	2	1	0	_
\$09 (\$29)	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	PIND
Read/Write	R/W								
初期値	不定								

14. タイマ/カウンタ0とタイマ/カウンタ1の前置分周器

14.1. 概要

タイマ/カウンタ0、1、3は同じ前置分周器部を共用しますが、タイマ/カウンタは異なる前置分周器設定ができます。以下の記述は言及した全てのタイマ/カウンタに適用されます。Tn (n=0または1)は一般名として使用されます。

14.2. 内部クロック元

タイマ/カウンタはシステム クロック(CSn2~0=001設定)によって直接的にクロック駆動できます。 これはシステム クロック周波数($f_{clk_I/O}$)と等しいタイマ/カウンタ最大クロック周波数での最高速動作を提供します。 選択で前置分周器からの4つのタップの1つがクロック元として使用できます。 この前置分周したクロックは $f_{clk_I/O}/8$ 、 $f_{clk_I/O}/64$ 、 $f_{clk_I/O}/256$ 、 $f_{clk_I/O}/1024$ の何れかの周波数です。

14.3. 前置分周器リセット


この前置分周器は自由走行で(換言するとタイマ/カウンタのクロック選択論理回路と無関係に動作する)、Tnによって共用されます。前置分周器はタイマ/カウンタのクロック選択によって影響を及ぼされないため、前置分周器の状態は前置分周したクロックが使用される状況に対して密接に関係します。タイマ/カウンタが許可され、前置分周器によってクロック駆動される(CSn2~0=5~2)とき、前置分周加工の一例が生じます。タイマ/カウンタが許可される時から最初の計数が起きるまでのシステムクロック周期数はNが前置分周値(8,64,256,1024)とすると、1~N+1 システムクロック周期になり得ます。

プログラム実行にタイマ/カウンタを同期することに対して前置分周器リセットを使用することが可能です。しかし、同じ前置分周器を共用する他のタイマ/カウンタも前置分周を使用する場合、注意が必要とされなければなりません。 前置分周器リセットはそれが接続される全タイマ/カウンタについての前置分周器周期に影響を及ぼします。

14.4. 外部クロック元

Tnt°ンに印加された外部クロック元はタイマ/カウンタクロック(clk_{Tn})として使用できます。このTnt°ンはt°ン同期化論理回路によって全てのシステムクロック周期に一度採取されます。この同期化(採取)された信号はその後にエッシ、検出器を通して通過されます。図14-1.はTn同期化とエッシ、検出器論理回路の機能等価構成図を示します。レシ、スタは内部システムクロック(clk_{I/O})の上昇端でクロック駆動されます。ラッチは内部システムクロックのHigh区間で通過(Low区間で保持)です。

エッジ検出器は上昇端(CSn2~0=111)または下降端(CSn2~0=110)の検出毎に1つのclkTnパルスを生成します。



同期化とエッジ検出器論理回路はTnピンへ印加されたエッジからカウンタが更新されるまでに2.5~3.5システム クロック周期の遅延をもたらします。


クロック入力の許可と禁止はTnが最低1システム クロック周期に対して安定してしまっている時に行われなければならず、さもなければ不正なタイマ/カウンタ クロック パルスが生成される危険があります。


印加された外部クロックの各半周期は正しい採取を保証するために1システム クロック周期より長くなければなりません。この外部クロックは50%/50%デューティ比で与えられるものとして、システム クロック周波数の半分未満(f_{EXTclk} </br>
が提出器が採取を使用するため、検出できる外部クロックの最大周波数は採取周波数の半分です(ナイキストの標本化定理)。然しながら、発振元(クリスタル発振子、セラミック振動子、コンデンサ)公差によって引き起こされたシステム クロック周波数やデューティ比の変動のため、外部クロック元の最大周波数は $f_{\text{Clk_I/O}}/2.5$ 未満が推奨されます。

外部クロック元は前置分周できません。









注: 入力ピンの同期化/エッジ検出論理回路は図14-1.で示されます。

14.5. タイマ/カウンタ前置分周器制御関係レジスタ

14.5.1. 一般タイマ/カウンタ制御レシ、スタ (General Timer/Counter Control Register) GTCCR

ピット	7	6	5	4	3	2	1	0	
\$23 (\$43)	TSM	-	-	-	-	-	-	PSRSYNC	GTCCR
Read/Write	R/W	R	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - TSM: タイマ/カウンタ同時動作 (Timer/Counter Synchronization Mode)

TSMビットへの1書き込みはタイマ/カウンタ同期化動作を活性(有効)にします。この動作でPSRSYNCへ書かれる値は保持され、従って対応する前置分周器リセット信号の有効を保持します。これは対応するタイマ/カウンタを停止し、設定中にそれらの1つが進行する危険なしに同じ値に設定できることを保証します。TSMビットが0を書かれると、PSRSYNCビットはハードウェアによって解除(0)され、同時にタイマ/カウンタが計数を始めます。

■ ビット0 - PSRSYNC: 同期系タイマ/カウンタ前置分周器リセット (Prescaler Reset Timer/Counter 1,0)

このビットが1のとき、タイマ/カウンタ0とタイマ/カウンタ1の前置分周器はリセットします。通常、TSMビットが設定(1)されている場合を除いて、このビットはハートウェアによって直ちに解除(0)されます。タイマ/カウンタ0とタイマ/カウンタ1は同じ前置分周器を共用し、この前置分周器のリセットが全てのタイマ/カウンタに影響を及ぼすことに注意してください。

15. 8ビット タイマ/カウンタ0 (PWM付き)

15.1. 特徴


- 2つの独立した比較出力部
- 2重緩衝の比較レジスタ
- 比較一致でのタイマ/カウンタ解除(自動再設定)
- グリッチなしで正しい位相のパルス幅変調器(PWM)
- 可変PWM周期
- 周波数発生器
- 3つの独立した割り込み (TOV0, OCF0A, OCF0B)

15.2. 概要

タイマ/カウンタのは2つの独立した比較出力部とPWM支援付きの汎用8ビットタイマ/カウンタ部です。それは正確なプログラム実行タイミング(事象管理)、波形生成を許します。

この8ビット タイマ/カウンタの簡単化した構成図は**図15-1**.で示されます。I/Oピンの実際の配置については2頁の「ピン配置」を参照してください。CPUがアクセス可能な(I/OピットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文は太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は65頁の「8ビット タイマ/カウンタ0用レジスタ」で一覧されます。

27頁の「電力削減レシ、スタ(PRRO)」のPRTIMOビットはタイマ/カウンタ0部を許可するために0を書かれなければなりません(訳注:本行追加)。



15.2.1. 関係レジスタ

 $g/(\tau/\hbar)$ で、 $g/(\tau/\hbar)$ 、 $g/(\tau/\hbar)$

このタイマ/カウンタは内部的、前置分周器経由、またはTOピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するために使用するクロック元を制御します。クロック元が選択されないとき、タイマ/カウンタは動きません。クロック選択論理部からの出力はタイマ/カウンタ クロック(clkTo)として参照されます。

2重緩衝化した比較レシ、スタ(OCR0AとOCR0B)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OC0AとOC0B)ピンで PWMまたは可変周波数出力を作成するための波形生成器によって使用できます。詳細については59頁の「比較出力部」をご覧ください。この比較一致発生は比較一致割り込み要求の発生に使用できる比較一致割り込み要求フラグ(OCF0AとOCF0B)も設定(1)します。





15.2.2. 定義

本項でのレジスタとビット参照の多くは一般形で書かれます。小文字の'n'は タイマ/カウンタ番号、この場合は0で置き換えます。小文字のxは比較出力部 のチャネル名を表し、この場合はAまたはBです。然しながらプログラムでレジス タまたはビット定義に使用する時は正確な形式が使用されなければなりま せん(例えばタイマ/カウンタ0のカウンタ値のアクセスに対してのTCNT0のように)。

表15-1.の定義は本資料を通して広範囲に渡って使用されます。


表15-1. 用語	表15-1. 用語定義					
用語	意味					
BOTTOM	タイマ/カウンタが\$00に到達した時。					
MAX	タイマ/カウンタが\$FF(255)に到達した時。					
ТОР	タイマ/カウンタが指定された固定値(\$FF) またはOCROA値に到達した時。この指 定(TOP)値は動作種別に依存します。					

15.3. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レシ、スタB(TCCR0B)に配置されたクロック選択(CS02~0)ビットによって制御されるクロック選択論理回路で選択されます。クロック元と前置分周器の詳細については55頁の「タイマ/カウンタ0とタイマ/カウンタ1の前置分周器」をご覧ください。

15.4. 計数器部

8ビットタイマ/カウンタの主な部分は設定可能な双方向カウンタ部です。図15-2.は、このカウンタとその周辺環境の構成図を示します。



使用した動作種別に依存して、カウンタは各タイマ/カウンタ クロック(clkT0)で解除(\$00)、増加(+1)、または減少(-1)されます。clkT0はクロック選択(CS02~0)ピットによって選択された内部または外部のクロック元から生成できます。クロック元が選択されない(CS02~0=000)とき、タイマ/カウンタは停止されます。けれどもTCNT0値はタイマ/カウンタ クロック(clkT0)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先順位を持ちます)。

計数順序(方法)はタイマ/カウンタ0制御レシ、スタA(TCCR0A)に配置された波形生成種別(WGM01~0)ビットとタイマ/カウンタ0制御レシ、スタB(TC CR0B)に配置された波形生成種別(WGM02)ビットの設定によって決定されます。これらはカウンタ動作(計数)方法とOC0A/OC0B比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に関しては61頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOV0)フラグはWGM02~0ビットによって選択された動作種別に従って設定(1)されます。TOV0はCPU割り込み発生に使用できます。

15.5. 比較出力部


この8ビット比較器はTCNT0と比較レシ、スタ(OCR0AとOCR0B)を継続的に比較します。TCNT0がOCR0AまたはOCR0Bと等しければ比較器は一致を指示します。この一致は次のタイマ/カウンタ クロック周期で比較割り込み要求フラグ(OCF0AまたはOCF0B)を設定(1)します。対応する割り込みが許可(I=1, OCIE0AまたはOCIE0B=1)されているならは、その比較割り込み要求フラグは比較割り込みを発生します。比較割り込み要求フラグは割り込みが実行されると自動的に解除(0)されます。代わりにこのフラグはこのI/Oビット位置に論理1を書

くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGM02~0)ビットと比較出力選択(COM0x1~0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使用します。MAXとBOTTOM信号は動作種別(61頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使用されます。

図15-3.は比較出力部の構成図を示します。

OCR0xはパルス幅変調(PWM)のどれかを使用する時に2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCR0xレジ、スの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによってグリッチなしの出力を作成します。

OCR0xのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCR0x緩衝部をアクセスし、禁止されるとOCR0xレジスタを直接アクセスします。



(<mark>訳注</mark>) ここでは比較nxレジスタ全体をOCR0x、OCR0xを構成する緩衝部分をOCR0x緩衝部、実際の比較に使用されるレジスタ本体部分をOCR0xレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

15.5.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は、強制変更(FOC0x)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラケ(OCF0x)の設定(1)やタイマ/カウンタの再設定/解除を行いませんが、OC0xピンは実際の比較一致が起きた場合と同様に更新されます(COM0x1~0ビット設定がOC0xピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

15.5.2. TCNT0書き込みによる比較一致妨害

TCNT0への全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に割り込みを起動することなく、TCNT0と同じ値に初期化されることをOCR0xに許します。

15.5.3. 比較一致部の使用

どの動作種別でのTCNT0書き込みでも1タイマ/カウンタ クロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、比較出力部を使用する場合、TCNT0を変更する時に危険を伴います。TCNT0に書かれた値がOCR0x値と同じ場合に比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。同様にタイマ/カウンタが下降計数のとき、BOTTOMに等しいTCNT0値を書いてはいけません。

OC0xの初期設定はポート ピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OC0x値を設定する一番簡単な方法は標準動作で強制変更(FOC0x)ストローブ ビットを使用することです。波形生成動作種別間を変更する時でも、OC0x(内部)レジスタはその値を保ちます。


比較出力選択(COM0x1~0)ビットが比較値(OCR0x)と共に2重緩衝されないことに気付いてください。COM0x1~0ビットの変更は直ちに有効となります。





15.6. 比較一致出力部

比較出力選択(COM0x1~0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OC0x)状態の定義にCOM0x1~0ビットを使用します。またCOM0x1~0ビットはOC0xピン出力元を制御します。図15-4.はCOM0x1~0ビット設定によって影響を及ぼされる論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COM0x1~0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OC0xの状態を参照するとき、その参照はOC0xピンでなく内部OC0xレジスタに対してです。システム リセットが起こると、OC0xレジスタは'0'にリセットされます。



COM0x1~0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OC0x)によって無効にされます。けれどもOC0xピンの方向(入出力)はポート ピンに対するポート方向レジスタ(DDR)によって未だ制御されます。OC0xピンに対するポート方向レジスタのビット(DDR_OC0x)はOC0x値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は波形生成種別と無関係です。

比較出力ピン論理回路の設計は出力が許可される前のOC0x状態の初期化を許します。いくつかのCOM0x1~0ビット設定が或る種の動作種別に対して予約されることに注意してください。65頁の「8ビット タイマ/カウンタ0用レジスタ」をご覧ください。

15.6.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOM0x1~0ビットを違うふうに使用します。全ての動作種別に対してCOM0x1~0= $\frac{00}{00}$ 設定は次の比較一致で実行すべきOC0xレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については65頁の表15-2と表15-5.を参照してください。高速PWM動作については65頁の表15-3.と表15-6.、位相基準PWMについては65頁の表15-4.と表15-7.を参照してください。

COM0x1~0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOC0x)ストロープビットを使用することによって直ちに効果を得ることを強制できます。

15.7. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGM02~0)ビットと比較出力選択(COM0x1~0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ビットは影響を及ぼします。COM0x1~0ビットは生成されるPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対するCOM0x1~0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します(60頁の「比較一致出力部」をご覧ください)。

タイミング情報の詳細については64頁の「タイマ/カウンタ0のタイミング」を参照してください。

15.7.1. 標準動作


最も単純な動作種別が標準動作(WGM02~0=000)です。この動作種別での計数方向は常に上昇(+)で、カウンタ解除は実行されません。カウンタは8ビット最大値(TOP=\$FF)を通過すると単に範囲を超え、そして\$00(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOV0)フラケはTCNTOが\$00になる時と同じタイマ/カウンタ クロック周期で設定(1)されます。この場合のTOV0フラケは設定(1)のみで解除(0)されないことを除いて第9ビットのようになります。けれどもTOV0フラケを自動的に解除(0)するタイマ/カウンタの溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアによって増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。

比較出力部は与えられた或る時間に割り込みを生成するのに使用できます。標準動作で波形を生成するのに比較出力を使用するのは、それが大変多くのCPU時間を占有するため推奨されません。

15.7.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGM02~0=010)ではOCR0Aがカウンタの分解能を操作するのに使用されます。CTC動作ではカウンタ(TCNT0)値がOCR0Aと一致すると、カウンタは\$00に解除されます。OCR0Aはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイシング図は図15-5.で示されます。カウンタ(TCNT0)値はTCNT0とOCR0A間で比較一致が起こるまで増加し、そしてその後にカウンタ(TCNT0)は解除(\$00)されます。



OCF0Aフラグを使用することにより、タイマ/カウンタ値がTOP値に達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使用できます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更することは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCR0Aに書かれた新しい値がTCNT0の現在値よりも低い(小さい)場合、タイマ/カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こるのに先立って最大値(\$FF)へ、そして次に\$00から始める計数をしなければならないでしょう。

CTC動作で波形出力を生成するため、OC0A出力は比較出力選択(COM0A1~0)ビットを交互動作(=01)に設定することによって各比較一致での論理レベル交互切り替えに設定できます。OC0A値はそのピンに対するデータ方向が出力(DDR_OC0A=1)に設定されない限りポート ピンで見えないでしょう。生成された波形はOCR0Aが0(\$00)に設定される時に $f_{OC0A}=f_{clk_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{\text{OCnx}} = \frac{f_{\text{clk_I/O}}}{2 \times \text{N} \times (1 + \text{OCRnx})}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ(TOV0)フラグはカウンタがMAXから\$00〜計数するのと同じタイマ/カウンタ クロック周期で設定(1)されます。






15.7.3. 高速PWM動作

高速 n^2 ルス幅変調(PWM)動作(WGM02 \sim 0=011または111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOMから再び始めます。TOPはWGM02 \sim 0=011時に\$FF、WGM02 \sim 0=111時にOCR0Aとして定義されます。非反転比較出力動作(COM0x1 \sim 0=10)での比較出力(OC0x)はTCNT0とOCR0x間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COM0x1 \sim 0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。この単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使用する位相基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWM動作でのタイマ/カウンタはタイマ/カウンタ値がTOP値と一致するまで増加されます。そしてタイマ/カウンタは(一致の)次のタイマ/カウンタクロック周期で解除(\$00)されます。高速PWM動作のタイミング図は図15-6.で示されます。TCNT0値はタイミング図で単一傾斜動作(鋸波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR0x値を示し、TCNT0値との交点(接点)がTCNT0とOCR0x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCF0x)はOCR0x=TOPを除いて比較一致が起こると設定(1)されます(訳注:共通性のため本行追加)。



タイマ/カウンタ溢れ(TOV0)フラグはカウンタがTOPに到達する時毎に設定(1)されます。割り込みが許可されるなら、その割り込み処理ルーチンは比較値を更新するのに使用できます。

高速PWM動作での比較部はOC0xピンでのPWM波形の生成を許します。COM0x1~0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOM0x1~0を'11'に設定することで生成できます。WGM02ビットが設定(1)ならば、COM0A1~0ビットの'01' 設定は比較一致での交互反転をOC0Aピンに許します。この任意選択はOC0Bピンに対して利用できません(65頁の表15-3.と表15-6.をご覧ください)。実際のOC0x値はポート ピンに対するデータ方向(DDR_OC0x)が出力として設定される場合だけ見えるでしょう。PWM 波形はTCNT0とOCR0x間の比較一致で、OC0x(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$00,TOPからBOTTOMへ変更)されるタイマ/カウンタ クロック 周期でOC0xレジスタを解除(0)または設定(1)することによって生成されます。

PWM出力周波数は次式によって計算できます。

$$f_{\text{OCnxPWM}} = \frac{f_{\text{clk_I/O}}}{N \times (1 + \text{TOP})}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。


OCR0xの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR0xがBOTTOM(\$00)と等しく設定されると、出力はTOP+1 タイマ/カクンタ クロック周期毎の狭いスパイク(パルス)になるでしょう。OCR0xがTOPに等しく設定されると、(COM0x1 ~0ビットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

(<mark>訳補</mark>:WGM02~0=111の場合については、)高速PWM動作での(デューティ比50%)周波数の波形出力は比較一致毎に論理反転するOC0A設定(COM0A1~0=01)によって達成できます。生成された波形はOCR0Aが0(\$00)に設定される時に $f_{OC0x}=f_{clk_I/O}/2$ の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOC0A交互出力(COM0A1~0=01)と同じです。

15.7.4. 位相基準PWM動作

位相基準 $^{\circ}$ ル $^{\circ}$ RI に で の 動作(WGM02 $^{\circ}$ 0=001または101)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作を基準とします。カウンタはBOTTOMからTOPへそして次にTOPからBOTTOMへを繰り返し計数します。TOPはWGM02 $^{\circ}$ 0=001時に $^{\circ}$ FF、WGM02 $^{\circ}$ 0=101時にOCR0Aとして定義されます。非反転比較出力動作(COM0x1 $^{\circ}$ 0=10)での比較出力(OC0x)は上昇計数中のTCNT0とOCR0xの比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COM0x1 $^{\circ}$ 0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)動作の対称特性のため、これらの動作種別はモータ制御の応用に好まれます。

位相基準PWM動作でのカウンタはカウンタ値がTOPと一致するまで増加されます。カウンタはTOPに達すると計数方向を変更します。この TCNT0値は1タイマ/カウンタ クロック周期間TOPと等しくなります。位相基準PWM動作のタイミング図は図15-7.で示されます。TCNT0値はタイミング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCR0x値を示し、TCNT0値との交点(接点)がTCNT0とOCR0x間の比較一致を示します(訳注:図補正に伴い本行若干変更)。



タイマ/カウンタ溢れ(TOV0)フラグはタイマ/カウンタがBOTTOMに到達する時毎に設定(1)されます。この割り込み要求フラグはカウンタがBOTTOM値に到達する毎に割り込みを発生するために使用できます。

位相基準PWM動作での比較部はOC0xt°ンでのPWM波形の生成を許します。COM0x1~0t°ットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOM0x1~0t°ットを'11'に設定することで生成できます。WGM02t°ットが設定(1)なら、COM0A1~0t°ットの'01'設定は比較一致での交互反転をOC0At°ンに許します。この任意選択はOC0Bt°ンに対して利用できません(65頁の表15-4と表15-7.をご覧ください)。実際のOC0x値はそのポート t°ンに対するデータ方向(DDR_OC0x)が出力として設定される場合だけ見えるでしょう。PWM波形はカウンタが増加する時のTCNT0とOCR0x間の比較一致でOC0x(内部)レシ、スタを設定(1)(または解除(0))と、カウンタが減少する時のTCNT0とOCR0x間の比較一致でOC0x(内部)レシ、スタを設定(1)でよって生成されます。位相基準PWMを使用する時の出力に対するPWM周波数は次式によって計算できます。

$$f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk_I/O}}}{2 \times N \times \text{TOP}}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

OCR0xの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCR0xがBOTTOM(\$00)に等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。

図15-7.の第2周期のその出発点に於いて、例え比較一致がないとしても、OCnxにはHighからLowへの遷移があります。この遷移点はBOTTOMを挟む対称を保証するためです。比較一致なしに遷移を生ずるのは2つの場合です。

- 図15-7.でのようにOCR0xはTOPからその値を変更します。OCR0x値がTOPのとき、OCnxt°ン値は下降計数での比較一致の結果と同じです(訳補: L→H、直前がHのため、常にH)。BOTTOMを挟む対称を保証するため、(変更直後の)TOP(位置)でのOCnx値は上昇計数での比較一致の結果(H→L)と一致しなければなりません。
- タイマ/カウンタがOCR0x値よりも高い値から数え始め、そしてその理屈のために比較一致、それ故上昇途中で起こされるであろうOCn xの変更を逃します。(訳補: 従って上記同様、TOP位置で(直前がHならば)H→L遷移が生じます。)





15.8. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従って以下の図でタイマ/カウンタ クロック(clkT0)がクロック許可信号として示されます。この図は割り込みフラケが設定(1)される時の情報を含みます。図15-8.は基本的なタイマ/カウンタ動作についてのタイミング・データを含みます。この図は位相基準PWM動作以外の全ての動作種別でのMAX値近辺の計数の流れを示します。




図15-9.は同じタイミングデータを示しますが、前置分周器が許可されています。




図15-10.はCTC動作とOCR0AがTOPのPWM動作を除く全動作種別でのOCF0Aと全動作種別でのOCF0Bの設定を示します。




図15-11.はOCR0AがTOPの高速PWM動作と、CTC動作でのTCNT0の解除とOCF0Aの設定を示します。



15.9. 8ビット タイマ/カウンタ0 用レジスタ

15.9.1. タイマ/カウンタ0制御レシ、スタA (Timer/Counter 0 Control Register A) TCCR0A

ピット	7	6	5	4	3	2	1	0	
\$24 (\$44)	COM0A1	COM0A0	COM0B1	COM0B0	-	-	WGM01	WGM00	TCCR0A
Read/Write	R/W	R/W	R/W	R/W	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7,6 - COMOA1,0:比較A出力選択 (Compare Match A Output Mode bit 1 and 0)

これらのビットはOC0A比較出力ピンの動作を制御します。 COM0A1~0ビットの1つまたは両方が1を書かれると、OC0A出力はそのI/O ピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OC0Aピンに対応するポート方向 レシ、スタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OCOAがピンに接続されるとき、COMOA1~0ビットの機能はWGM02~0ビット設定に依存します。

表15-2.はWGM02~0ビットが標準動作またはCTC動作(つまり 表15-2. 非PWM動作比較A出力選択 PWM以外)に設定される時のCOM0A1~0ビット機能を示します。

表15-3.はWGM02~0ビットが高速PWM動作に設定される時の COM0A1~0ビットの機能を示します。

表15-4.はWGM02~0ビットが位相基準PWM動作に設定される時 のCOM0A1~0ビットの機能を示します。

COM0A1	COMOAO	

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	比較一致でOC0Aピン トグル(交互)出力
1	0	比較一致でOC0Aピン Lowレベル出力
1	1	比較一致でOC0At°ン Highレヘブル出力

表15-3. 高速PWM動作比較A出力選択(共通注意参照)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	WGM02=0:標準ポート動作(OC0A切断) WGM02=1:比較一致でOC0Aピン トグル (交互)出力
1	0	比較一致でLow、BOTTOMでHighを OCOAピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowを OC0Aピン〜出力(反転動作)

表15-4. 位相基準PWM動作比較A出力選択(共通注意参照)

COM0A1	COM0A0	意味
0	0	標準ポート動作 (OC0A切断)
0	1	WGM02=0:標準ポート動作(OC0A切断) WGM02=1:比較一致でOC0Aピン トグル (交互)出力
1	0	上昇計数時の比較一致でLow、下降計数 時の比較一致でHighをOCOAピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数 時の比較一致でLowをOCOAピンへ出力

■ ビット5,4 - COM0B1,0:比較B出力選択 (Compare Match B Output Mode bit 1 and 0)

これらのビットはOC0B比較出力ピンの動作を制御します。 COM0B1~0ビットの1つまたは両方が1を書かれると、OC0B出力はそのI/Oピ ンの通常ポート機能を無効にし、そのI/Oピンに接続されます。 けれども出力駆動部を許可するため、OC0Bピンに対応するポート方向レ ジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OCOBがピンに接続されるとき、COMOB1~0ビットの機能はWGM02~0ビット設定に依存します。

表15-5.はWGM02~0ビットが標準動作またはCTC動作(つまり) PWM以外)に設定される時のCOM0B1~0ビット機能を示します。

表15-6.はWGM02~0ビットが高速PWM動作に設定される時の COM0B1~0ビットの機能を示します。

表15-7.はWGM02~0ビットが位相基準PWM動作に設定される時 のCOM0B1~0ビットの機能を示します。

表15-5. 非PWM動作比較B出力選択

COM0B1	СОМ0В0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	比較一致でOC0Bピン トグル(交互)出力
1	0	比較一致でOC0Bピン Lowレベル出力
1	1	比較一致でOC0Bピン Highレベル出力

表15-6. 高速PWM動作比較B出力選択(共通注意参照)

COM0B1	СОМ0В0	意味
0	0	標準ポート動作(OC0B切断)
0	1	(予約)
1	0	比較一致でLow、BOTTOMでHighを OC0Bピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowを OC0Bピンへ出力(反転動作)

表15-7. 位相基準PWM動作比較B出力選択(共通注意参照)

СОМ0В	1 COM0B0	意味
0	0	標準ポート動作 (OC0B切断)
0	1	(予約)
1	0	上昇計数時の比較一致でLow、下降計数 時の比較一致でHighをOCOBピンへ出力
1	1	上昇計数時の比較一致でHigh、下降計数 時の比較一致でLowをOCOBピンへ出力

共通注意: COM0x1が設定(1)され、対応するOCR0xがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、 BOTTOMまたはTOPでの設定(1)または解除($^{\circ}$)は行われます。より多くの詳細については62頁の「高速PWM動作」または63頁の「位相 基準PWM動作」をご覧ください。(表15-3,4,6,7.各々での注:を纏めました。)





■ ビット3.2 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット1,0 - WGM01,0: 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レジスタB(TCCR0B)で得られるWGM02ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大カウンタ(TOP)値の供給元、使用されるべき波形生成のどの形式かを制御します(表15-8.参照)。タイマ/カウンタ部によって支援される動作種別は標準動作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と2形式のパルス幅変調(PWM)動作です。61頁の「動作種別」をご覧ください。

表15-8. 波形生成種別選択

番号	WGM02	WGM01	WGM00	タイマ/カウンタ動作種別	TOP値	OCR0x更新時	TOV0設定時
0	0	0	0	標準動作	\$FF	即時	MAX
1	0	0	1	8ビット位相基準PWM動作	\$FF	TOP	BOTTOM
2	0	1	0	比較一致タイマ/カウンタ解除(CTC)動作	OCR0A	即時	MAX
3	0	1	1	8ビット高速PWM動作	\$FF	BOTTOM	MAX
4	1	0	0	(予約)	-	-	-
5	1	0	1	位相基準PWM動作	OCR0A	TOP	BOTTOM
6	1	1	0	(予約)	-	_	_
7	1	1	1	高速PWM動作	OCR0A	BOTTOM	TOP

注: MAX=\$FF、BOTTOM=\$00です。

15.9.2. タイマ/カウンタ0制御レシ、スタB (Timer/Counter0 Control Register B) TCCR0B

\$25 (\$45)	ピット	7	6	5	4	3	2	1	0	_
	\$25 (\$45)	FOC0A	FOC0B	-	-	WGM02	CS02	CS01	CS00	TCCR0B
初期値 0 0 0 0 0 0 0 0	Read/Write	W	W	R	R	R/W	R/W	R/W	R/W	
	初期値	0	0	0	0	0	0	0	0	

■ ビット7 - FOC0A: OC0A強制変更 (Force Output Compare A)

FOC0AビットはWGM02~0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0Bが書かれる場合、このビットは0に設定されなければなりません。FOC0Aビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0A出力はCOM0A1~0ビット設定に従って変更されます。FOC0Aビットがストローフ、として実行されることに注意してください。従って強制した比較の効果を決めるのはCOM0A1~0ビットに存在する値です。

FOC0Aストローブは何れの割り込みの生成もTOPとしてOCR0Aを使用する比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$00)も行いません。

FOC0At'ットは常に0として読まれます。

■ ビット6 - FOC0B: OC0B強制変更 (Force Output Compare B)

FOC0BビットはWGM02~0ビットが非PWM動作を指示する時だけ有効です。

けれども将来のデバイスとの共通性を保証するため、PWM動作で扱う時にTCCR0Bが書かれる場合、このビットは0に設定されなければなりません。FOC0Bビットに論理1を書くと、波形生成部で直ちに比較一致が強制されます。OC0B出力はCOM0B1~0ビット設定に従って変更されます。FOC0Bビットがストローフ、として実行されることに注意してください。従って強制した比較の効果を決めるのはCOM0B1~0ビットに存在する値です。

FOC0Bストローブは何れの割り込みの生成も行いません。

FOC0Bビットは常に0として読まれます。

■ ビット5,4 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット3 - WGM02:波形生成種別 (Waveform Generation Mode bit 2)

65頁の「タイマ/カウンタ制御レシ、スタA(TCCROA)」のWGM01~0ビット記述をご覧ください。

■ ビット2~0 - CS02~0: クロック選択0 (Clock Select0, bit 2,1 and 0)

この3つのクロック選択ビットはタイマ/カウンタ(TCNT0)によって使用されるクロック元を選択します。

表15-9. タイマ/カウンタ0入力クロック選択

CS02	CS01	CS00	意味
0	0	0	停止(タイマ/カウンタ0動作停止)
0	0	1	clk _{I/O} (前置分周なし)
0	1	0	clk _{I/O} /8 (8分周)
0	1	1	clk _{I/O} /64 (64分周)
1	0	0	clk _{I/O} /256 (256分周)
1	0	1	clk _{I/O} /1024 (1024分周)
1	1	0	T0ピンの下降端 (外部クロック)
1	1	1	T0ピンの上昇端 (外部クロック)

外部ピン(クロック)動作がタイマ/カウンタ0に対して使用される場合、例えTOピンが出力として設定されても、TOピンの遷移はカウンタをクロック駆動します。この特徴がソフトウェアに計数制御を許します。

15.9.3. タイマ/カウンタ0 (Timer/Counter0) TCNT0

ピット	7	6	5	4	3	2	1	0	
\$26 (\$46)	(MSB)							(LSB)	TCNT0
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

このタイマ/カウンタ レジスタは読み書き両方の操作について、タイマ/カウンタ部の8ビット カウンタに直接アクセスします。TCNT0への書き込みは次のタイマ/カウンタ クロックでの比較一致を妨害(除去)します。カウンタが走行中にカウンタ(TCNT0)を変更することはTCNT0とOCR0x間の比較一致消失の危険を誘発します。

15.9.4. タイマ/カウンタ0 比較Aレジスタ (Timer/Counter0 Output Compare A Register) OCR0A

ピット	7	6	5	4	3	2	1	0	
\$27 (\$47)	(MSB)							(LSB)	OCR0A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レシ、スタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Aピンでの波形出力を生成するのに使用できます。

15.9.5. タイマ/カウンタ0 比較Bレジスタ (Timer/Counter0 Output Compare B Register) OCR0B

ピット	7	6	5	4	3	2	1	0	
\$28 (\$48)	(MSB)							(LSB)	OCR0B
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レシ、スタは継続的にカウンタ(TCNT0)値と比較される8ビットの値を含みます。一致は比較一致割り込みやOC0Bピンでの波形出力を生成するのに使用できます。





15.9.6. タイマ/カウンタ0割り込み許可レジスタ (Timer/Counter 0 Interrupt Mask Register) TIMSKO

ピット	7	6	5	4	3	2	1	0	_
(\$6E)	_	-	-	-	-	OCIE0B	OCIE0A	TOIE0	TIMSK0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~3 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット2 - OCIEOB: タイマ/カウンタ0比較B割り込み許可 (Timer/Counter0 Output Compare Match B Interrupt Enable)

OCIE0Bビットが1を書かれ、ステータス レシ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0比較B一致割り込みが許可されます。タイマ/カウンタ0で比較B一致が起こる、換言するとタイマ/カウンタ0割り込み要求フラク、レシ、スタ(TIFR0)で比較B割り込み要求フラク(OCF0B)が設定(1)されると、対応する割り込みが実行されます。

■ ビット1 - OCIEOA: タイマ/カウンタの比較A割り込み許可 (Timer/Counter0 Output Compare Match A Interrupt Enable)

OCIE0Aビットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0比較A一致割り込みが許可されます。タイマ/カウンタ0で比較A一致が起こる、換言するとタイマ/カウンタ0割り込み要求フラケ、レシ、スタ(TIFRO)で比較A割り込み要求フラケ(OCF0A)が設定(1)されると、対応する割り込みが実行されます。

■ ビット0 - TOIE0: タイマ/カウンタ0溢れ割り込み許可 (Timer/Counter0 Overflow Interrupt Enable)

TOIEOビットが1を書かれ、ステータス レジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタ0溢れ割り込みが許可されます。タイマ/カウンタ0溢れが起こる、換言するとタイマ/カウンタ0割り込み要求フラケ レジ、スタ(TIFRO)でタイマ/カウンタ0溢れ割り込み要求(TOVO)フラケが設定(1)されると、対応する割り込みが実行されます。

15.9.7. タイマ/カウンタ0割り込み要求フラク・レシ、スタ (Timer/Counter 0 Interrupt Flag Register) TIFRO

ピット	7	6	5	4	3	2	1	0	
\$15 (\$35)	_	-	-	-	-	OCF0B	OCF0A	TOV0	TIFR0
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ L'ット7~3 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読まれます。

■ ビット2 - OCF0B: タイマ/カウンタ0比較B割り込み要求フラグ(Timer/Conter0, Output Compare B Match Flag)

OCF0Bビットは比較一致がタイマ/カウンタ(TCNT0)と比較レシ、スタ(OCR0B)間で起こる時に設定(1)されます。対応する割り込み処理へ、クタを実行すると、OCF0Bはハート・ウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Bは解除(0)されます。ステータスレシ、スタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ0割り込み許可(OCIE0B)ビット、OCF0Bが設定(1)されると、タイマ/カウンタ0比較B一致割り込みが実行されます。

■ ビット1 - OCF0A: タイマ/カウンタ0比較A割り込み要求フラグ(Timer/Conter0, Output Compare A Match Flag)

OCF0Aビットは比較一致がタイマ/カウンタ(TCNT0)と比較レシ、スタ(OCR0A)間で起こる時に設定(1)されます。対応する割り込み処理へクタを実行すると、OCF0Aはハート・ウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもOCF0Aは解除(0)されます。ステータスレシ、スタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンタ0割り込み許可レシ、スタ(TIMSK0)のタイマ/カウンタ0比較A一致割り込み許可(OCIE0A)ビット、OCF0Aが設定(1)されると、タイマ/カウンタ0比較A一致割り込みが実行されます。

■ ビット0 - TOV0: タイマ/カウンタ0溢れ割り込み要求フラク (Timer/Counter0 Overflow Flag)

TOV0ビットはタイマ/カウンク(TCNT0)溢れが起こる時に設定(1)されます。対応する割り込み処理べクタを実行すると、TOV0はハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもTOV0は解除(0)されます。ステータス レジスタ(SREG)の全割り込み許可(I)ビット、タイマ/カウンク0割り込み許可レジスタ(TIMSK0)のタイマ/カウンク0溢れ割り込み許可(TOIE0)ビット、TOV0が設定(1)されると、タイマ/カウンク0溢れ割り込みが実行されます。位相基準PWM動作ではタイマ/カウンク0が\$00で計数方向を変える時にこのビットが設定(1)されます。

これらフラケの設定はWGM02~0ビット設定に依存します。66頁の波形生成種別ビット記述の表15-8.を参照してください。

16. 16ビット タイマ/カウンタ (タイマ/カウンタ1)

16.1. 特徴


- **真の16ビット設計** (換言すれば16ビットPWMの許容)
- 3つの独立した比較出力部
- 2重緩衝の比較レジスタ
- 1つの捕獲入力部
- 捕獲入力雑音消去器
- 比較一致でのタイマ/カウンタ解除(自動再設定)
- グリッチなしで正しい位相のパルス幅変調器 (PWM)
- 可変PWM周期
- 周波数発生器
- 外部事象計数器
- 5つの独立した割り込み (TOV1,OCF1A,OCF1B,OCF1C,ICF1)

16.2. 概要

この16ビットタイマ/カウンタ部は正確なプログラム実行タイミング(事象管理)、波形生成、信号タイミング計測を許します。この資料でのレジ、スタとビット参照の多くは一般形で書かれます。小文字の'n'はタイマ/カウンタ番号(本製品は1のみ利用可)、小文字の'x'は比較出力部の置き換えです。けれどもプログラムでレジ、スタまたはビット定義に使用する時は正確な形式が使用されなければなりません(例えばタイマ/カウンタ1のカウンタ値に対するアクセスのTCNT1のように)。

この16ビット タイマ/カウンタの簡略化した構成図は図16-1.で示されます。CPUがアクセス可能な(I/OビットとI/Oピンを含む)I/Oレジスタは赤文字(訳注:原文太字)で示されます。デバイス仕様のI/Oレジスタとビット位置は83頁の「16ビット タイマ/カウンタ1用レジスタ」で示されます。

27頁の「電力削減レジスタ(PRRO)」のPRTIM1ビットはタイマ/カウンタ1部を許可するために0を書かれなければなりません。



注: タイマ/カウンタ1のピン配置と説明については2頁の「ピン配置」、47頁の表13-3、49頁の表13-6.を参照してください。





16.2.1. 関係レジスタ

タイマ/カウンタ(TCNTn)、比較レシ、スタ(OCRnA,OCRnB,OCRnC)、捕獲レシ、スタ(ICRn)は全て16ビットレシ、スタです。16ビットレシ、スタをアクセスするとき、特別な手順に従わなければなりません。これらの手順は71頁の「16ビットレジ、スタのアクセス」項で記述されます。タイマ/カウンタn制御レシ、スタ(TCCRnA,TCCRnB,TCCRnC)は8ビットレジ、スタで、CPUアクセス制限はありません。割り込み要求信号はタイマ/カウンタn割り込み要求レジ、スタ(TIFRn)で全て見えます。全ての割り込みはタイマ/カウンタn割り込み許可レジ、スタ(TIMSKn)で個別に遮蔽(禁止)されます。TIFRnとTIMSKnはこの図で示されません。

このタイマ/カウンタは内部的、前置分周器経由、またはTnピンの外部クロック元によってクロック駆動されます。クロック選択論理部はタイマ/カウンタが値を増加(または減少)するのに使用するクロック元とエッジを制御します。クロック元が選択されないとき、タイマ/カウンタは動きません。ク ロック選択論理部からの出力はタイマ/カウンタ クロック(clk_m)として参照されます。

2重緩衝化した比較レシ、スタ(OCRnA,OCRnB,OCRnC)はタイマ/カウンタ値と常に比較されます。この比較結果は比較出力(OCnA,OCnB,OCnC) に ンでPWMまたは可変周波数出力を生成するための波形生成器によって使用できます。75頁の「比較出力部」をご覧ください。この比較一致発生は比較出力割り込み要求の発生に使用できる比較一致割り込み要求フラク (OCFnA,OCFnB,OCFnC)も設定 (1)します。

捕獲レジスタ(ICRn)は捕獲起動(ICPn)ピンまたはアナログ比較器出力(144頁の「**アナログ比較器**」参照)のどちらかの外部(エッジ)で起動された)事象でタイマ/カウンタ値を捕獲(複写)できます。捕獲入力部は尖頭雑音を捕らえる機会を軽減するためにデジタル濾波部(雑音消去器)を含みます。

TOP値または最大タイマ/カウンタ値は、いくつかの動作種別で、OCRnA、ICRn、または一群の固定値のどれかによって定義できます。 PWM動作でTOP値としてOCRnAを使用すると、OCRnAはPWM出力生成用に使用できません。 けれどもこの場合、TOP値は動作中に変更されるのをTOP値に許す2重緩衝化します。 固定的なTOP値が必要とされる場合、ICRnが代わりに使用でき、PWM出力として使用されるべきOCRnAを開放します。

16.2.2. 定義

次の定義は本資料を通じて広範囲に使用されます。

表16-1. 用語	表16-1. 用語定義									
用語	意味									
BOTTOM	カウンタが\$0000に到達した時。									
MAX	カウンタが \$FFFF(65535)に到達した時。									
TOP	カウンタがTOP値に到達した時(計数動作での最大値と等しくなった時)。TOP値は固定値(\$00FF,\$01FF,\$03FF)、OCRnA値、ICRn値の何れか1つを指定できます。この指定は動作種別に依存します。									


16.3. 16ビットレジスタのアクセス

TCNTn,OCRnA,OCRnB,OCRnC,ICRnは8ビット バス経由でAVR CPUによってアクセスできる16ビット レジスタです。この16ビット レジスタは2回の読みまたは書き操作を使用してバイト アクセスされなければなりません。各々の16ビット タイマ/カウンタは16ビット アクセスの上位バイトの一時保存用に1つの8ビット レジスタを持ちます。16ビット タイマ/カウンタ内の全ての16ビット レジスタ間で、この同じ一時レジスタが共用されます。下位バイト アクセスが16ビット読み書き動作を起動します。16ビット レジスタの下位バイトがCPUによって書かれると、一時レジスタに保存した上位バイトと書かれた下位バイトは同じクロック周期で両方が16ビット レジスタに複写されます。16ビット レジスタの下位バイトがCPUによって読まれると、16ビット レジスタの上位バイトは下位バイトが読まれるのと同じクロック周期で一時レジスタに複写されます。

全ての16ビット アクセスが上位バイトに対して一時レジスタを使用する訳ではありません。OCRnA,OCRnB,OCRnCの16ビット レジスタ読み込みは一時レジスタの使用に関係しません。

16ビット書き込みを行うために上位バイトは下位バイトに先立って書かれなければなりません。16ビット読み込みについては下位バイトが上位バイトの前に読まれなければなりません。

次のコート・例は割り込みが一時レシ、スタを更新しないことが前提の16ビットタイマ/カウンタレシ、スタのアクセス法を示します。OCRnA,OCRnB,OCRnC,ICRnレシ、スタのアクセスに対して同じ原理が直接的に使用できます。C言語を使用するとき、コンパイラが16ビットアクセスを扱うことに注意してください。



注: 5頁の「コート・例」をご覧ください。

アセンブリ言語コート・例はR17:R16レシ、スタ対にTCNTn値を戻します。

16ビット レジスタ アクセスが非分断操作であることに注意することが重要です。16ビット レジスタをアクセスする2命令間で割り込みが起き、割り込みコードがその16ビット タイマ/カウンタ レジスタの同じ若しくは他の何れかをアクセスすることによって一時レジスタを更新する場合、割り込み外のその後のアクセス結果は不正にされます。従って主コードと割り込みコードの両方が一時レジスタを更新するとき、主コードは16ビット アクセス中の割り込みを禁止しなければなりません。





次のコード例はTCNTnレジスタ内容の非分断読み込み法を示します。同じ原理を使用することにより、OCRnA,OCRnB,OCRnC,ICRnのどの読み込みも行えます。

```
アセンブリ言語プログラム例
RD_TCNTn:
                                                  ;現全割り込み許可フラグ(I)を保存
           IN
                 R18, SREG
           CLI
                                                  ;全割り込み禁止
                                                  ;TCNTn下位バイト取得(上位バイト⇒一時レジスタ)
                 R16, TCNTnL
           ΙN
                 R17, TCNTnH
                                                  ;TCNTn上位バイ取得(一時レジスタ)
           ΤN
           OUT
                 SREG, R18
                                                  ;全割り込み許可フラグ(I)を復帰
           RET
                                                  ;呼び出し元へ復帰
C言語プログラム例
unsigned int TIM16_Read_TCNTn(void)
   unsigned char sreg;
                                                  /* ステータス レシブスター時保存変数定義 */
   unsigned int i;
                                                  /* TCNTn読み出し変数定義 */
   sreg = SREG;
                                                  /* 現全割り込み許可フラグ(I)を保存 */
                                                  /* 全割り込み禁止 */
   __disable_interrupt();
   i = TCNT_n;
                                                  /* TCNTn値を取得 */
                                                  /* 全割り込み許可フラグ(I)を復帰 */
   SREG = sreg;
   return i;
                                                  /* TCNTn値で呼び出し元へ復帰 */
```

注: 5頁の「コート・例」をご覧ください。

アセンブリ言語コート・例はR17:R16レシブスタ対にTCNTn値を戻します。

次のコード例はTCNTnレジスタ内容の非分断書き込み法を示します。同じ原理を使用することにより、OCRnA,OCRnB,OCRnC,ICRnのどの書き込みも行えます。

```
アセンブリ言語プログラム例
WR TCNTn:
           IN
                 R18, SREG
                                                   ;現全割り込み許可フラグ(I)を保存
                                                   ;全割り込み禁止
           CLI
                                                   ;TCNTn上位バイト設定(一時レジスタ)
           OUT
                 TCNTnH, R17
           OUT
                                                   ;TCNTn下位バイト設定(一時レジスタ⇒上位バイト)
                 TCNTnL, R16
           OUT
                 SREG, R18
                                                   ;全割り込み許可フラグ(I)を復帰
           RET
                                                   ;呼び出し元へ復帰
C言語プログラム例
void TIM16_Write_TCNTn(unsigned int i)
                                                   /* ステータス レシブスター時保存変数定義 */
   unsigned char sreg;
   unsigned int i;
                                                   /* TCNTn書き込み変数定義 */
   sreg = SREG;
                                                   /* 現全割り込み許可フラグ(I)を保存 */
    __disable_interrupt();
                                                   /* 全割り込み禁止 */
                                                   /* TCNTn値を設定 */
   TCNT_n = i;
                                                   /* 全割り込み許可フラグ(I)を復帰 */
   SREG = sreg;
```

注: 5頁の「コート・例」をご覧ください。

アセンブリ言語コート・例はR17:R16レジスタ対がTCNTnへ書かれるべき値を含むことが必要です。

16.3.1. 上位バイトー時レジスタの再使用


書かれる全レジスタについて上位バイが同じ複数16ビット レジスタ書き込みなら、上位バイは1度書かれることだけが必要です。けれども直前で記述した非分断操作の同じ規則が、この場合にも適用されることに注意してください。

16.4. タイマ/カウンタのクロック

このタイマ/カウンタは内部または外部のクロック元によってクロック駆動できます。このクロック元はタイマ/カウンタ制御レシ、スタB(TCCRnB)に配置されたクロック選択(CSn2~0)ビットによって制御されるクロック選択論理回路で選択されます。クロック元と前置分周器の詳細については55頁の「タイマ/カウンタ0とタイマ/カウンタ1の前置分周器」をご覧ください。

16.5. 計数器部

16ビット タイマ/カウンタの主な部分は設定可能な16ビット双方向カウンタ部です。図16-2.はこのカウンタとその周辺の構成図を示します。



この16ビット カウンタはカウンタの上位8ビットを含むカウンタ上位(TCNTnH)と下位8ビットを含むカウンタ下位(TCNTnL)の2つの8ビット I/Oメモリ位置に配置されます。TCNTnHレシ、スタはCPUによる間接的なアクセスのみできます。CPUがTCNTnH I/O位置をアクセスするとき、CPUは上位バイトー時レシ、スタ(TEMP)をアクセスします。この一時レシ、スタはTCNTnLが読まれる時にTCNTnH値で更新され、TCNTnLが書かれる時にTCNTnHは一時レシ、スタ値で更新されます。これは8ビット データ バス経由で1クロック周期内での16ビット カウンタ値全体の読み書きをCPUに許します。予測不能な結果を生じる、カウンタが計数中の時のTCNTn書き込みの特別な場合に注意することが重要です。この特別な場合はそれらが重要となる項目で記述されます。

使用した動作種別に依存して、カウンタは各タイマ/カウンタ クロック(clkTn)でリセット(\$0000)、増加(+1)、または減少(-1)されます。clkTnはクロック選択(CSn2~0)ビットによって選択された内部または外部のクロック元から生成できます。クロック元が選択されない(CSn2~0=000)時にカウンタは停止されます。けれどもTCNTn値はタイマ/カウンタ クロック(clkTn)が存在するしないに拘らず、CPUによってアクセスできます。CPU書き込みは全てのカウンタ解除や計数動作を無視します(上位優先権を持ちます)。

計数順序(方法)はタイマ/カウンタ制御レシ、スタA(TCCRnA)とタイマ/カウンタ制御レシ、スタB(TCCRnB)に配置された波形生成種別(WGMn3~0) ヒットの設定によって決定されます。これらはカウンタ動作(計数)方法と波形がOCnx比較出力に生成される方法間の接続に近いものです。進化した計数順序と波形生成についてより多くの詳細に対しては78頁の「動作種別」をご覧ください。

タイマ/カウンタ溢れ(TOVn)フラク・はWGMn3~0ビットによって選択された動作種別に従って設定(1)されます。TOVnはCPU割り込み発生に使用できます。






16.6. 捕獲入力部

タイマ/カウンタは外部の出来事を捕獲でき、発生時間を示す時間印(タイマ/カウンタ値)を与える捕獲入力部と合体します。出来事または複数の出来事を示す外部信号はICPnピンまたは代わりにアナロケ、比較器経由で印加できます。時間印はその後、周波数、デューティ比、印加された信号の他の特性の計算に使用できます。代わりに時間印は出来事の記録作成にも使用できます。

捕獲入力部は**図16-3**.で示される構成図によって図解されます。直接的な捕獲入力部の部分でない構成図の要素は青枠(<mark>訳注</mark>:原文は灰色背景)で示されます。レジスタとビット名での小文字の'n'はタイマ/カウンタ番号を示します。



捕獲起動入力(ICPn)ピン若しくは代わりにアナログ比較器出力(ACO)で論理レヘブルの変化(出来事)が起き、その変化がエッジ検出器の設定を追認すると、捕獲が起動されます。捕獲が起動されると、カウンタ(TCNTn)の16ピット値が捕獲レジスタ(ICRn)に書かれます。捕獲割り込み要求フラグ(ICFn)はTCNTn値がICRnに複写されるのと同じシステムクロックで設定(1)されます。許可(I=1, ICIEn=1)ならば、捕獲割り込み要求フラグは捕獲割り込みを発生します。ICFnは割り込みが実行されると自動的に解除(0)されます。代わりにこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。

捕獲レジスタ(ICRn)の16ビット値読み込みは、初めに下位バイト(ICRnL)、その後に上位バイト(ICRnH)を読むことによって行われます。下位バイトが読まれる時に上位バイトが上位バイト一時レジスタ(TEMP)に複写されます。CPUがICRnH I/O位置を読むと、この一時レジスタをアクセスします。

ICRnはカウンタのTOP値定義にICRnを利用する波形生成種別を使用する時にだけ書けます。これらの場合、TOP値がICRnに書かれ得る前に波形生成種別(WGMn3~0)ビットが設定されなければなりません。ICRnに書く時は下位バイトがICRnLに書かれる前に、上位バイトがICRnH I/O位置に書かれなければなりません。

16ビット レジスタ アクセス法のより多くの情報については71頁の「16ビット レジスタのアクセス」を参照してください。

16.6.1. 捕獲起動元

捕獲入力部用の主な起動元は捕獲起動入力(ICPn)ピンです。タイマ/カウンタ1は捕獲入力部用起動元としてアナログ比較器出力を代わりに使用できます。アナログ比較器はアナログ比較器制御/状態レシ、スタ(ACSR)のアナログ比較器捕獲起動許可(ACIC)ピットの設定(=1)によって起動元として選択されます。起動元を変更することが捕獲を起動し得ることに気付いてください。従って捕獲割り込み要求フラグ(ICFn)は、その変更後に解除(0)されなければなりません。

捕獲起動入力(ICPn)ピンとアナログ比較器出力(ACO)の両入力は、Tnピン(55頁の**図14-1**.参照)についてと同じ技法を使用して採取されます。エッジ検出器も全く同じです。けれども雑音消去が許可されると、付加論理回路がエッジ検出器の前に挿入され、そして遅延を4システム クロック周期増やします。タイマ/カウンタがTOP値定義にICRnを使用する波形生成種別に設定されないなら、雑音消去器とエッジ検出器の入力が常に許可されることに注意してください。

捕獲入力はICPnピンのポートを制御することによってソフトウェアで起動できます。

16.6.2. 雑音消去器

雑音消去器は簡単なデジタル濾波器機構を使用することによって雑音耐性を改善します。雑音消去器の入力は4採取に渡って監視され、エッジ検出器によって使用される方向転換となる出力を変更するためには4回全てが同じでなければなりません。

雑音消去器はタイマ/カウンタ制御レジ、スタB(TCCRnB)の捕獲入力雑音消去許可(ICNCn)ビットの設定(1)によって許可されます。許可したとき、雑音消去器は入力に印加した変更からICRnの更新までに4システム クロック周期の追加遅延をもたらします。雑音消去器はシステムクロックを使用し、従って前置分周器によって影響されません。

16.6.3. 捕獲入力の使用

捕獲入力機能を使用する主な要求(目的)は入って来る出来事に対して充分なプロセッサ能力を当てがうことです。2つの出来事間の時間が際どいとします。次の出来事が起こる前に捕獲した捕獲レジスタ(ICRn)の値をプロセッサが読めなかった場合、ICRnは新しい値で上書きされます。この場合、捕獲の結果は不正にされます。

捕獲割り込みを使用するとき、ICRnは割り込み処理ルーチンで可能な限り早く読まれるべきです。捕獲割り込みが相対的に高い優先順位であっても、最大割り込み応答時間は他の割り込み要求のどれかを扱うのに必要とされる最大クロック周期数に依存します。

動作中にTOP値(分解能)が積極的に変更されるとき、どの動作種別での捕獲入力部の使用も推奨されません。


外部信号のデューティ比測定は各捕獲後に起動端が変更されることを必要とします。検出端の変更はICRnが読まれてしまった後に可能な限り早く行われなければなりません。エッシーの変更後、捕獲割り込み要求フラケ(ICFn)はソフトウェア(I/Oビット位置への論理1書き込み)によって解除(0)されなければなりません(訳補:エッシー変更によってICFnが設定(1)されることを想定)。周波数のみの測定について、(割り込み処理が使用される場合)ICFnの解除(0)は必要とされません。

16.7. 比較出力部

この16ビット比較器はTCNTnと比較レシ、スタ(OCRnx)を継続的に比較します。TCNTnとOCRnxが等しければ、比較器は一致を指示します。この一致は次のタイマ/カウンタ クロック周期で比較割り込み要求フラグ(OCFnx)を設定(1)します。許可(I=1,OCIEnx=1)なら、この比較割り込み要求フラグは比較割り込みを発生します。OCFnxは割り込みが実行されると自動的に解除(0)されます。代わりにOCFnxはこのI/Oビット位置に論理1を書くことによってソフトウェアでも解除(0)できます。波形生成器は波形生成種別(WGMn3~0)ビットと比較出力選択(COMnx1~0)ビットによって設定された動作種別に従った出力を生成するのにこの一致信号を使用します。TOPとBOTTOM信号は動作種別(78頁の「動作種別」参照)のいくつかで両端値の特別な場合を扱うため、波形生成器によって使用されます。

比較A出力部の特殊な特性はタイマ/カウンタのTOP値(換言するとカウンタの分解能)定義を許します。カウンタの分解能に加え、TOP値は波形生成器によって生成された波形の周期時間を定義します。

図16-4.は比較出力部の構成図を示します。レシ、スタとビット名での小文字の'n'はタイマ/カウンタ番号(タイマ/カウンタ1に対してはn=1)、小文字の'x'は比較出力部(A、BまたはC)を表します。直接的な比較出力部の部分でない構成図の要素は青枠(<mark>訳注</mark>:原文は灰色背景)で示されます。







OCRnxは12種類のパルス幅変調(PWM)のどれかを使用するとき2重緩衝化されます。標準動作と比較一致タイマ/カウンタ解除(CTC)動作については2重緩衝動作が禁止されます。2重緩衝動作は計数の流れのTOPまたはBOTTOMのどちらかに対してOCRnxレジスタの更新を同期化します。この同期化は奇数長、非対称PWMパルスの発生を防ぎ、それによってグリッチなしの出力を作成します。

OCRnxのアクセスは複雑なように思えますが決してそんなことはありません。2重緩衝動作が許可されるとCPUはOCRnx緩衝部をアクセスし、禁止されるとOCRnxレジ、スタを直接アクセスします。OCRnx(緩衝部またはレジ、スタ)の内容は書き込み操作によってのみ変更されます(タイマ/カウンタはTCNTnやICRnのようにOCRnxを自動的に更新しません)。従ってOCRnxは上位ハイトー時レジ、スタ(TEMP)経由で読まれません。けれども他の16ビットレジ、スタをアクセスする時のように下位ハイトを先に読むのは良い習慣です。OCRnx書き込みは16ビット全ての比較が継続的に行われるため、一時レジ、スタ経由で行われなければなりません。上位ハイト(OCRnxH)が先に書かれなければなりません。上位ハイト(OCRnxH)が先に書かれなければなりません。上位ハイト(OCCRnxH)が完に書かれると、一時レジ、スタは書かれた値で更新されます。その後に下位ハイト(OCRnxL)が下位8ビットを書かれると、(一時レジ、スタ内の)上位ハイトは(下位ハイト書き込みと)同じシステムクロック周期でOCRnx緩衝部またはOCRnxレジ、スタのどちらかに複写されます。

16ビット レジスタ アクセス法のより多くの情報については71頁の「16ビット レジスタのアクセス」を参照してください。

(<mark>訳注</mark>) ここでは比較nxレジスタ全体をOCRnx、OCRnxを構成する緩衝部分をOCRnx緩衝部、実際の比較に使用されるレジスタ本体部分をOCRnxレジスタとして記述しています。他の部分での記述でも特に必要がある場合はこの記述方法を適用します。

16.7.1. 強制比較出力

非PWM波形生成動作での比較器の一致出力は強制変更(FOCnx)ビットに1を書くことによって強制(変更)できます。比較一致の強制は比較割り込み要求フラグ(OCFnx)の設定(1)やタイマ/カウンタの再設定/周期を行いませんが、OCnxピンは実際の比較一致が起きた場合と同様に更新されます(COMnx1~0ビット設定がOCnxピンの設定(1)、解除(0)、1/0交互のどれかを定義)。

16.7.2. TCNTn書き込みによる比較一致妨害

TCNTnへの全てのCPU書き込みは、例えタイマ/カウンタが停止されていても、次のタイマ/カウンタクロック周期で起こるどんな比較一致をも妨げます。この特質はタイマ/カウンタクロックが許可されている時に、割り込みを起動することなく、TCNTnと同じ値に初期化されることをOCRnxに許します。

16.7.3. 比較一致部の使用


どの動作種別でのTCNTn書き込みでも1タイマ/カウンタ クロック周期間、全ての比較一致を妨げるため、タイマ/カウンタが走行中であるかないかに拘らず、何れかの比較出力部を使用する場合、TCNTnを変更する時に危険を伴います。TCNTnに書かれた値がOCRnx値と同じ場合、比較一致は失われ(一致が発生せず)、不正な波形生成に終わります。可変TOP値のPWM動作でTOPに等しいTCNTnを書いてはいけません。(行った場合)TOPに対する比較一致は無視され、カウンタは\$FFFFへ(計数を)続けます。同様にカウンタが下降計数のとき、BOTTOMに等しいTCNTn値を書いてはいけません。

OCnxの初期設定はポート ピンに対するポート方向レジスタを出力に設定する前に行われるべきです。OCnx値を設定する一番簡単な方法は標準動作で強制変更(FOCnx)ストローブ ビットを使用することです。波形生成種別間を変更する時であっても、OCnx(内部)レジスタはその値を保ちます。

比較出力選択(COMnx1~0)ビットが比較値(OCRnx)と共に2重緩衝されないことに気付いてください。COMnx1~0ビットの変更は直ちに有効となります。

16.8. 比較一致出力部

比較出力選択(COMnx1~0)ビットは2つの機能を持ちます。波形生成器は次の比較一致での比較出力(OCnx)状態の定義にCOMnx1~0ビットを使用します。次にCOMnx1~0ビットはOCnxピン出力元を制御します。図16-5.はCOMnx1~0ビット設定によって影響される論理回路の簡単化した図を示します。図のI/Oレジスタ、I/Oビット、I/Oピンは赤文字(訳注:原文は太字)で示されます。COMnx1~0ビットによって影響を及ぼされる標準I/Oポート制御レジスタ(PORTとDDR)の部分だけが示されます。OCnxの状態を参照するとき、その参照はOCnxピンでなく内部OCnxレジスタに対してです。システム リセットが起こると、OCnxレジスタは0にリセットされます。



COMnx1~0ビットのどちらかが設定(1)されると、標準I/Oポート機能は波形生成器からの比較出力(OCnx)によって無効にされます。けれどもOCnxピンの方向(入出力)はポート ピンに対するポート方向レジスタ(DDR)によって未だ制御されます。OCnxピンに対するポート方向レジスタのビット(DDR_OCnx)はOCnx値がピンで見えるのに先立って出力として設定されなければなりません。このポートの交換機能は一般的に波形生成種別と無関係ですが、いくつかの例外があります。詳細については表16-2、表16-3、表16-4、を参照してください。

比較出力ピン論理回路の設計は出力が許可される前のOCnx状態の初期化を許します。いくつかのCOMnx1~0ビット設定が或る種の動作種別に対して予約されることに注意してください。83頁の「16ビット タイマ/カウンタ1用レジスタ」をご覧ください。

COMnx1~0ビットは捕獲入力部での何の効果もありません。

16.8.1. 比較一致出力選択と波形生成

波形生成器は標準、CTC、PWM動作でCOMnx1~0ビットを違うふうに使用します。全動作種別に対してCOMnx1~0=00設定は次の比較一致で実行すべきOCnxレジスタの動きがないことを波形生成器へ告げます。非PWM動作での比較出力動作については83頁の表16-2.を参照してください。高速PWM動作については83頁の表16-3.、位相基準PWMと位相/周波数基準PWMについては83頁の表16-4.を参照してください。

COMnx1~0ビットの状態変更はこのビットが書かれた後の最初の比較一致で有効になります。非PWM動作について、この動作は強制変更(FOCnx)ストロープビットを使用することによって直ちに効果を得ることを強制できます。





16.9. 動作種別

動作種別、換言するとタイマ/カウンタと比較出力ピンの動作は波形生成種別(WGMn3~0)ビットと比較出力選択(COMnx1~0)ビットの組み合わせによって定義されます。比較出力選択ビットは計数順序(動作)に影響を及ぼしませんが、一方波形生成種別ピットは影響を及ぼします。COMnx1~0ビットは生成されたPWM出力が反転されるべきか、されないべきか(反転または非反転PWM)どちらかを制御します。非PWM動作に対してのCOMnx1~0ビットは比較一致で出力が解除(0)、設定(1)、1/0交互のどれにされるべきかを制御します。77頁の「比較一致出力部」をご覧ください。

タイミング情報の詳細については82頁の「タイマ/カウンタ1のタイミング」を参照してください。

16.9.1. 標準動作

最も単純な動作種別が標準動作(WGMn3~0=0000)です。この動作種別での計数方向は常に上昇(+)で、カウンタの解除は実行されません。カウンタは16ビット最大値(MAX=\$FFFF)を通過すると単に範囲を超え、そして\$0000(BOTTOM)から再び始めます。通常動作でのタイマ/カウンタ溢れ(TOVn)フラケはTCNTnが\$0000になる時と同じタイマ/カウンタ クロック周期で設定(1)されます。この場合のTOVnフラケは設定(1)のみで解除(0)されないことを除いて第17ビットのようになります。けれどもTOVnフラケを自動的に解除(0)するタイマ/カウンタn溢れ割り込みと組み合わせたタイマ/カウンタの分解能はソフトウェアにより増やせます。標準動作での考慮に特別な場合はなく、新しいカウンタ値は何時でも書けます。


捕獲入力部は標準動作での使用が容易です。けれども外部の事象間の最大間隔がタイマ/カウンタの分解能(16ビット長)を越えてはならないことに気付いてください。事象間の間隔が長すぎる場合、捕獲部に対して分解能を拡張するために、タイマ/カウンタ溢れ割り込みまたは前置分周器が使用されなければなりません。

比較出力部は与えられた或る時間に割り込みを生成するのに使用できます。標準動作で波形を生成するのに比較出力を使用するのは、それが大変多くのCPU時間を占有するため推奨されません。

16.9.2. 比較一致タイマ/カウンタ解除(CTC)動作

比較一致タイマ/カウンタ解除(CTC)動作(WGMn3~0=0100または1100)ではOCRnAまたはICRnがカウンタの分解能を操作するのに使用されます。CTC動作ではカウンタ(TCNTn)値がOCRnA(WGMn3~0=4)またはICRn(WGMn3~0=12)のどちらかと一致する時にカウンタが \$0000に解除されます。OCRnAまたはICRnはカウンタに対するTOP値、従って分解能も定義します。この動作種別はより大きい比較一致出力周波数の制御を許します。それは外部の出来事の計数操作も簡単にします。

CTC動作についてのタイミング図は図16-6.で示されます。カウンタ(TCNTn)値はOCRnAまたはICRnのどちらかで比較一致が起こるまで増加し、そしてその後にカウンタ(TCNTn)は解除(\$0000)されます。



TOP値を定義するのに使用されるレジスタに対してOCFnAまたはICFnのどちらかを使用することにより、カウンタ値がTOP値に到達する時毎に割り込みが生成できます。割り込みが許可されるなら、割り込み処理ルーチンはTOP値を更新するのに使用できます。けれども前置分周なしまたは低い前置分周値でカウンタが走行している時にBOTTOMと近い値にTOPを変更するのは、CTC動作が2重緩衝機能を持たないために注意して行わなければなりません。OCRnAまたはICRnに書かれた新しい値がTCNTnの現在値よりも低(小さ)い場合、カウンタは(その回の)比較一致を失います。その後のカウンタは比較一致が起こせるのに先立って、最大値(\$FFFF)へそして次に \$0000から始める計数をしなければならないでしょう。多くの場合でこの特性は好ましくありません。OCRnAが2重緩衝されるので、代替はTOPを定義するのにOCRnAを用いる高速PWM動作(WGMn3~0=1111)を使用することでしょう。

CTC動作で波形出力を生成するため、OCnA出力は比較出力選択(COMnA1~0)ピットを交互動作(=01)に設定することによって各比較一致での論理レベル交互切替に設定できます。OCnA値はそのピッと対するデータ方向が出力(DDR_OCnA=1)に設定されない限り、ポートピッで見えないでしょう。生成された波形はOCRnAが0(\$0000)に設定される時に $f_{OCnA}=f_{clk_I/O}/2$ の最大周波数を得ます。生成波形周波数は次式によって定義されます。

$$f_{\text{OCnA}} = \frac{f_{\text{clk_I/O}}}{2 \times \text{N} \times (1 + \text{OCRnA})}$$

変数Nは前置分周数(1,8,64,256,1024)を表します。

標準動作と同じように、タイマ/カウンタ溢れ割り込み要求(TOVn)フラグはカウンタがMAXから\$0000へ計数するのと同じタイマ/カウンタ クロック周期で設定(1)されます。

16.9.3. 高速PWM動作

高速 n° ルス幅変調(PWM)動作(WGMn3~0=0101,0110,0111,1110,1111)は高周波数PWM波形生成選択を提供します。高速PWMはそれが単一傾斜(鋸波)動作であることによって他のPWM動作と異なります。カウンタはBOTTOMからTOPまで計数し、その後BOTTOMから再び始めます。非反転比較出力動作(COMnx1~0=10)での比較出力(OCnx)はTCNTnとOCRnx間の比較一致で解除(0)され、BOTTOMで設定(1)されます。反転出力動作(COMnx1~0=11)の出力は比較一致で設定(1)され、BOTTOMで解除(0)されます。単一傾斜動作のため、高速PWM動作の動作周波数は両傾斜(三角波)動作を使用する位相基準や位相/周波数基準PWM動作よりも2倍高くできます。この高い周波数は電力調節、整流、D/A変換に対して高速PWM動作を都合よく適合させます。高い周波数は物理的に小さな外部部品(コイルやコンデンサ)を許し、従ってシステム総費用を削減します。

高速PWMのPWM分解能は8,9,10ビットに固定、若しくはOCRnAかICRnのどちらかによって定義できます。許された最小分解能は2 ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を使用することによって計算できます。


高速PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGMn3~0=0101,0110,0111)、ICRn値(WGMn3~0=1110)またはOCRnA値(WGMn3~0=1111)の何れかと一致するまで増加されます。そしてカウンタは(一致の)次のタイマ/カウンタ クロック周期で解除(\$0000)されます。高速PWM動作のタイミング図は図

 $R_{\text{FPWM}} = \frac{\log (\text{TOP} + 1)}{\log 2}$

16-7.で示されます。本図はOCRnAかICRnがTOPを定義するのに使用される時の高速PWM動作を示します。TCNTn値はタイシケ図で単一傾斜動作(鋸波)を表す折れ線ケラフとして示されます。本図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラケ(OCFnx)は比較一致が起こると設定(1)されます。

タイマ/カウンタ溢れ割り込み要求(TOVn)フラグはカウンタがTOPに到達する時毎に設定(1)されます。加えて、OCRnAかICRnのどちらかがTOP値を定義するのに使用されるとき、OCFnAまたはICFn割り込み要求フラグはTOVnが設定(1)されるのと同じタイマ/カウンタクロック周期で設定(1)されます。これらの割り込みの1つが許可されるなら、その割り込み処理ルーチンはTOPと比較値を更新するのに使用できます。

TOP値を変更するとき、プログラムは新TOP値が 全ての比較レジスタ値と等しいか大きいことを保 証しなければなりません。TOP値が何れかの比 較レジスタよりも小さな場合、TCNTnとそのOCRn x間で比較一致は決して起きません。固定TOP 値を使用する場合、どのOCRnxが書かれる時も



値を使用する場合、どのOCRnxが書かれる時も、未使用ビットが0で隠(に置換)されることに注意してください。

ICRnがTOP値を定義するのに使用されるとき、ICRnを更新する手順はOCRnAの更新と異なります。ICRnは2重緩衝されません。これは前置分周なしまたは低い前置分周値でカウンタが走行している時にICRnが小さな値に変更される場合、書かれた新しいICRn値がTCNTnの現在値よりも小さくなる危険を意味します。その後の結果はカウンタが(その回の)TOP値での比較一致を失う事です。その後のカウンタは比較一致が起こせるのに先立って、MAX値(\$FFFF)へそして次に\$0000から始める計数をしなければならないでしょう。しかし、OCRnAは2重緩衝されます。この特徴は何時でも書かれることをOCRnAのI/O位置に許します。OCRnA I/O位置が書かれると、書かれた値はOCRnA緩衝部に置かれます。OCRnA(比較)レジスタはその後にTCNTnがTOPと一致した次のタイマ/カウンタクロック周期にOCRnA緩衝部の値で更新されます。この更新はTCNTnの解除(\$0000)やTOVnの設定(1)と同じタイマ/カウンタクロック周期で行われます。

TOPを定義するのにICRnを使用することは決まったTOP値を使用する時に上手くいきます。ICRnを使用することにより、OCnAでのPWM出力を生成するためにOCRnAが自由に使用できます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCRnAが2重緩衝機能のため、TOPとしてOCRnAを使用することは明らかに良い選択です。

高速PWM動作での比較部はOCnxt²ンでのPWM波形の生成を許します。COMnx1~0t²ットを²10²に設定することは非反転PWM出力を作成し、反転PWM出力はCOMnx1~0を²11²に設定することで生成できます。83頁の表16-3.をご覧ください。実際のOCnx値はそのポート t²ンに対するデータ方向が出力(DDR_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はTCNTnとOCRnx間の比較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが解除(\$0000、TOPからBOTTOMへ変更)されるタイマ/カウンタ クロック周期でのOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

PWM出力周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。 OCRnxの両端値は高速PWM動作でPWM波形出力を生成する時の特別な場合にあたります。OCR

 $f_{\text{OCnxPWM}} = \frac{f_{\text{clk_I/O}}}{N \times (1 + \text{TOP})}$

nxがBOTTOM(\$0000)に等しく設定されると、出力はTOP+1 タイマ/カケンタ クロック周期毎の狭いスパイク(パルス)になるでしょう。TOPに等しいOCRnx設定は(COMnx1~0ピットによって設定される出力極性に依存して)定常的なLowまたはHigh出力に終わるでしょう。

高速PWM動作で(デューティ比50%)周波数の波形出力は比較一致毎に論理反転する、OCnA設定(COMnA1 \sim 0=01)によって達成できます。これはTOP値を定義するのにOCRnAが使用される(WGMn3 \sim 0=1111)の場合にだけ適用されます。生成された波形はOCRnAが0(\$0000)に設定される時に f_{OCnA} = $f_{\text{Clk_I/O}}$ /2の最大周波数でしょう。この特性は高速PWM動作で比較出力部の2重緩衝機能が許可されることを除いて、CTC動作でのOCnA交互出力(COMnA1 \sim 0=01)と同じです。





16.9.4. 位相基準PWM動作


位相基準パルス幅変調(PWM)動作(WGMn3~0=0001,0010,0011,1010,1011)は高分解能で正しい位相のPWM波形生成選択を提供します。位相基準PWM動作は両傾斜(三角波)動作を基準とした位相/周波数基準PWMと似ています。かりとりはBOTTOM(\$0000)からTOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COMnx1~0=10)での比較出力(OCnx)は上昇計数中のTCNTnとOCRnx間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COMnx1~0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)PWM動作の対称特性のため、これらの動作種別はモータ制御の応用に好まれます。

位相基準PWM動作のPWM分解能は8,9,10ビットに固定、若しくはOCRnAかICRnのどちらかによって定義できます。許された最小分解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を使用することによって計算できます。

$$R_{\text{PCPWM}} = \frac{\log (\text{TOP} + 1)}{\log 2}$$

位相基準PWM動作でのカウンタはカウンタ値が固定値\$00FF,\$01FF,\$03FF(WGMn3 $\sim0=0001$,0010,0011)、ICRn値(WGMn3 $\sim0=1010$)またはOCRnA値(WGMn3 $\sim0=1011$)のどれかと一致するまで増加されます。カウンタはTOPに到達したその時に計数方向を変更します。このTCNTn値は1タイマ/カウンタクロッ

ク周期間、TOPと等しくなります。位相基準PWM動作のタイシング図は図16-8.で示されます。この図はOCRnAかICRnがTOPを定義するのに使用される時の位相基準PWM動作を示します。TCNTn値はタイシング図で両傾斜動作(三角波)を表す折れ線グラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。



タイマ/カウンタ溢れ(TOVn)フラグ はカウンタがBOTTOMに到達する時毎に設定(1)されます。OCRnAかICRnのどちらかがTOP値を定義するのに使用されるとき、OCFnAまたはICFn割り込み要求フラグ はOCRnxレジ スタが(TOPに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタ クロック周期によって設定(1)されます。これらの割り込み要求フラグ はカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを発生するのに使用できます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。固定TOP値を使用する場合、どのOCRnxが書かれる時も、未使用ビットがOで隠(に置換)されることに注意してください。図16-8.で示される第3周期が図解するように、タイマ/カウンタが位相基準PWM動作で走行中にTOPを積極的に変更するのは、非対称出力で終わることが有り得ます。これに対する理由はOCRnxレジスタの更新時に見出せます。OCRnx更新はTOPで起きるので、PWM周期はTOPで始まりそして終わります。これは下降傾斜長が直前のTOP値によって決定され、一方上昇傾斜長は新しいTOP値で決定されることを意味します。これら2つの値(TOP)が違うとき、その周期の2つの傾斜長は異なるでしょう。この長さの相違が出力での非対称な結果を生じます。

タイマ/カウンタが走行中にTOP値を変更する場合、位相基準PWM動作の代わりに位相/周波数基準PWM動作を使用することが推奨されます。一定のTOP値を使用するとき、2つの動作種別間に現実的な違いはありません。

位相基準PWM動作での比較部はOCnxt°ンでのPWM波形の生成を許します。COMnx1~0t°ットを'10'に設定することは非反転PWM 出力を作成し、反転PWM出力はCOMnx1~0を'11'に設定することで生成できます(83頁の表16-4.をご覧ください)。実際のOCnx値はそのポート t°ンに対するデータ方向が出力(DDR_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNTnとOCRnx間の比較一致でOCnx(内部)レシ、スタを設定(1)(または解除(0))と、カウンタが減少する時のTCNTnとOCRnx間の比較一致でOCnxしまって生成されます。

位相基準PWMを使用する時の出力に対するPWM周波数は次式によって計算できます。変数Nは前置分周数(1,8,64,256,1024)を表します。

 $f_{\text{OCnxPCPWM}} = \frac{f_{\text{clk_I/O}}}{2 \times N \times \text{TOP}}$

OCRnxの両端値は位相基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作ではOCRnxがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに対する出力は逆の論理値になります。

TOP値定義にOCRnAが使用され(WGMn3~0=1011)、COMnA1~0=01なら、OCnA出力はデューティ比50%で交互に変化します。

16.9.5. 位相/周波数基準PWM動作

位相/周波数基準パルス幅変調(PWM)動作(WGMn3~0=1000,1001)は高分解能で正しい位相と周波数のPWM波形生成選択を提供します。位相/周波数基準PWM動作は両傾斜(三角波)動作を基準とした位相基準PWMと似ています。かウンタはBOTTOM(\$0000)からTOPへ、そしてその後にTOPからBOTTOMへを繰り返し計数します。非反転比較出力動作(COMnx1~0=10)での比較出力(OCnx)は上昇計数中のTCNTnとOCRnx間の比較一致で解除(0)され、下降計数中の比較一致で設定(1)されます。反転出力動作(COMnx1~0=11)での動作は逆にされます。両傾斜(三角波)動作は単一傾斜(鋸波)動作よりも低い最大動作周波数になります。けれども両傾斜(三角波)PWM動作の対称特性のため、これらの動作種別はモータ制御の応用に好まれます。


位相基準と位相/周波数基準PWM動作間の主な違いはOCRnxレジスタがOCRnx緩衝部によって更新される時(<mark>訳補</mark>:TOPとBOTTO M)です(図16-8.と図16-9.参照)。

位相/周波数基準PWM動作のPWM分解能はOCRnAかICRnのどちらかで定義できます。許された最小分解能は2ビット(OCRnAまたはICRnが\$0003設定)、最大分解能は16ビット(OCRnAまたはICRnがMAX設定)です。ビットでのPWM分解能は次式を使用することによって計算できます。

$$R_{\rm PFCPWM} = \frac{\log (\text{TOP} + 1)}{\log 2}$$

位相/周波数基準PWM動作でのタイマ/カウンタはタイマ/カウンタ値がICRn値(WGMn3~0=1000)かOCRnA値(WGMn3~0=1001)のどちらかと一致するまで増加されます。カウンタはTOPに到達したその時に計数方向を変更します。このTCNTn値は1タイマ/カウンタクロック周期間、TOPと等しくなります。位相/周波数

基準PWM動作のタインが図は**図16-9**.で示されます。この図はOCRnAかICRnがTOPを定義するのに使用される時の位相/周波数基準PWM動作を示します。TCNTn値はタイミンが図で両傾斜動作(三角波)を表す折れ線がラフとして示されます。この図は非反転と反転のPWM出力を含みます。細い赤線はOCRnx値を示し、TCNTn値との交点(接点)がTCNTnとOCRnx間の比較一致を示します(訳注:図補正に伴い本行若干変更)。比較割り込み要求フラグ(OCFnx)は比較一致が起こると設定(1)されます。



タイマ/カウンタ溢れ(TOVn)フラグはOCRnxレシ、スタが(BOTTOMに於いて)2重緩衝値で更新されるのと同じタイマ/カウンタ クロック周期で設定 (1)されます。OCRnAかICRnのどちらかがTOP値を定義するのに使用されるとき、OCFnAまたはICFn割り込み要求フラグはタイマ/カウンタがTOPに到達する時毎に設定(1)されます。これらの割り込み要求フラグはカウンタがTOPまたはBOTTOM値に到達する毎に割り込みを発生するのに使用できます。

TOP値を変更するとき、プログラムは新TOP値が全ての比較レジスタ値と等しいか大きいことを保証しなければなりません。TOP値が何れかの比較レジスタよりも小さな場合、TCNTnとそのOCRnx間で比較一致は決して起きません。

図16-9.が示すように、生成された出力は位相基準PWM動作と異なり、全ての周期で対称です。OCRnxレジスタがBOTTOMで更新されるため、上昇と下降の傾斜長は常に等しくなります。これが対称出力パルス、従って正しい周波数を与えます。

TOPを定義するのにICRnを使用することは決まったTOP値を使用する時に上手くいきます。ICRnを使用することにより、OCnAでのPWM出力を生成するためにOCRnAが自由に使用できます。けれども基準PWM周波数が(TOP値を変更することによって)動的に変更される場合、OCRnAが2重緩衝機能のため、TOPとしてOCRnAを使用することは明らかに良い選択です。

位相/周波数基準PWM動作での比較部はOCnxピンでのPWM波形の生成を許します。COMnx1~0ビットを'10'に設定することは非反転PWM出力を作成し、反転PWM出力はCOMnx1~0を'11'に設定することで生成できます(83頁の表16-4.をご覧ください)。実際のOCnx値はそのポート ピンに対するデータ方向が出力(DDR_OCnx=1)として設定される場合にだけ見えるでしょう。PWM波形はカウンタが増加する時のTCNTnとOCRnx間の比較一致でOCnx(内部)レジスタを設定(1)(または解除(0))と、カウンタが減少する時のTCNTnとOCRnx間の比較一致でOCnxレジスタを解除(0)(または設定(1))することによって生成されます。

位相/周波数基準PWMを使用する時の出力に対するPWM周波数は次式によって計算できます。 変数Nは前置分周数(1,8,64,256,1024)を表します。

$$f_{\text{OCnxPFCPWM}} = \frac{f_{\text{clk_I/O}}}{2 \times N \times \text{TOP}}$$

OCRnxの両端値は位相/周波数基準PWM動作でPWM波形出力を生成する時の特別な場合にあたります。非反転PWM動作では OCRnxがBOTTOMに等しく設定されると出力は定常的なLow、TOPに等しく設定されると定常的なHighになるでしょう。反転PWMに 対する出力は逆の論理値になります。

TOP値定義にOCRnAが使用され(WGMn3~0 = 1001)、COMnA1~0=01なら、OCnA出力はデューティ比50%で交互に変化します。





16.10. タイマ/カウンタのタイミング

このタイマ/カウンタは同期設計で、従ってタイマ/カウンタ クロック(clk_{Tn})が下図のクロック許可信号として示されます。この図は割り込みフラグが設定(1)される時、そしてOCRnxレジ、スタがOCRnx緩衝部値で更新される時(2重緩衝を使用する動作種別のみ)の情報を含みます。図 16-10.はOCFnxの設定についてのタイシグ図を示します。




図16-11.は同じタイミング・データを示しますが、前置分周器が許可されています。




図16-12.は各動作種別でのTOP近辺の計数手順を示します。位相/周波数基準PWM動作使用時のOCRnxレジスタはBOTTOMで更新されます。タイシンが図は同じになりますが、当然TOPはBOTTOMで、TOP-1はBOTTOM+1でなどのように置き換えられます。BOTT OMでTOVnを設定(1)する動作種別についても、同様な名称変更が適用されます。





図16-13.は同じタイミング・データを示しますが、前置分周器が許可されています。



16.11. 16ピット タイマ/カウンタ1 用レジスタ

16.11.1. タイマ/カウンタ1制御レシ、スタA (Timer/Counter1 Control Register A) TCCR1A

ピット	7	6	5	4	3	2	1	0	
(\$80)	COM1A1	COM1A0	COM1B1	COM1B0	COM1C1	COM1C0	WGM11	WGM10	TCCR1A
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7,6 - COMnA1,0: 比較nA出力選択 (Compare Output Mode A bit 1 and 0)
■ ビット5,4 - COMnB1,0: 比較nB出力選択 (Compare Output Mode B bit 1 and 0)
■ ビット3,2 - COMnC1,0: 比較nC出力選択 (Compare Output Mode C bit 1 and 0)

COMnA1~0、COMnB1~0、COMnC1~0は各々OCnA,OCnB,OCnC比較出力ピンの動作を制御します。COMnA1~0ピットの1つまたは両方が1を書かれると、OCnA出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COMnB1~0ピットの1つまたは両方が1を書かれると、OCnB出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。COMnC1~0ピットの1つまたは両方が1を書かれると、OCnC出力はそのI/Oピンの通常ポート機能を無効にし、そのI/Oピンに接続されます。けれども出力駆動部を許可するため、OCnA,OCnB,OCnCピンに対応するポート方向レジスタ(DDR)のビットが設定(1)されなければならないことに注意してください。

OCnA,OCnB,OCnCがピンに接続されるとき、COMnx1~0ピットの機能はWGMn3~0ピット設定に依存します。表16-2.はWGMn3~0ピットが標準動作またはCTC動作(つまり非PWM)に設定される時のCOMnx1~0ピット機能を示します。

表16-2. 非PWM動作での比較出力選択 (注: nは1、xはA,BまたはC)

COMnx1	COMnx0	意味
0	0	標準ポート動作(OCnx切断)
0	1	比較一致でOCnxピン トグル(交互)出力
1	0	比較一致でOCnxピン Lowレベル出力
1	1	比較一致でOCnxピン Highレベル出力

表16-3.はWGMn3~0ビットが高速PWM動作に設定される時のCOMnx1~0ビット機能を示します。

表16-3. 高速PWM動作での比較出力選択(注: nは1、xはA,BまたはC, Xは0または1)

		T COPPO (XET MOST) MOST (MOST)
COMnx1	COMnx0	意味
0	0	標準ポート動作 (OCnx切断)
0	1	WGMn3~0=111X : 比較一致でOCnAピン トグル(交互)出力、OCnB/OCnC切断(標準ポート動作) WGMn3~0上記以外:標準ポート動作(OCnx切断)
1	0	比較一致でLow、BOTTOMでHighをOCnxピンへ出力(非反転動作)
1	1	比較一致でHigh、BOTTOMでLowをOCnxピンへ出力(反転動作)

注: COMnx1が設定(1)され、OCRnxがTOPと等しい時に特別な状態が起きます。この状態での比較一致は無視されますが、BO TTOMでの設定(1)または解除(0)は実行されます。より多くの詳細については79頁の「高速PWM動作」をご覧ください。

表16-4.はWGMn3~0ビットが位相基準または位相/周波数基準PWM動作に設定される時のCOMnx1~0ビット機能を示します。

表16-4. 位相基準または位相/周波数基準PWM動作での比較出力選択(注: nは1、xはA,BまたはC, Xは0または1)

200	1H-1 1 0.77	TO LITTING SECTION AND THE CONTROL OF THE CONTROL O
COMnx1	COMnx0	意味
0	0	標準ポート動作(OCnx切断)
0	1	WGMn3~0=10X1 : 比較一致でOCnAt゚ントケル(交互)出力、OCnB/OCnC切断(標準ポート動作) WGMn3~0上記以外:標準ポート動作(OCnx切断)
1	0	上昇計数時の比較一致でLow、下降計数時の比較一致でHighをOCnxtシへ出力
1	1	上昇計数時の比較一致でHigh、下降計数時の比較一致でLowをOCnxtシへ出力

注: COMnx1が設定(1)され、OCRnxがTOPと等しい時に特別な状態が起きます。より多くの詳細については80頁の「<mark>位相基準P WM動作</mark>」をご覧ください。





■ ビット1,0 - WGMn1,0: 波形生成種別 (Waveform Generation Mode bit 1 and 0)

タイマ/カウンタ制御レシ、スタB(TCCRnB)で得られるWGMn3~2 ビットと組み合わせたこれらのビットはカウンタの計数順序(方向)、最大計数 (TOP)値供給元、使用されるべき波形生成のどの形式かを制御します(表16-5.参照)。タイマ/カウンタ部によって支援される動作種別は標準動作(カウンタ)、比較一致タイマ/カウンタ解除(CTC)動作と3形式のハ゜ルス幅変調(PWM)動作です。78頁の「動作種別」をご覧ください。

表16-5. 波形生成種別選択

番号	WGMn3	WGMn2 (CTCn)	WGMn1 (PWMn1)	WGMn0 (PWMn0)	タイマ/カウンタ動作種別	TOP値	OCRnx 更新時	TOVn 設定時
0	0	0	0	0	標準動作	\$FFFF	即値	MAX
1	0	0	0	1	8ビット位相基準PWM動作	\$00FF	TOP	ВОТТОМ
2	0	0	1	0	9ビット位相基準PWM動作	\$01FF	TOP	ВОТТОМ
3	0	0	1	1	10ビット位相基準PWM動作	\$03FF	TOP	BOTTOM
4	0	1	0	0	比較一致タイマ/カウンタ解除(CTC)動作	OCRnA	即値	MAX
5	0	1	0	1	8ビット高速PWM動作	\$00FF	BOTTOM	TOP
6	0	1	1	0	9ビット高速PWM動作	\$01FF	BOTTOM	TOP
7	0	1	1	1	10ビット高速PWM動作	\$03FF	BOTTOM	TOP
8	1	0	0	0	位相/周波数基準PWM動作	ICRn	BOTTOM	BOTTOM
9	1	0	0	1	位相/周波数基準PWM動作	OCRnA	BOTTOM	BOTTOM
10	1	0	1	0	位相基準PWM動作	ICRn	TOP	ВОТТОМ
11	1	0	1	1	位相基準PWM動作	OCRnA	TOP	BOTTOM
12	1	1	0	0	比較一致タイマ/カウンタ解除(CTC)動作	ICRn	即値	MAX
13	1	1	0	1	(予約)	. 1	_	_
14	1	1	1	0	高速PWM動作	ICRn	BOTTOM	TOP
15	1	1	1	1	高速PWM動作	OCRnA	BOTTOM	TOP

注: CTCnとPWMn1~0ビット定義名は旧名です。WGMn2~0定義を使用してください。しかし、これらのビットの機能と位置は旧版の タイマ/カウンタと一致します。

16.11.2. タイマ/カウンタ1制御レシ、スタB (Timer/Counter1 Control Register B) TCCR1B

ピット	7	6	5	4	3	2	1	0	
(\$81)	ICNC1	ICES1	-	WGM13	WGM12	CS12	CS11	CS10	TCCR1B
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - ICNCn: 捕獲起動入力雑音消去許可 (Input Capture Noise Canceler)

このビットを(1に)設定することが捕獲起動入力雑音消去器を活性(有効)にします。雑音消去器が有効にされると、捕獲起動入力 (ICPn)ピンからの入力が濾波されます。この濾波機能はそれが出力を更新するのに、連続4回等しく評価されたICPnピンの採取を必要とします。雑音消去器が許可されると、捕獲入力はそれによって4発振器(システム クロック)周期遅らされます。

■ ビット6 - ICESn: 捕獲起動入力端選択 (Input Capture Edge Select)

このビットは出来事での捕獲を起動するのに使用される捕獲起動入力(ICPn)ピンのどちらかのエッジを選択します。ICESnビットが0を書かれると起動動作として下降(負)端が使用され、ICESnビットが1を書かれると上昇(正)端が捕獲を起動します。

捕獲がICESn設定に従って起動されると、カウンタ値が捕獲レシ、スタ(ICRn)に複写されます。この出来事は捕獲入力割り込み要求フラク (ICFn)も設定(1)し、そしてこれは、この割り込みが許可されていれば捕獲入力割り込みを起こすのに使用できます。

ICRnがTOP値として使用されると(TCCRnAとTCCRnBに配置されたWGMn3~0ピットの記述をご覧ください)、ICPnが切り離され、従って捕獲入力機能は禁止されます。

■ ビット5 - Res: 予約 (Reserved)

このビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCRnBが書かれるとき、このビットは0を書かれなければなりません。

■ ビット4,3 - WGMn3,2: 波形生成種別 (Waveform Generation Mode bit 3 and 2)

TCCRnAのWGMn1~0ビット記述をご覧ください。

■ ビット2~0 - CSn2~0: クロック選択n (Clock Select, bit 2,1 and 0) この3つのクロック選択ビットはタイマ/カウンタ(TCNTn)によって使用されるべきクロック元を選択します。図16-10.と図16-11.をご覧ください。 タイマ/カウンタnに対して外部ピン(クロック)動作が使用される場合、例えTnピンが出力として設定されても、Tnピンの遷移はカウンタをクロック 駆動します。この特性はソフトウェアに計数の制御を許します。

表16-6.	表16-6. タイマ/カウンタn入力クロック選択								
CSn2	CSn1	CSn0	意味						
0	0	0	停止(タイマ/カウンタn動作停止)						
0	0	1	clk _{I/O} (前置分周なし)						
0	1	0	clk _{I/O} /8 (8分周)						
0	1	1	clk _{I/O} /64 (64分周)						
1	0	0	clk _{I/O} /256 (256分周)						
1	0	1	clk _{I/O} /1024 (1024分周)						
1	1	0	Tnピンの下降端 (外部クロック)						
1	1	1	Tntプの上昇端 (外部クロック)						

16.11.3. タイマ/カウンタ1制御レシ スタC (Timer/Counter1 Control Register C) TCCR1C

ピット	7	6	5	4	3	2	1	0	
(\$82)	FOC1A	FOC1B	FOC1C	-	-	-	_	-	TCCR1C
Read/Write	W	W	W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - FOCnA: OCnA強制変更 (Force Output Compare A)
■ ビット6 - FOCnB: OCnB強制変更 (Force Output Compare B)
■ ビット5 - FOCnC: OCnC強制変更 (Force Output Compare C)

FOCnA/FOCnB/FOCnCt^{*}ットはWGMn3~0t^{*}ットが非PWM動作を指示する時だけ有効です。FOCnA/FOCnB/FOCnCt^{*}ットに論理1を書くと波形生成部で直ちに比較一致が強制されます。OCnx出力はCOMnx1~0t^{*}ット設定に従って変更されます。FOCnA/FOCnB/FOCnCt^{*}ットがストローフ^{*}として実行されることに注意してください。それによって強制された比較の効果を決めるのはCOMnx1~0t^{*}ットに存在する値です。

FOCnA/FOCnB/FOCnCストロープは何れの割り込みの生成もTOPとしてOCRnAを使用する比較一致タイマ解除(CTC)動作でのタイマ/カウンタの解除(\$0000)も行いません。

FOCnA/FOCnB/FOCnCt ットは常に0として読まれます。

■ L'ット4~0 - Res: 予約 (Reserved)

これらのビットは将来の使用に対して予約されています。将来のデバイスとの共通性を保つため、TCCRnCが書かれるとき、これらのビッ トは0を書かれなければなりません。

16.11.4. タイマ/カウンタ1 (Timer/Counter1) TCNT1H.TCNT1L (TCNT1)

ピット (\$85)	15 (MSB)	14	13	12	11	10	9	8	TCNT1H
Read/Write 初期値	R/W 0	R/W 0	R/W	R/W	R/W 0	R/W 0	R/W 0	R/W 0	
177 79 711旦 ヒ [*] ット	7	6	5	4	3	2	1	0	
(\$84)								(LSB)	TCNT1L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この2つのタイマ/カウンタ I/O位置(TCNTnHとTCNTnLを合わせたTCNTn)は、読み書き両方についてタイマ/カウンタ部の16ビット カウンタに直接アクセスします。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読み書きされるのを保証するため、このアクセスは8ビット上位バイトー時レジスタ(TEMP)を使用して実行されます。この一時レジスタは他の全ての16ビットレジスタによって共用されます。71頁の「16ビットレジスタのアクセス」をご覧ください。

カウンタが走行中にカウンタ(TCNTn)を変更することはOCRnxの1つとTCNTn間の比較一致消失の危険を誘発します。

TCNTnへの書き込みは全ての比較部に対して次のタイマ/カウンタ クロックでの比較一致を妨害(除去)します。





16.11.5. タイマ/カウンタ1 比較Aレジスタ (Timer/Counter1 Output Compare Register A) OCR1AH,OCR1AL (OCR1A)

ピット	15	14	13	12	11	10	9	8	
(\$89)	(MSB)								OCR1AH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ピット	7	6	5	4	3	2	1	0	
(\$88)								(LSB)	OCR1AL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.6. タイマ/カウンタ1 比較Bレジスタ (Timer/Counter1 Output Compare Register B) OCR1BH,OCR1BL (OCR1B)

ピット	15	14	13	12	11	10	9	8	
(\$8B)	(MSB)								OCR1BH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ピット	7	6	5	4	3	2	1	0	_
(\$8A)								(LSB)	OCR1BL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

16.11.7. タイマ/カウンタ1 比較Cレジスタ (Timer/Counter1 Output Compare Register C) OCR1CH,OCR1CL (OCR1C)

ビット (\$8D)	15 (MSB)	14	13	12	11	10	9	8	OCR1CH
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ピット (\$8C)	7	6	5	4	3	2	1	(LSB)	OCRICL
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この比較レシ、スタは継続的にカウンタ(TCNTn)値と比較される16ビット値を含みます。一致は比較一致割り込みやOCnxピンでの波形出力を生成するのに使用できます。

この比較レジスタは容量が16ビットです。CPUがこれらのレジスタへ書く時に上位と下位の両バイが同時に書かれるのを保証するため、このアクセスは8ビット上位バイトー時レジスタ(TEMP)を使用して実行されます。この一時レジスタは他の全ての16ビット レジスタによって共用されます。71頁の「16ピット レジスタのアクセス」をご覧ください。

16.11.8. タイマ/カウンタ1 捕獲レジスタ (Timer/Counterl Input Capture Register) ICR1H,ICR1L (ICR1)

ピット (\$87)	15 (MCD)	14	13	12	11	10	9	8	Lioniu
(\$87) Read/Write	(MSB) R/W	R/W	ICR1H						
初期値	0	0	0	0	0	0	0	0	
ピット	7	6	5	4	3	2	1	0	
(\$86)								(LSB)	ICR1L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

この捕獲レシ、スタはICPnピン(またはタイマ/カウンタ1については任意のアナログ・比較器出力)で出来事が起こる毎にカウンタ(TCNTn)値で更新されます。この捕獲レシ、スタはタイマ/カウンタのTOP値を定義するのに使用できます。

この捕獲レジスタは容量が16ビットです。CPUがこれらのレジスタをアクセスする時に上位と下位の両バイトが同時に読まれるのを保証するため、このアクセスは8ビット上位バイト一時レジスタ(TEMP)を使用して実行されます。この一時レジスタは他の全ての16ビット レジスタによって共用されます。71頁の「16ビット レジスタのアクセス」をご覧ください。

ATmega8U2/16U2/32U2

16.11.9. タイマ/カウンタ1割り込み許可レジスタ (Timer/Counter1 Interrupt Mask Register) TIMSK1

ピット	7	6	5	4	3	2	1	0	
(\$6F)	_	-	ICIE1	-	OCIE1C	OCIE1B	OCIE1A	TOIE1	TIMSK1
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット5 - ICIEn: タイマ/カウンタn捕獲割り込み許可 (Timer/Counter n Input Capture Interrupt Enable)

このビットが1を書かれて、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn捕獲割り込みが許可されます。タイマ/カウンタn割り込み要求フラグレジスタ(TIFRn)に配置された捕獲割り込み要求フラグ(ICFn)が設定(1)されると、対応する割り込み ^゙クタ(38頁の「割り込み」参照)が実行されます。

- ビット3 OCIEnC: タイマ/カウンタn比較C割り込み許可 (Timer/Counter n Output Compare C Match Interrupt Enable)
- このビットが1を書かれて、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn比較C一致割り込みが許可されます。タイマ/カウンタn割り込み要求フラグレジスタ(TIFRn)に配置された比較nC割り込み要求フラグ(OCFnC)が設定(1)されると、対応する割り込みベクタ(38頁の「割り込み」参照)が実行されます。
- ビット2 OCIEnB: タイマ/カウンタn比較B割り込み許可 (Timer/Counter n Output Compare B Match Interrupt Enable)

このビットが1を書かれて、ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn比較B一致割り込みが許可されます。タイマ/カウンタn割り込み要求フラグ、レジスタ(TIFRn)に配置された比較nB割り込み要求フラグ(OCFnB)が設定(1)されると、対応する割り込みへ、クタ(38頁の「割り込み」参照)が実行されます。

■ ビット1 - OCIEnA: タイマ/カウンタn比較A割り込み許可 (Timer/Counter n Output Compare A Match Interrupt Enable)

このビットが1を書かれて、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn比較A一致割り込みが許可されます。タイマ/カウンタn割り込み要求フラグレジスタ(TIFRn)に配置された比較nA割り込み要求フラグ(OCFnA)が設定(1)されると、対応する割り込みベクタ(38頁の「割り込み」参照)が実行されます。

■ ビット0 - TOIEn: タイマ/カウンタn溢れ割り込み許可 (Timer/Counter n Overflow Interrupt Enable)

このビットが1を書かれて、ステータス レジ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されると、タイマ/カウンタn溢れ割り込みが許可されます。タイマ/カウンタn割り込み要求フラケ、レジ、スタ(TIFRn)に配置されたタイマ/カウンタn溢れ割り込み要求フラケ、(TOVn)が設定(1)されると、対応する割り込みへ、クタ(38頁の「割り込み」参照)が実行されます。





16.11.10. タイマ/カウンタ1割り込み要求フラク゛レシ、スタ (Timer/Counter1 Interrupt Flag Register) TIFR1

ピット	7	6	5	4	3	2	1	0	_
\$16 (\$36)	_	-	ICF1	-	OCF1C	OCF1B	OCF1A	TOV1	TIFR1
Read/Write	R	R	R/W	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット5 - ICFn: タイマ/カウンタn捕獲割り込み要求フラク (Timer/Conter n, Input Capture Flag)

ICPnt°ンに捕獲の事象が起こると、このフラケが設定(1)されます。捕獲レシ、スタ(ICRn)が $WGMn3\sim0$ によってTOP値として設定されると、ICFnフラケはカウンタがTOP値に到達する時に設定(1)されます。

捕獲割り込みベクタが実行されると、ICFnは自動的に解除($\frac{0}{0}$)されます。代わりにこのビット位置へ論理 $\frac{1}{0}$ を書くことによってもICFnは解除($\frac{0}{0}$)できます。

■ ビット3 - OCFnC: タイマ/カウンタn比較C割り込み要求フラグ(Timer/Conter n, Output Compare C Match Flag)

このフラグはカウンタ(TCNTn)値が比較Cレジスタ(OCRnC)と一致した後(次)のタイマ/カウンタ クロック周期で設定(1)されます。

強制的な比較出力(FOCnC)ストローブがOCFnCフラグを設定(1)しないことに注意してください。

比較C一致割り込み $^{'}$ クタが実行されると、OCFnCは自動的に解除(0)されます。代わりにこの $^{'}$ ット位置へ論理1を書くことによってもOCFnCは解除(0)できます。

■ ビット2 - OCFnB: タイマ/カウンタn比較B割り込み要求フラグ(Timer/Conter n, Output Compare B Match Flag)

このフラグはカウンタ(TCNTn)値が比較Bレジスタ(OCRnB)と一致した後(次)のタイマ/カウンタ クロック周期で設定(1)されます。

強制的な比較出力(FOCnB)ストローブがOCFnBフラグを設定(1)しないことに注意してください。

比較B一致割り込み $^{\prime}$ クタが実行されると、OCFnBは自動的に解除(0)されます。代わりにこの $^{\prime}$ ット位置へ論理1を書くことによってもOCFnBは解除(0)できます。

■ ビット1 - OCFnA: タイマ/カウンタn比較A割り込み要求フラグ(Timer/Conter n, Output Compare A Match Flag)

このフラグはカウンタ(TCNTn)値が比較Aレシ、スタ(OCRnA)と一致した後(次)のタイマ/カウンタクロック周期で設定(1)されます。

強制的な比較出力(FOCnA)ストローブがOCFnAフラグを設定(1)しないことに注意してください。

比較A一致割り込み $^{\prime}$ クタが実行されると、OCFnAは自動的に解除(0)されます。代わりにこの $^{\prime}$ ット位置へ論理1を書くことによってもOCFnAは解除(0)できます。

■ ビット0 - TOVn: タイマ/カウンタn溢れ割り込み要求フラヴ(Timer/Counter n Overflow Flag)

このフラグの(1)設定はWGMn3~0ビット設定に依存します。標準またはCTC動作でのTOVnフラグはタイマ/カウンタ1溢れ時に設定(1)されます。他のWGMn3~0ビット設定を使用する時のTOVnフラグ動作については84頁の表16-5.を参照してください。

タイマ/カウンタn溢れ割り込みベクタが実行されると、TOVnは自動的に解除(0)されます。代わりにこのビット位置へ論理1を書くことによってもTOVnは解除(0)できます。

17. 直列周辺インターフェース (SPI: Serial Peripheral Interface)

17.1. 特徴

- 全二重3線同期データ転送
- 主装置/従装置動作
- LSB/MSB先行データ転送
- 設定変更可能な7つのビット速度
- 送信完了割り込み要求フラグ
- 送信上書きフラグ保護
- アイドル動作からの起動
- 倍速(CK/2)主装置SPI動作

17.2. 概要

直列周辺インターフェースはATmega8U2/ 16U2/32U2と様々なAVRデバイスや周辺デバイス間の高速同期データ転送を許します。

USARTはSPI主装置動作の使用もできます。113頁の「USARTのSPI動作」をご覧ください。27頁の「電力削減レジスタ(PRRO)」のPRSPIビットはSPI部を許可するために0を書かれなければなりません。

SPIでの主装置と従装置のCPU間相

図17-1. SPI構成図 MISC Bus clk_{I/O} Μ MSB (SPDR) LSB Μ Data MOSI 分周器 8ビットシフトレジスタ ÷32 | ∞ 8-bit ÷4 $\div 64$ クロック 受信データ緩衝部 制 御 (M) S回 SCK 選択 クロック回路 M路 SPI 割り込み SS 要求 SPI制御回路 **CPHA** WCOL MSTR CPOL SPI2X SPIF SPI状態レジスタ SPI制御レジブスタ

注: SPIピン配置については2頁の「ピン配置」と47頁の表13-3.を参照してください。

互連結は図17-2.で示されます。このシステムは2つのシフトレジスタと主装置クロック発生器から成ります。SPI主装置は希望した従装置のSS (従装置選択)ピンをLowへ引き込む時に一群の通信を開始します。主装置と従装置は各々のシフトレジスタに送出すべきデータを用意し、主装置はデータを交換するのに必要なクロック パルスをSCK信号線に生成します。データは常にMOSI(Master Out Slave In)信号線を主装置から従装置へ、MISO(Master In Slave Out)信号線を従装置から主装置へシフトされます。各データ パケット後、主装置はSS(従装置選択)ピンをHighへ引き上げることによって従装置と同期を取ります。

主装置として設定されると、SPIインターフェースにはSS信号線の自動制御がありません。これは通信が開始できるのに先立って使用者ソフトウェアによって操作されなければなりません。これが行われると、SPIデータレジ、スタ(SPDR)へのハイト書き込みがSPIクロック発生器を始動し、ハート・ウェアが従装置内へ8ビットをシフトします。1ハイトのシフト後、SPIクロック発生器は停止し、SPI状態レジ、スタ(SPSR)の転送完了フラグ(SPIF)を設定(1)します。SPI制御レジ、スタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。主装置はSPDR内へ次ハイトを書くことによって次ハイトのシフトを継続、またはSS(従装置選択)信号線をHighへ引き上げることによってハプケットの終了を指示することができます。最後の到着ハイトはその後の使用のため、緩衝レジ、スタ内に保持されます。

従装置として設定されると、SPIインターフェースはSSピンがHighに駆動される限り、MISOをHi-Zにした休止状態に留まります。この状態でプログラムはSPIデータレジスタ(SPDR)の内容を更新できますが、そのデータはSSピンがLowに駆動されるまでSCKピンでの到着クロック パルスによってシフト出力されません。1バイトが完全にシフトされてしまうと転送完了フラグ(SPIF)が設定(1)されます。SPCRでSPI割り込み許可(SPIE)ビットが設定(1)されていれば割り込みが要求されます。従装置は受信データを読む前にSPDR内へ送られるべき次のデータの配置を続けられます。最後の到着バイトはその後の使用のため、緩衝レジスタ内に保持されます。

このシステムは送信側で単一緩衝、受信側で2重緩衝です。これは一連のシフト全体が完了される前に送信されるべきハイトがSPIデータレジスタ(SPDR)へ書けないことを意味します。けれども、データを受信するとき、次のデータが完全にシフト入力される前に受信したデータがSPIデータレジスタ(SPDR)から読まれなければなりません。さもなければ始めのハイトは失われます。

SPI従装置動作では制御論理回路がSCKピンの到着信号を採取します。このクロック信号の正しい採取を保証するため、High/Lowの最小時間は各々2CPUクロック周期よりも長くあるべきです。

SPIが許可されると、MOSI, MISO, SCK, SSピンの データ方向は表17-1.に従って無視されます。自動的なポート無視のより多くの詳細については46頁の「交換ポート機能」を参照してください。

(<mark>訳注</mark>) 本項はAVR共通標準ピン名で記述されていますが、本デバイスのSPIクロックのピン名はSCKでなく、SCLKであることに注意してください。

図17-2. SPI 主装置/従装置の連結 MSB 主装置 従装置 LSB MSB LSB MISO MISO 8ビットシフトレジスタ 8ビットシフトレジスタ MOSI MOSI SCK SCK SS SS : シアト許可 クロック回路

注: 使用者定義SPIピンの方向定義方法の詳細記述については47頁の「ポートB の交換機能」を参照してください。





次のコート例は主装置としてSPIを初期化する方法と簡単な送信を実行する方法を示します。例でのDDR_SPIはSPIピンを制御する実際のポート方向レジスタに置き換えられなければなりません。DD_MOSI, DD_MISO, DD_SCKはこれらのピンに対する実際のポート方向ビットに置き換えられなければなりません。例えばMOSIがPB5ピンに配置されるなら、DD_MOSIはDDB5、DDR_SPIはDDRBに置き換えます。

```
アセンブリ言語プログラム例
SPI_M_Init: LDI
                  R17, (1<<DD_MOSI) | (1<<DD_SCK)
                                                      ;MOSI, SCK=出力、他は入力値を取得
           OUT
                  DDR_SPI, R17
                                                      ;MOSI, SCK=出力、他は入力に設定
                  R17, (1<<SPE) | (1<<MSTR) | (1<<SPRO)
                                                      ;SPI許可、主装置、16分周値を取得
            LDI
            OUT
                  SPCR, R17
                                                      ;SPI許可、主装置、16分周に設定
            RET
                                                      ;呼び出し元へ復帰
                                                      ; データ(R16) 送信開始
SPI_M_Tx:
           OUT
                  SPDR, R16
SPI_M_Tx_W: SBIS
                  SPSR, SPIF
                                                      ;転送完了ならばスキップ
                                                      ;転送完了まで待機
            RJMP
                  SPI_M_Tx_W
            RET
                                                      ;呼び出し元へ復帰
C言語プログラム例
void SPI_MasterInit(void)
    DDR\_SPI = (1 << DD\_MOSI) | (1 << DD\_SCK);
                                                      /* MOSI, SCK=出力、他は入力に設定 */
    SPCR = (1 << SPE) \mid (1 << MSTR) \mid (1 << SPRO);
                                                      /* SPI許可、主装置、16分周に設定 */
void SPI_MasterTransmit(char cData)
                                                      /* データ送信開始 */
    SPDR = cData;
    while(!(SPSR & (1<<SPIF)));
                                                      /* 転送完了まで待機 */
```

注: 5頁の「**¬ート** 例」をご覧ください。

次のコート・例は従装置としてSPIを初期化する方法と簡単な受信を実行する方法を示します。

```
アセンブリ言語プログラム例
SPI_S_Init: LDI
                 R17, (1<<DD_MISO)
                                                   ;MISO出力、他は入力値を取得
                                                   ;MISO出力、他は入力に設定
           OUT
                 DDR_SPI, R17
           LDI
                 R17, (1<<SPE)
                                                   ;SPI許可値を取得
           OUT
                 SPCR, R17
                                                   ;SPI許可設定
                                                   ;呼び出し元へ復帰
           RET
SPI_S_Rx:
           SBIS
                 SPSR, SPIF
                                                   ;受信(転送)完了ならばスキップ
                                                   ;受信(転送)完了まで待機
           RJMP
                 SPI_S_Rx
           IN
                 R16, SPDR
                                                   ;受信データを取得
                                                   ;呼び出し元へ復帰
           RET
C言語プログラム例
void SPI_SlaveInit(void)
   DDR SPI = (1 << DD MISO);
                                                   /* MISO出力、他は入力に設定 */
   SPCR = (1 << SPE);
                                                   /* SPI許可設定 */
char SPI_SlaveReceive(void)
   while(!(SPSR & (1<<SPIF)));
                                                   /* 受信(転送)完了まで待機 */
   return SPDR;
                                                   /* 受信データと共に復帰 */
注: 5頁の「コート・例」をご覧ください。
```

ATmega8U2/16U2/32U2

17.3. SSピンの機能

17.3.1. 従装置動作

SPIが従装置として設定されると、従装置選択(SS)ピンは常に入力です。SSがLowに保たれるとSPIは活性に(作動)され、使用者によってそのように設定されていればMISOは出力になります。他の全てのピンは入力です。SSがHighに駆動されると、出力として使用者設定され得るMISOを除く全てのピンは入力、SPIは非活動で、それは到着データを受信しないことを意味します。一旦SSピンがHighに駆動されると、SPI論理回路がリセットすることに注意してください。

このSSピンはパケット/バイト同期に対して、従装置ビット計数器が主装置クロック発生器との同期を保つのに有用です。SSピンがHighに駆動されると、SPI従装置は直ちに送受信論理回路をリセットし、それはシフト レジスタ内で部分的に受信したどのデータも取り落とします。

17.3.2. 主装置動作

SPIが主装置(SPI制御レシブスタ(SPCR)の主装置許可(MSTR)ビット=1)として設定されると、SSピンの方向は使用者が決められます。

SSが出力として設定されると、このピンはSPIシステムに影響を及ぼされない標準出力ピンです。代表的にはこのピンがSPI従装置のSSピンを駆動するでしょう。

SSが入力として設定されると、SPI主装置動作を保証するため、それはHighに保持されなければなりません。SSピンが入力として定義されたSPI主装置として設定される時に周辺回路によってSSピンがLowに駆動されると、SPIシステムは他の主装置が従装置として選択してデータ送信を始めると解釈します。バスの衝突を避けるためにSPIシステムは次の動作を行います。

- ① SPCRで主/従選択(MSTR)ビットが解除(0)され、SPIシステムは従装置になります。SPIシステムが従装置になる結果としてMOSIとSCKピンが入力になります。
- ② SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)され、そしてSPI割り込みが許可(SPCRのSPIE=1)され、且つステータスレジスタ(SREG)の全割り込み許可(I)ビットが設定(1)なら、割り込みルーチンが実行されます。

従って割り込み駆動SPI送信が主装置動作で使用され、SSがLowに駆動される可能性があるとき、その割り込み(処理)はMSTRビットが未だ設定(1)されていることを常に検査すべきです。MSTRビットが従装置選択によって解除(0)されてしまっていると、それはSPI主装置動作を再び許可するため、使用者によって設定(1)されなければなりません。







17.4. データ転送形式

直列データに関してはSPI制御レシ、スタ(SPCR)のSCK位相(CPHA)とSCK極性(CPOL)制御ビットによって決定されるSCK位相と極性で4つの組み合わせがあります。このSPIデータ転送形式は図17-3.と図17-4.で示されます。データビットは安定のためデータ信号に対して充分な時間を保証するSCK信号の反対端でシフト出力と(入力)ラッチが行われます。これは下で行われるように表17-3.と表17-4.を要約することによって明解にされます。

表17-2. CPOL,CPHA機能動作 SPI動作種別番号 CPOL CPHA SCK先行端 SCK後行端 入力採取/上昇端 出力設定/下降端 0 0 0 出力設定/上昇端 入力採取/下降端 1 0 入力採取/下降端 出力設定/上昇端 3 出力設定/下降端 入力採取/上昇端





17.5. SPI用レジスタ

17.5.1. SPI制御レジスタ (SPI Control Register) SPCR

ピット	7	6	5	4	3	2	1	0	
\$2C (\$4C)	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	SPCR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - SPIE: SPI割り込み許可 (SPI Interrupt Enable)

ステータス レシ、スタ(SREG)の全割り込み許可(I)ビットが設定(1)されて、SPI状態レシ、スタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)されると、このビットがSPI割り込みを実行させます。

■ ビット6 - SPE: SPI許可 (SPI Enable)

SPEビットが1を書かれるとSPIが許可されます。どのSPI操作を許可するにも、このビットが設定(1)されなければなりません。

■ ビット5 - DORD: データ順選択(Data Order)

DORDビットが1を書かれるとデータ語のLSBが最初に転送されます。DORDビットが0を書かれるとMSBが最初に転送されます。

■ ビット4 - MSTR: 主装置/従装置選択 (Master/Slave Select)

このビットは1を書かれると主装置動作、論理0を書かれると従装置動作を選択します。SSが入力として設定され、MSTRが設定(1)の間にLowへ駆動されると、MSTRが解除(0)され、SPI状態レジスタ(SPSR)でSPI割り込み要求フラグ(SPIF)が設定(1)になります。その後に使用者はSPI主装置動作を再び許可するためにMSTRを設定(1)しなければなりません。

■ ビット3 - CPOL: SCK極性選択 (Clock Polarity)

このビットが1を書かれると、アイドル時にSCKはHighです。CPOLが0を書かれると、アイドル時にSCKはLowです。例については図17-3.と図17-4.を参照してください。CPOL機能は右で要約されます。

表17-3.	表17-3. CPOL機能動作										
CPOL	SCK先行端	SCK後行端									
0	上昇端	下降端									
1	下降端	上昇端									

■ ビット2 - CPHA: SCK位相選択(Clock Phase)

このSCK位相選択(CPHA)ビットの設定はデータがSCKの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。例については図17-3.と図17-4.を参照してください。CPHA機能は右で要約されます。

表17-4.	表17-4. CPHA機能動作									
СРНА	SCK先行端	SCK後行端								
0	入力採取	出力設定								
1	出力設定	入力採取								

■ ビット1,0 - SPR1,0: SPIクロック選択 (SPI Clock Rate Select 1 and 0)

これら2ビットは主装置として設定されたデバイスのSCK速度を制御します。従装置でのSPR1とSPR0は無効です。SCKと(システム)発振器クロック周波数fosc間の関連は次表で示されます。

表17-5. SCK速度设	表17-5. SCK速度選択(fOSC=CPUクロック周波数)											
SPR1	()	()		1	1					
SPR0	()	1		0			1				
SPI2X	1	0	1 0		1	0	1	0				
SCK周波数	fosc/2	fosc/2 fosc/4 fosc/8 fosc/16 fosc/32 fosc/64 fosc										

17.5.2. SPI状態レジスタ (SPI Status Register) SPSR

ピット	7	6	5	4	3	2	1	0	
\$2D (\$4D)	SPIF	WCOL	-	-	-	_	-	SPI2X	SPSR
Read/Write	R	R	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - SPIF: SPI割り込み要求フラグ(SPI Interrupt Flag)

直列転送が完了すると、このSPIFフラグが設定(1)されます。全割り込みが許可(ステータスレジスタ(SREG)の全割り込み許可(I)ビット=1)されて、SPI制御レジスタ(SPCR)でSPI割り込み許可(SPIE)ビットが設定(1)されるなら、割り込みが生成されます。SPIが主装置動作の時にSS ピンが入力でLowに駆動されるなら、これもこのSPIFフラグを同様に設定(1)します。対応する割り込み処理へクタを実行する時にSPIFは ハートウェアによって解除(0)されます。代わりにSPIFが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPD R)をアクセスすることによってもSPIFフラグは解除(0)されます。





■ ビット6 - WCOL: 上書き発生フラグ (Write Collision Flag)

データ転送中にSPIデータレジスタ(SPDR)が書かれると、このWCOLビットが設定(1)されます。WCOLビット(とSPIFビット)はWCOLが設定(1)されたSPI状態レジスタ(SPSR)を始めに読み、その後にSPIデータレジスタ(SPDR)をアクセスすることによって解除(0)されます。

■ ビット5~1 - Res: 予約 (Reserved Bit)

これらのビットは予約されており、常に0として読まれます。

■ ビット0 - SPI2X : SPI倍速許可 (Double SPI Speed Bit)

このビットが論理1を書かれると、SPIが主装置動作の時にSCK速度(SCK周波数)が倍にされます(表17-5.参照)。これは最小SCK周期が2CPUクロック周期であることを意味します。SPIが従装置として設定される時にSPIはfosc(CPUクロック周波数)/4またはそれ以下での動作のみ保証されます。

ATmega8U2/16U2/32U2のSPIインターフェースはフラッシュ メモリやEEPROMの書き換え(読み書き)にも使用されます。直列プログラミングと照合については168頁をご覧ください。

17.5.3. SPIデータレジスタ (SPI Data Register) SPDR

ピット	7	6	5	4	3	2	1	0	
\$2E (\$4E)	(MSB)							(LSB)	SPDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	不定	不定	不定	不定	不定	不定	不定	不定	

SPIデータレジ、スタはSPIシフトレジ、スタとレジ、スタファイル(汎用レジ、スタ)間のデータ転送に使用される読み書き可能なレジ、スタです。このレジ、スタへの書き込みがデータ送信を開始します。このレジ、スタの読み込みはシフトレジ、スタの受信緩衝部読み出しを引き起こします。

18. USART


18.1. 特徴

- 全二重動作(独立した送受信レジスタ)
- 同期または非同期動作
- CTS/RTS信号ハート・ウェア管理流れ制御
- 同期クロック駆動された主装置/従装置動作
- 高分解能ボーレート発振器
- 5, 6, 7, 8または9ビットデータと1または2停止ビットの直列フレームの支援
- ハート・ウェアによって支援された奇数または偶数パリティの生成と検査
- データ オーバーラン検出
- フレーミング異常検出
- 不正開始ビット検出とデジタル低域通過濾波器を含む雑音濾波器
- 受信完了、送信完了、送信データレジスタ空きの3つの分離した割り込み
- 複数プロセッサ通信機能
- 倍速非同期通信動作

18.2. 概要

USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は高い柔軟性をもつ直列通信機能です。主な特徴を 次に示します。

USARTの簡単化した構成図は図18-1.で示されます。CPUがアクセス可能なレジスタとI/Oピンは赤文字(訳注:原文太字)で示されます。 USARTは主装置SPI動作での使用もできます。113頁の「USARTでのSPI動作」をご覧ください。28頁の「電力削減レジスタ(PRR1)」の USART電力削減(PRUSART)ビットはUSART部を許可するために0を書かれなければなりません。(訳注:共通性から前2行追加)



注: USARTピン配置については2頁の「ピン配置」、51頁の表13-9.をご覧ください。

構成図内の破線はUSARTの3つの主要部分、(上から)クロック生成部、送信部、受信部を分けます。制御レジスタは全部によって共用さ れます。クロック生成論理部はボーレート発振器と同期従装置動作によって使用される外部クロック入力に対する同期化論理回路から成り ます。転送クロック(XCKn)ピンは同期転送動作だけで使用されます。送信部は単一書き込み緩衝部(UDRn)、直列シフト レジスタ、パリティ 発生器、異なる直列フレーム形式を扱うための制御論理回路から成ります。書き込み緩衝部はどんなフレーム間の遅れもなしにデータの継 続転送を許します。受信部はクロックとデータの再生部のため、USART部の最も複雑な部分です。再生部は非同期データ受信で使用さ れます。再生部に加えて、受信部は2重の受信緩衝部(UDRn)、シフトレシ、スタ、パリティ検査器、制御論理回路を含みます。受信部は送 信部と同じフレーム形式を支援し、フレーミング異常、データオーバーラン発生、パリティ誤りを検知できます。






18.3. クロック生成

クロック生成論理回路は送受信部用基準クロックを生成します。USARTは標準非同期、倍速非同期、同期主装置、同期従装置の4つのクロック動作種別を支援します。USART制御/状態レシ、スタC(UCSRnC)のUSART動作種別選択(UMSELnO)ビットは同期動作と非同期動作のどちらかを選びます。倍速動作(非同期動作のみ)はUSART制御/状態レシ、スタA(UCSRnA)にある倍速許可(U2Xn)ビットによって制御されます。同期動作(UMSELn0=1)を使用するとき、XCKnピンに対する方向制御ビット(DDR_XCKn)はクロック元が内部(主装置動作)または外部(従装置動作)のどちらかを制御します。このXCKnピンは同期動作を使用する時だけ活性(有効)です。

図18-2.はクロック生成論理回路の構成図を示します。



18.3.1. ボーレート発振器での内部クロック発生

内部クロック生成は非同期と同期主装置動作種別に対して使用されます。本項の記述は図18-2.を参照してください。

USARTボーレートレジスタ(UBRRn(UBRRnH:UBRRnL))と下降計数器は設定可能な前置分周器またはボーレート発振器として機能するように接続されます。システム クロック(fosc)で走行する下降計数器は0への下降計数時毎またはUBRRnLレジスタが書かれる時にUBRRn値で設定されます。1クロックは計数器が0に達する毎に生成されます。このクロックがボーレート発振器出力(=fosc/(UBRRn+1))です。送信部は動作種別に依存してボーレート発振器出力を2,8,16分周します。ボーレート発振器出力は受信部クロックとデータ再生部によって直接使用されます。しかし、再生部はUSART動作種別選択(UMSELno)、倍速許可(U2Xn)、DDR_XCKntiットの状態によって設定される動作種別に依存して2,8,16段を使用する順次処理回路を使用します。

表18-1.は内部的に生成したクロック元を使用する各動作種別に於けるボーレート(bps)とUBRRn値の計算式を含みます。

表18-1. ボーレート レジスタ(UBRRn)値計算式										
動作種別	ボーレート計算式	UBRRn値計算式								
標準速非同期動作 (U2Xn=0)	$BAUD = \frac{f_{OSC}}{16 \times (UBRRn+1)}$	$UBRRn = \frac{f_{OSC}}{16 \times BAUD} - 1$								
倍速非同期動作 (U2Xn=1)	$BAUD = \frac{f_{OSC}}{8 \times (UBRRn+1)}$	$UBRRn = \frac{fOSC}{8 \times BAUD} - 1$								
同期主装置動作	$BAUD = \frac{f_{OSC}}{2 \times (UBRRn+1)}$	$UBRRn = \frac{fOSC}{2 \times BAUD} - 1$								

注: ボーレートは転送速度(ビット/1秒)で定義されます。

BAUD :ボーレート (bps)

UBRRn: UBRRnHとUBRRnLレジスタ値(0~4095)

 f_{OSC} : システム発振器クロック周波数

いくつかのシステム クロック周波数に対するいくつかのUBRRn値の例は111~112頁の表18-9.で得られます。

18.3.2. 倍速動作(U2Xn)

転送速度はUSART制御/状態レジスタA(UCSRnA)で倍速許可(U2Xn)ビットを設定(1)することによって倍にできます。このビットの設定は非同期動作に対してだけ有効です。同期動作を使用するとき、このビットは<mark>0</mark>に設定してください。

このビットの設定(1)は事実上非同期通信に対する転送速度を倍にするボーレート分周器の分周数を16から8に減らします。けれども受信部がデータ採取とクロック再生に対して半分の(16から8に減じた)採取数をこの場合だけ使用し、従ってこの動作種別が使用される時はシステム クロックとボーレート設定の精度がより必要とされることに注意してください。送信部についての低下要因はありません。

18.3.3. 外部クロック

外部クロックは同期従装置動作種別によって使用されます。本項の記述での詳細については図18-2.を参照してください。

XCKnピンからの外部クロック入力は不確定レベル状態(メタステーブル)の機会を最少とするために同期化レジスタによって採取されます。同期化レジスタからの出力は送受信部で使用し得るのに先立ってエッジ検出器を通過しなければなりません。この処理手順が2CPUクロック周期の遅延を持ち込み、このため最大外部XCKnクロック周波数は次式によって制限されます。


$$f_{\text{XCKn}} < \frac{f_{\text{OSC}}}{4}$$

foscがシステム クロック元の安定度に依存することに注意してください。従って周波数変動によるデータ消失の可能性を避けるため、いくらかの余裕分を追加することが推奨されます。

18.3.4. 同期クロック動作

同期動作が使用される(UMSELn=1)とき、XCKnt゚ンはクロック入力(従装置)またはクロック出力(主装置)のどちらかとして使用されます。 データ採取またはデータ変更とクロック端間の依存性は同じです。基本原則はデータ出力(TXDn)が変更されるエッシンと反対のXCKnクロック端でデータ入力(RXDn)が採取されることです。

USART制御/状態レジスタC(UCSRnC)のXCKn極性(UCPOLn)ビットはデータ採取とデータ変更に対してどちらのクロック端が使用されるのかを選びます。図18-3.で示されるようにUCPOLnが0のとき、データはXCKnの上昇端で変更され、下降端で採取されます。UCPOLnが設定(1)の場合、データはXCKnの下降端で変更され、上昇端で採取されます。



18.4. フレーム形式

1つの直列フレームは複数のデータ ビットと同期ビット(開始ビット、停止ビット)、任意の異常検査用パリティ ビットで定義されます。USARTは有効なフレーム形式として以下の組み合わせ30種全てを受け入れます。

- 1 開始ビット
- 5, 6, 7, 8, 9 t'yh f'-9
- 奇数または偶数パリティビット、またはなし
- 1 または 2 停止ビット

フレームは最下位データ ビット(LSB)が次に続く開始ビットで始まります。その後に次データ ビットが最後の最上位データ ビット(MSB)まで(最大) 合計9ビット続きます。許可したなら、パリティ ビットがデータ ビットの後、停止ビットの前に挿入されます。完全なフレームが送信されると、新規フレームによって直ちに後続されるか、または通信線をアイドル状態(high)に設定できます。図18-4.は組み合わせ可能なフレーム形式を図解します。[]付きビットは任意選択です。



USARTによって使用されるフレーム形式はUSART制御/状態レジスタBとC(UCSRnB, UCSRnC)でデータ長選択(UCSZn2~0)ビット、パリティ選択(UPMn1,0)ビット、停止ビット選択(USBSn)ビットによって設定されます。 受信部と送信部は同じ設定を使用します。 これらのどのビットの設定変更も、送受信部両方に対して進行中の通信を不正とすることに注意してください。

データ長選択(UCSZn2~0)ビットはフレーム内のデータ ビット数を選びます。 ペリティ選択(UPMn1,0)ビットはペリティ ビットの許可と種別(奇/偶)を設定します。1または2停止ビットのどちらかの選択は停止ビット選択(USBSn)ビットによって行います。受信部は第2停止ビットを無視します。従ってフレーミング異常(FEn)は最初の停止ビットが0(Low)の場合にだけ検出されます。





18.4.1. ハリティ ビットの計算

パリティ ビットは全データ ビットの排他的論理和(Ex-OR)を行うことによって計算されます。 奇数パリティが使用される場合は排他的論理和 の結果が反転されます。パリティビットとデータビットの関係は次の通りです。

```
偶数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1
奇数パリティビット = D0 Ex-OR D1 Ex-OR D2 Ex-OR ~ Ex-OR Dn-1 Ex-OR 1 n:データビット長
```

使用した場合、パリティビットは直列フレームの最後のデータビットと最初の停止ビット間に配置されます。

18.5. USARTの初期化

何れかの通信が行えるのに先立ってUSARTは初期化されなければなりません。標準的な初期化手順は使用方法に依存するボーレー ト設定、フレーム形式設定、送受信部許可から成ります。割り込み駆動USART操作に関して初期化を行うとき、ステータスレジスタの全割り 込み許可(I)ビットは解除(0)される(そして全割り込みが禁止される)べきです。

ボーレートまたはフレーム形式の変更を伴う再初期化を行う前には、レシ、スタが変更される期間中に進行中の送信がないことを確実にしてく ださい。USART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグは送信部の全転送完了検査に使用でき、受信完了(RXCn)フラ グは受信緩衝部内の未読データ有無検査に使用できます。この目的(次送信タイミング)にTXCフラグが使用される場合、各々の送信 (USARTデータレジスタ(UDRn)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コード例が示すアセンプリ言語とC言語の関数は機能的に同じです。この例は固定フレーム形式でポーリングを使 用する(割り込み不許可)非同期動作と仮定します。ボーレート(UBRRn)値は関数の引数として与えられます。アセンブリ言語でのボーレート 引数はR17:R16レシ、スタに格納されると仮定されます。

```
アセンブリ言語プログラム例
USART_Init: OUT
                   UBRRnH, R17
                                                         ;ボーレート設定(上位バイト)
                                                         ;ボーレート設定(下位バイト)
            OUT
                    UBRRnL, R16
            LDI
                    R16, (1<<USBSn) | (3<<UCSZn0)
                                                         ;フレーム形式値を取得
                                                         ;フレーム形式設定(8ビット,2停止ビット)
            OUT
                    UCSRnC, R16
            LDI
                    R16, (1<<RXENn) | (1<<TXENn)
                                                         ;送受信許可値を取得
            OUT
                    UCSR<sub>n</sub>B, R16
                                                         ;送受信許可
                                                         ;呼び出し元へ復帰
            RET
C言語プログラム例
#define FOSC 1843200
                                                         /* MCUクロック周波数 */
#define BAUD 9600
                                                         /* 目的USARTボーレート速度 */
#define MYUBRR FOSC/16/BAUD-1
                                                         /* 目的UBRRn值 */
void main(void)
USART_Init(MYUBRR);
                                                         /* USART初期化 */
void USART Init (unsigned int baud)
    UBRRnH = (unsigned char) (baud>>8);
                                                         /* ボーレート設定(上位バイト) */
    UBRRnL = (unsigned char) baud;
                                                         /* ボーレート設定(下位バイト) */
    UCSR_nC = (1 << USBS_n) | (3 << UCSZ_n0) :
                                                         /* フレーム形式設定(8ビット,2停止ビット) */
    UCSR_{n}B = (1 << RXEN_{n}) | (1 << TXEN_{n});
                                                         /* 送受信許可 */
```

注: 5頁の「コート・例」をご覧ください。

割り込みの禁止や引数としてフレーム形式を含めるなどで、より進化した初期化ルーチンが作成できます。けれども多くの応用はボーレート や制御レジスタの固定した設定が使用され、これらの応用形式での初期化コードは主ルーチンに直接置けるか、または他のI/Oの初期化 コードと併せられます。

18.6. USARTのデータ送信

USART送信部はUSART制御/状態レシ、スタB(UCSRnB)で送信許可(TXENn)ビットを設定(1)することによって許可されます。送信部が許可されると、TXDnピンの標準ピン動作はUSARTによって無視され、送信部の直列出力としての機能を与えられます。何かの送信を行う前に一度はボーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使用される場合、XCKnピンの(受信)クロックは無視され、送信クロックとして使用されます。

18.6.1. 5~8ビット データ フレーム送信

データ送信は送信されるべきデータを送信緩衝部に設定することによって開始されます。CPUはUSARTデータレジスタ(UDRn)I/O位置へ書くことによって送信緩衝部に設定できます。送信緩衝部内のデータはシフトレジスタが新規フレームを送る準備が整った時にシフトレジスタへ移されます。シフトレジスタはアイドル状態(送信進行中以外)、または直前のフレームの最後の停止ビット送信後、直ちに新規データが設定されます。シフトレジスタが新規データを設定されると、ボーレートレジスタ(UBRRnH:UBRRnL)と倍速許可(U2Xn)ビット、また動作種別によってはXCKnピッとよって与えられる速度で1つの完全なフレームを転送します。8ビット未満のフレームを使用するとき、UDRnに書かれた上位ビットは無視されます。

次のコート・例はUSART制御/状態レシ、スタA(UCSRnA)の送信データレシ、スタ空き(UDREn)フラケ、のポーリンケを基準とした簡単なUSART送信 関数を示します。この関数が使用され得る前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レシ、スタに格納されると仮定されます。

```
アセンブリ言語プログラム例
USART_Tx:
           SBIS
                 UCSRnA, UDREn
                                                  ;送信緩衝部空きでスキップ
           RJMP
                 USART_Tx
                                                  ;送信緩衝部空き待機
           OUT
                 UDRn, R16
                                                  ;データ送信(送信開始)
           RET
                                                   ;呼び出し元へ復帰
C言語プログラム例
void USART_Transmit(unsigned char data)
           while (!(UCSRnA & (1<<UDREn)));
                                                  /* 送信緩衝部空き待機 */
                                                  /* データ送信(送信開始) */
           UDR_n = data;
注: 5頁の「コート・例」をご覧ください。
```

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。送信緩衝部空き割り込みが使用される場合、その割り込み処理ルーチンがデータを緩衝部内に書きます。

18.6.2. 9ビット データ フレーム送信

9ビット データが使用される場合(UCSZn2~0=111)、データの下位バイトがUSARTデータ レジスタ(UDRn)に書かれるのに先立って第9ビットが USART制御/状態レジスタB(UCSRnB)の送信データ ビット8(TXB8n)ビットに書かれなければなりません。次のコード例は9ビット データを扱う送信関数を示します。アセンブリ言語での送るべきデータはR17:R16レジスタに格納されると仮定されます。

```
アセンブリ言語プログラム例
USART Tx:
            SBIS
                   UCSRnA, UDREn
                                                         ;送信緩衝部空きでスキップ。
            R.JMP
                   USART Tx
                                                         ;送信緩衝部空き待機
            CBT
                   UCSRnB, TXB8n
                                                         ;第9ビットを0に仮設定
            SBRC
                   R17.0
                                                         ;送信すべき第9ビットが<sup>0</sup>でスキップ
                                                         ;第9ビットを1に設定
            SBT
                   UCSRnB, TXB8n
                                                         ;データ送信(送信開始)
            OUT
                   UDRn, R16
            RET
                                                         ;呼び出し元へ復帰
C言語プログラム例
void USART_Transmit(unsigned int data)
            while (!(UCSRnA & (1<<UDREn)));
                                                        /* 送信緩衝部空き待機 */
            UCSR<sub>n</sub>B &= ^{\sim} (1<<TXB8<sub>n</sub>);
                                                        /* TXB8nを0に仮設定 */
            if (data & 0x0100) UCSRnB |= (1<<TXB8n);
                                                        /* 第9ビットをR17からTXB8nへ複写 */
            UDR_n = data;
                                                        /* データ送信(送信開始) */
```

注: これらの送信関数は一般的な機能で書かれています。UCSRBnの内容が静的(換言すると、UCSRnBのTXB8nビットが初期化後に使用されるだけ)ならば最適化できます。

5頁の「**コート「例**」をご覧ください。

第9ビットは複数プロセッサ通信使用時のアドレス フレーム識別、また例えば同期として扱う他の規約で使用することができます。





18.6.3. 送信フラグと割り込み

USART送信部には状態を示す2つのフラグ、USARTデータレジスタ空き(UDREn)と送信完了(TXCn)があります。両フラグは割り込みを発生するのに使用できます。

USARTデータレジスタ空き(UDREn)フラグは送信緩衝部が新規データを受け取る準備ができているかどうかを示します。このビットは送信緩衝部が空の時に設定(1)され、送信緩衝部がシフトレジスタに未だ移動されてしまっていない送信されるべきデータを含む時に解除(0)されます。将来のデバイスとの共通性のため、USART制御/状態レジスタA(UCSRnA)に書くとき、常にこのビットに0を書いてください。

USART制御/状態レジスタB(UCSRnB)でデータレジスタ空き割り込み許可(UDRIEn)ビットが1を書かれると、(全割り込みが許可されていれば)UDREnフラクが設定(1)されている限り、USARTデータレジスタ空き割り込みが実行されます。UDREnはUSARTデータレジスタ(UDRn)書き込みによって解除(0)されます。割り込み駆動データ送信が使用されるとき、データレジスタ空き割り込みルーチンはUDREnを解除(0)するために新規データをUDRnに書くか、データレジスタ空き割り込みを禁止するかのどちらかを行わなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起こります。

送信完了(TXCn)フラグは送信シフトレジスタ内の完全なフレームがシフト出力されてしまい、送信緩衝部に新規データが現在存在しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによっても解除(0)できます。TXCnフラグは送信応用プログラムが送信完了後、直ちに通信回線を開放し、受信動作へ移行しなければならない(RS485規格のような)半二重(ハーフデュープレックス)通信インターフェースで有用です。

UCSRnBで送信完了割り込み許可(TXCIEn)ビットが設定(1)され、(全割り込みが許可されていれば)TXCnフラケが設定(1)になる時に USART送信完了割り込みが実行されます。送信完了割り込みが使用されるとき、割り込み処理ルーチンはTXCnフラケを解除(0)しなくてもよく、これは割り込みが実行されるとき、自動的に行われます。

18.6.4. パリティ発生器

パリティ発生器は直列フレーム データに対するパリティ ビットを計算します。 パリティ ビットが許可されると(UPMn1=1)、送信部制御論理回路は送られているフレームの最終データ ビットと最初の停止ビット間にパリティ ビットを挿入します。

18.6.5. 送信の禁止

送信部の禁止(UCSRnBのUSART送信許可(TXENn)ビット=0)は進行中と保留中の送信が完了される(換言すると、送信シフトレジ、スタと送信緩衝レジ、スタが送信されるべきデータを含まない時)まで有効になりません。禁止されると、送信部はもはやTXDnピン(の標準ピン機能)を無効にしません。

18.7. USARTのデータ受信

USART受信部はUSART制御/状態レシ、スタB(UCSRnB)で受信許可(RXENn)ビットに1を書くことによって許可されます。受信部が許可されると、RXDnt°ンの標準ピン動作はUSARTによって無視され、受信部の直列入力としての機能を与えられます。何か直列受信が行われ得る前に一度はボーレート、フレーム形式、動作種別が設定されなければなりません。同期動作が使用される場合、XCKnt°ンのクロックは転送クロックとして使用されます。

18.7.1. 5~8ビット データ フレーム受信

受信部は有効な開始ビットを検出する時にデータ受信を開始します。開始ビットに続く各ビットはボーレートまたはXCKnクロックで採取され、フ レームの最初の停止ビットが受信されるまで受信シフト レジスタ内へシフトされます。第2停止ビットは受信部によって無視されます。最初の停止ビットが受信されると(換言すると、受信シフト レジスタに完全なフレームが存在すると)、このシフト レジスタの内容は受信緩衝部内へ移されます。受信緩衝部はUSARTデータ レジスタ(UDRn)I/O位置を読むことによって読めます。8ビット未満のフレームを使用するとき、UDRnから読むデータの上位ビットは0で覆われます。

次のコート・例はUSART制御/状態レシ、スタA(UCSRnA)の受信完了(RXCn)フラケのポーリンケを基準とした簡単なUSART受信関数を示します。この関数が使用され得る前にUSARTが初期化されなければなりません。

```
アセンブリ言語プログラム例
USART Rx:
           SBIS
                  UCSRnA, RXCn
                                                    ;受信完了でスキップ
           R TMP
                  USART Rx
                                                    ;受信完了待機
           IN
                  R16, UDRn
                                                    ;受信データ取得
           RET
                                                    ;呼び出し元へ復帰
C言語プログラム例
unsigned char USART Receive(void)
   while ( !(UCSRnA & (1<<RXCn)) );
                                                    /* 受信完了待機 */
                                                    /* 受信データ取得 */
   return UDRn;
```

注: 5頁の「**¬ート** 例」をご覧ください。

この関数は緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを単純に待ちます。

18.7.2. 9ビット データ フレーム受信

9ビット データが使用される場合(UCSZn2~0=111)、USARTデータ レジスタ(UDRn)から下位バイトを読むのに先立って第9ビットがUSART制御/状態レジスタB(UCSRnB)の受信データ ビット8(RXB8n)ビットから読まれなければなりません。この規則はフレーミング異常(FEn)、オーーバーラン発生(DORn)、パリティ誤り(UPEn)状態フラグにも適用されます。USART制御/状態レジスタA(UCSRnA)から状態情報を読み、その後にUDRnからデータを読んでください。UDRn I/O位置を読むことが受信FIFO緩衝部の状態を切り替え、その結果、FIFO内に保管されるRXB8n,FEn,DORn,UPEnビット全てが切り替わります。

次のコート'例は9ビット データと状態ビット両方を扱う簡単なUSART受信関数を示します。

```
アセンブリ言語プログラム例
USART_Rx:
                                                              ;受信完了でスキップ
            SBIS
                   UCSRnA, RXCn
            RJMP
                   USART_Rx
                                                              ;受信完了待機
            IN
                   R18, UCSRnA
                                                              ;状態フラグ取得
                   R17, UCSR<sub>n</sub>B
            IN
                                                              ;受信第9ビット取得
                   R16, UDRn
                                                              ;受信データ取得
            IN
                   R18, (1<<FEn) | (1<<DORn) | (1<<UPEn)
                                                              ;受信異常検査
            ANDI
            BREQ
                   USART Rx V
                                                              ;異常なしで分岐
                   R17, -1
                                                              ;異常で-1値設定
            LDI
                   R16, -1
            LDI
USART_Rx_V: LSR
                                                              ;RXB8nビットをビット0位置へ移動
                   R17
                                                              ;RXB8nビットのみ有効
            ANDI
                   R17, $01
            RET
                                                              ;呼び出し元へ復帰
C言語プログラム例
unsigned int USART_Receive(void)
    unsigned char status, resh, resl;
                                                              /* 一時変数定義 */
    while (!(UCSRnA & (1<<RXCn)));
                                                              /* 受信完了待機 */
    status = UCSRnA;
                                                              /* 状態フラグ取得 */
    resh = UCSRnB;
                                                              /* 受信第9ビット取得 */
   res1 = UDR_n;
                                                              /* 受信データ取得 */
    if (status & ((1 << FE_n) | (1 << DOR_n) | (1 << UPE_n))) return -1;
                                                             /* 受信異常で-1値設定/復帰 */
    resh = (resh >> 1) \& 0x01;
                                                              /* RXB8nビットのみ有効最下位へ */
    return ((resh<<8) | resl);
                                                              /* 結果9ビット データ取得/復帰 */
```

注: 5頁の「**¬ート** 例」をご覧ください。

この受信関数例は何か評価を行う前に、全てのI/Oレシ、スタをレシ、スタファイルに読みます。これは読まれた緩衝部位置が可能な限り早く新規データを自由に受け入れできるため、最適な受信緩衝部利用になります。

18.7.3. 受信完了フラグと割り込み

USART受信部には受信部の状態を示す1つのフラグがあります。

USART受信完了(RXCn)フラグは未読データが受信緩衝部に存在するかを示します。このフラグは受信緩衝部に未読データが存在する時に1で、受信緩衝部が空の(換言すると、何も未読データを含まない)時に0です。受信部が禁止される場合(RXENn=0)、受信緩衝部が破棄され、その結果としてRXCnフラグは0になります。

USART制御/状態レシ、スタB(UCSRnB)でUSART受信完了割り込み許可(RXCIEn)ビットが設定(1)されると、(全割り込みが許可されていれば)RXCnフラケが設定(1)されている限り、USART受信完了割り込みが実行されます。割り込み駆動データ受信が使用されるとき、受信完了割り込みルーチンはRXCnフラケを解除(0)するためにUSARTデータレジ、スタ(UDRn)から受信したデータを読まなければならず、さもなければ一旦割り込みルーチンを終了しても新しい割り込みが(継続的に)起きます。





18.7.4. 受信異常フラグ

USART受信にはフレーミング異常(FEn)、データオーハーラン発生(DORn)、パリティ誤り(UPEn)の3つの異常フラグがあります。これら全ては USART制御/状態レジスタA(UCSRnA)を読むことでアクセスできます。異常フラグに対する共通点は異常状態を示しているフレームと共に受信緩衝部に配置されることです。異常フラグが緩衝されるため、USARTデータレジスタ(UDRn)I/O位置を読むことが緩衝部読み出し位置を切り替えるので、UCSRnAは受信緩衝部(UDRn)の前に読まれなければなりません。異常フラグに対するその他の共通点はソフトウェアがこのフラグ位置へ書き込みを行うことによって変更できないことです。しかし、将来のUSART(機能)実装の上位互換性のため、UCSRnAが書かれるとき、全てのフラグはOに設定されなければなりません。異常フラグはどれも割り込みを生成できません。

フレーミング、異常(FEn)フラグは受信緩衝部に格納された、次に読み込み可能なフレームの第1停止ビットの状態を示します。FEnフラグは停止ビットが正しく(Highとして)読まれた時に0で、停止ビットが不正(Low)だった時にFEnフラグは1です。このビットは同期外れ状態の検出、中断状態検出、規約での操作に使用できます。受信部が最初(第1)以外の全停止ビットを無視するため、FEnフラグはUSART制御/状態レジ、スタC(UCSRnC)の停止ビット選択(USBSn)ビット設定によって影響を及ぼされません。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットを0に設定してください。

データ オーハーラン発生(DORn)フラグは受信部緩衝部が一杯状態のためのデータ消失を示します。データ オーハーランは受信緩衝部(2フレーム)が一杯で、(次の)新規フレーム データが受信シフト レジスタで待っており、(更に次の)新規開始ビットが検出される時に起きます。DORnフラケが設定(1)なら、最後にUDRnから読んだフレームと次にUDRnから読むフレーム間で1つ以上の直列フレームが失われています。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットに0を書いてください。DORnフラグは受信されたデータがシフト レジスタから受信緩衝部へ正常に移動された時に解除(0)されます。

パリティ誤り(UPEn)フラグは受信緩衝部内の次のフレームで受信時にパリティ異常があったことを示します。パリティ検査が許可されていない場合、UPEnフラグは常にのが読めます。将来のデバイスとの共通性のため、UCSRnAに書くとき、常にこのビットをのに設定してください。より多くの詳細については98頁の「パリティ ビットの計算」と次の「パリティ検査器」をご覧ください。

18.7.5. パリティ検査器

パリティ検査器はパリティ種別上位ビット(UPMn1)が設定(1)されると活性(有効)になります。実行されるべきパリティ検査の形式(偶数または 奇数)はUPMn0ビットによって選択されます。許可されると、パリティ検査器は到着フレーム内のデータ ビットのパリティを計算し、その結果と(受信)直列フレーム内のパリティ ビットを比較します。検査の結果は受信データ、停止ビットと共に受信緩衝部に格納されます。その後パリティ誤り(UPEn)フラケはフレームにパリティ異常があるかを検査するため、ソフトウェアによって読むことができます。

UPEnフラク は受信緩衝部から読まれ得る次フレームで受信時にハッリティ異常があり、その時点でハッリティ検査が許可されていた(UPMn1=1)場合に設定(1)されます。このビットはUSARTデータレシ、スタ(UDRn)が読まれるまで有効です。

18.7.6. 受信の禁止

送信部と対照的に受信部の禁止は即時です。従って受信進行中のデータは失われます。禁止されると(換言すると、USART制御/状態レジスタB(UCSRnB)のUSART受信許可(RXENn)ビットがのに設定)、受信部はもはやRXDnポート ピンの標準機能を無効にしません。受信FIFO緩衝部は受信部が禁止されると破棄されます。緩衝部内の残データは失われます。

18.7.7. 受信緩衝部の破棄

受信FIFO緩衝部は受信が禁止されると破棄(換言すると、緩衝部は内容を空に)されます。未読データは失われます。例えば異常状態のため、通常動作中に緩衝部が破棄されなければならない場合、USART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラケが解除(0)されるまでUSARTデータレシ、スタ(UDRn)I/O位置を読んでください。次のコート例は受信緩衝部の破棄方法を示します。

```
アセンブリ言語プログラム例
                                                   ;未読データありでスキップ。
USART Flush: SBIS
                  UCSRnA, RXCn
            RET
                                                   ;未読データなしで復帰
            IN
                                                   ;データ受信
                  R16, UDRn
                                                   ;未読データなしまで継続
            RJMP
                  USART_Flush
C言語プログラム例
void USART Flush(void)
   unsigned char dummy;
                                                   /* 一時変数定義 */
   while (!(UCSRnA & (1<<RXCn))) dummy=UDRn;
                                                   /* 未読データ読み捨て */
注: 5頁の「コート・例」をご覧ください。
```

18.8. 非同期受信

USARTは非同期データ受信を扱うためのクロック再生とデータ再生部を含みます。クロック再生論理回路は内部的に生成したボーレートクロックをRXDnt°ンに到着する非同期直列フレームに同期化するのに使用されます。データ再生論理回路は到着ビット毎に低域通過の濾波と採取をし、それによって受信部の雑音耐性を改善します。非同期受信動作範囲は内部ボーレートクロック精度、到着フレーム速度、フレーム長のビット数に依存します。

18.8.1. 非同期クロック再生

クロック再生論理回路は内部クロックを到着直列フレームに同期化します。**図18-5**.は到着フレームの開始ビットの採取手順を図解します。採取速度は標準速動作でボーレートの16倍、倍速動作で8倍です。赤帯(<mark>訳注</mark>:原文は水平矢印)は採取処理のための同期変量を図示します。倍速動作(U2Xn=1)を使用する時の広い変量時間に注意してください。採取番号0はRXDn信号がアイドル(換言すると、通信の動きなし)の時に行われる採取です。



クロック再生論理回路がRXDn信号線でHigh(アイドル)からLow(開始)の遷移を検出すると、開始ビット検出手順が開始されます。図で示されるように採取1は最初のLow採取を意味します。その後にクロック再生回路は有効な開始ビットが受信されるかを決めるために、標準速動作に対して採取8,9,10、倍速動作に対して採取4,5,6(図の赤数字(訳注:原文は箱枠内)で示された採取番号)を使用します。これら3回で2回以上の採取が論理Highレベルの場合(多数決)、この開始ビットは尖頭雑音として捨てられ、受信部は次のHighからLowの遷移を探し始めます。けれども有効な開始ビットが検出されると、クロック再生論理回路は同期化され、データ再生が開始されます。この同期化手順は各開始ビット毎に繰り返されます。

18.8.2. 非同期データ再生

受信部クロックが開始ビットに同期化されるとデータ再生が始められます。データ再生部は標準速動作で16段、倍速動作で8段の順列回路を使用します。図18-6.はデータ ビットとパリティ ビットの採取を示します。各採取は再生部の各段に等しい番号を与えられます。



受信したビットの論理値の決定は受信したビット中央の3採取で論理値の多数決を取ることによって行われます。この中央の3採取は図上の赤文字(訳注:原文は箱枠内)の採取番号によって強調されます。多数決の手順は次のように行われます。2または全3採取がHighレヘブルならば受信したビットは論理1が記録されます。2または全3採取がLowレヘブルならば受信したビットは論理0が記録されます。この多数決手順はRXDnピンの到着信号に対して低域通過濾波器(ローパスフィルタ)のように働きます。この再生手順はその後に完全なフレームが受信されるまで繰り返されます。これには最初の(第1)停止ビットを含みます。受信部がフレームの最初の停止ビットだけを使用することに注意してください。

図18-7.は停止ビットの採取と次フレームの最も早い開始ビット開始の可能性を示します。



フレーム内の他のビットに対して行われるのと同じ多数決が停止ビットにも行われます。停止ビットが論理0値と記録されると、フレーミング異常 (FEn)フラグが設定(1)されます。

新規フレームの開始ビットを示すHighからLowへの遷移は多数決に使用した最後のビット後に実現できます。標準速動作での最初のLowレベル採取は図18-7.のA点で有り得ます。倍速動作での最初のLowレベルはB点に遅れます。C点は完全な長さの停止ビット(の終点)を示します。この早い開始ビット検出は受信部の動作範囲に影響します。





18.8.3. 非同期での動作範囲

受信部の動作範囲は受信したビット速度と内部的に生成したボーレート間の不一致に依存します。送信部が速すぎるまたは遅すぎるビット速度でフレームを送出したり、内部的に発生した受信部のボーレートが類似した(表18-2.参照)基準周波数を持たない場合、受信部は開始ビットでフレームを同期できません。

次式は到着データ速度と内部受信部ボーレート間の比率計算に使用できます。

 $R_{\text{slow}} = \frac{(D+1)\times S}{S-1+D\times S+S_F}$ $R_{\text{fast}} = \frac{(D+2)\times S}{(D+1)\times S+S_M}$

D: データとパリティのビット数 (5~10)

S: ビットあたりの採取数(標準速=16、倍速=8)

S_F : 多数決に使用する最初の採取番号 (標準速=8、倍速=4) S_M : 多数決に使用する中心の採取番号 (標準速=9、倍速=5)

R_{slow}:は受信側ボーレートに対して許容できる最低受信ビット速度の比率です。 R_{fast}:は受信側ボーレートに対して許容できる最高受信ビット速度の比率です。

表18-2.は許容できる最大受信部ボーレート誤差一覧です。標準速動作には、より高いボーレート変動許容力があることに注目してください。

表18-2. 標準速と倍速での受信部ボーレート推奨最大許容誤差

D		標	準速動作 (U2Xn= <mark>0</mark>))	倍速動作 (U2Xn=1)					
D	R _{slow} (%)	Rfast(%)	総合許容誤差(%)	推奨許容誤差(%)	R _{slow} (%)	Rfast(%)	総合許容誤差(%)	推奨許容誤差(%)		
5	93.20	106.67	-6.80~+6.67	±3.0	94.12	105.66	-5.88~+5.66	±2.5		
6	94.12	105.79	-5.88~+5.79	± 2.5	94.92	104.92	-5.08~+4.92	±2.0		
7	94.81	105.11	-5.19~+5.11	±2.0	95.52	104.35	-4.48~+4.35	±1.5		
8	95.36	104.58	-4.54~+4.58	±2.0	96.00	103.90	-4.00~+3.90	±1.5		
9	95.81	104.14	-4.19~+4.14	±1.5	96.39	103.53	-3.61~+3.53	±1.5		
10	96.17	103.78	-3.83~+3.78	±1.5	96.70	103.23	-3.30~+3.23	±1.0		

注: Dはデータ ビット数とパリティ ビットの合計ビット数です。

(訳注)原書は表18-2.に標準速、表18-3.に倍速を記載していますが、比較が容易なように表18-2.として纏めました。


受信部ボーレートの推奨最大許容誤差は最大総合許容誤差を送信部と受信部で等分割するという仮定の元で作られました。

受信部ボーレート誤差に対して2つの起こり得る原因があります。受信部のシステム クロック(XTAL)は供給電圧範囲と温度範囲に関して常に若干の不安定性があります。システム クロックを生成するのにクリスタル発振子を使用する時は殆ど問題ありませんが、(セラミック)振動子でのシステム クロックは振動子偏差に依存して2%を越えて異なるかもしれません。2つ目の誤り原因はより制御可能です。ボーレート発振器は欲したボーレートを得るためにシステム周波数の正確な分周を常に行うことはできません。この場合、可能ならば受け入れ可能な低い誤差を与えるUBRRn値が使用できます。

18.9. ハート・ウェア流れ(フロー)制御

ハート・ウェア流れ制御はソフトウェアによって許可できます。


CTS: Clear to Send (相手側からの送信要求/許可信号入力) RTS: Request to Send (相手側への送信要求/許可信号出力)




18.9.1. 受信部流れ制御

受信の流れはRTSピンを使用するハードウェアによって制御されます。この流れ制御の狙いは内部受信FIFOが満杯の時に外部の送信部へ通知することです。従ってその送信部は文字送信を停止できます。RTS使用と関連する流れ制御はUSART制御/状態レジスタD (UCSRD)のRTS許可(RTSEN)ピットを使用することで許可されます。

図18-8.は受信例を示します。






RTSは受信FIFOが満杯の場合、最終受信停止ビットの2/3で上昇します。

確かな送信を保証するため、RTS上昇後も追加データを未だ受信でき、受信シフトレシブスタ内に格納されます。

18.9.2. 送信部流れ制御

送信の流れは外部の受信部によって制御されるCTSピンを使用するハードウェアによって制御されます。この流れ制御の狙いは(外部の)受信部がデータ満杯(CTS=1)の時に(こちらからの)送信を停止することです。CTS使用と関連する流れ制御はUSART制御/状態レジスタD(UCSRD)のCTS許可(CTSEN)ビットを使用することで許可されます。

CTSピンは各CPU書き込みと現状送信中の最終停止ビットの中央で採取されます。







18.10. 複数プロセッサ通信動作

USART制御/状態レジスタA(UCSRnA)での複数プロセッサ通信動作(MPCMn)ビットの設定(1)はUSART受信部によって受信された到着フレームの選別機能を許可します。アドレス情報を含まないフレームは無視され、受信緩衝部に格納されません。これは同一直列バス経由で通信する複数MCUのシステムで、CPUによって扱われなければならない到着フレーム数を効果的に減らします。送信部はMPCMnビット設定によって影響されませんが、複数プロセッサ通信動作を利用するシステムの一部の時は違うふうに使用されなければなりません。

受信部が5~8データ ビットを含むフレームを受信するように設定されるなら、最初の停止ビットはデータまたはアドレス情報を含むフレームかどうかを示します。受信部が9データ ビットのフレームに設定されるなら、USART制御/状態レシ、スタB(UCSRnB)の受信第9(RXB8n)ビットがアドレスとデータのフレームを識別するのに使用されます。フレーム種別(最初の停止または第9)ビットが1の時にフレームはアドレスを含みます。フレーム種別ビットが0の時にそのフレームはデータ フレームです。

複数プロセッサ通信動作は主MCUからのデータを多くの従MCUで受信することを可能にします。これはどのMCUがアトレス指定されるかを検出するため、最初にアトレスフレームを調べることによって行われます。特定の従MCUがアトレス指定されたなら、そのMCUは後続するデータフレームを通常のように受信し、一方その他の従MCUは他のアトレスフレームが受信されるまで受信したフレームを無視します。

18.10.1. 複数プロセッサ通信の使用法

主MCUとして動作するMCUは9ビット データ フレーム形式(UCSZn=7)を使用できます。UCSRnBの送信第9(TXB8n)ビットはアドレス フレーム時に設定(1)、またはデータ フレーム時に解除(0)されて送信されなければなりません。この場合、従MCUは9ビット データ フレーム形式の使用に設定されなければなりません。

複数プロセッサ通信動作でデータを交換するのに次の手順が使用されるべきです。

- ① 全ての従MCUは複数プロセッサ通信動作です(UCSRnAの複数プロセッサ通信動作(MPCMn)ビットが設定(1))。
- ② 主MCUはアドレス フレームを送り、全ての従装置がこのフレームを受信し、これを読みます。従CPUでは通常のようにUCSRnAで受信完了(RXCn)フラグが設定(1)されます。
- ③ 各従MCUはUSARTデータレシ、スタ(UDRn)を読み、選択されたかを判定します。選択された場合はUCSRnAのMPCMnビットを解除(0)し、そうでなければ(非選択の場合は)MPCMnビット設定を保ち、次のアドレス フレームを待ちます。
- ④ アト・レス指定されたMCUは新規アト・レス フレームが受信されるまで全データ フレームを受信します。MPCMnビットが未だ設定(1)されている他の従CPUはこのデータ フレームを無視します。
- ⑤ 最後のデータ フレームがアドレス指定されたMCUによって受信されると、アドレス指定されたMCUはMPCMnビットを設定(1)し、主装置からの新規アドレス フレームを待ちます。以降、手順は②からを繰り返します。

5~8ビット データ フレーム形式のどの使用も可能ですが、受信側が使用するnとn+1ビット データ フレーム形式間を切り替えなければならないため非実用的です。これは送信部と受信部が同じデータ ビット長設定を使用するため、全二重(フルデュープレックス)動作を困難にします。 5~8ビット データ フレームが使用される場合、最初の停止ビットがフレーム種別を示すのに使用されるので、送信部は2停止ビット使用(USBSn=1)に設定されなければなりません。

MPCMnビットを設定(1)または解除(0)するのに読み-修正-書き(リード モデファイ ライト)命令(SBIとCBI)を使用してはいけません。MPCMn ビットは送信完了(TXCn)フラグと同じI/O位置を共用しており、SBIまたはCBI命令を使用すると偶然に解除(0)されるかもしれません。

(訳注) ATmega8U2/16U2/32U2ではUCSRnAのI/OアドレスがSBI,CBI命令適用範囲外のため、上記記述は不適切です。 但し、命令の組み合わせによって同様処理を行う場合に対して、上記注意の本意は適切(有効)です。

18.11. USART用レジスタ

18.11.1. USARTデータレジスタ (USART I/O Data Register) UDR1

ヒット 7	б	5	4	3	2	1	0	
(\$CE) R/T	XB7 R/TXB6	R/TXB5	R/TXB4	R/TXB3	R/TXB2	R/TXB1	R/TXB0	UDR1
Read/Write R/	W R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値 (0	0	0	0	0	0	0	

同じI/Oアドレスを共用するUSART受信データ緩衝レジスタとUSART送信データ緩衝レジスタはUSARTデータレジスタまたはUDRnとして引用しました。送信データ緩衝レジスタ(TXB)はUDRnレジスタ位置に書かれるデータの転送先です。UDRnレジスタ位置読み込みは受信データ緩衝レジスタ(RXB)の内容を返します。

5~7ビット データでの上位未使用ビットは送信部によって無視され、受信部によって0に設定されます。

送信緩衝部はUCSRnAで送信データレジスタ空き(UDREn)フラケが設定(1)される時にだけ書けます。UDREnフラケが設定(1)されない時にUDRnへ書かれたデータはUSART送信部によって無視されます。送信部が許可されて送信緩衝部にデータが書かれると、送信部は送信シフトレジスタが空きの時にそのデータを送信シフトレジスタへ設定(移動)します。その後にデータはTXDnt°ンで直列送信されます。

受信緩衝部は2段のFIFOから成ります。このFIFOは受信緩衝部がアクセスされる毎にその状態を切り替えます。この受信緩衝部の動きのため、この位置に読み-修正-書き(リート・モテ・ファイライト)命令(SBIとCBI)を使用できません。ビット検査(SBICとSBIS)命令もFIFOの状態を換えるので、これらの命令を使用する時は注意してください。(訳注:適用範囲外命令のため、この注意は不適切です。)

18.11.2. USART制御/状態レジスタA (USART Control and Status Register A) UCSR1A

ヒ゛ット	7	6	5	4	3	2	1	0	
(\$C8)	RXCn	TXCn	UDREn	FEn	DORn	UPEn	U2Xn	MPCMn	UCSR1A
Read/Write	R	R/W	R	R	R	R	R/W	R/W	
初期値	0	0	1	0	0	0	0	0	

■ ビット7 - RXCn: USART受信完了フラグ(USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除 (0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグはOになります。RXCnフラグは受信完了割り込みを発生するのに使用できます(USART制御/状態レジスタB(UCSRnB)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

■ ビット6 - TXCn : USART送信完了フラグ (USART Transmit Complete)

このフラグは送信シフトレジスタ内の完全なフレームがシフト出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます(UCSRnBの送信完了割り込み許可(TXCIEn)ビットをご覧ください)。

■ ビット5 - UDREn : USART送信デ-タ レジスタ空きフラグ (USART Data Register Empty)

UDREnフラグは送信緩衝部(UDRn)が新規データを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、従って書かれる準備ができています。UDREnフラグは送信緩衝部空き割り込みを発生できます(UCSRnBの送信データレジスタ空き割り込み許可(UDRIEn)ビットをご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

■ ビット4 - FEn: フレーミング異常フラグ(Framing Error)

受信緩衝部の次データが受信した時にフレーミング異常(換言すると、受信緩衝部で次データの最初の(第1)停止ビットがLow)だった場合、このビットが設定(1)されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。受信したデータの停止ビットがHighの時にFEnフラグは0です。UCSRnAに書くとき、常にこのビットを0に設定してください。

■ ビット3 - DORn : データ オーバーラン発生フラグ (Data OverRun)

このビットはオーバーラン状態が検出されると設定(1)されます。受信緩衝部(2フレーム分)が一杯で、新規フレームが受信シフト レジスタ内で待機中に新規開始ビットが検出されるとデータ オーバーランが起こります。UCSRnAに書くとき、常にこのビットを0に設定してください。

■ ビット2 - UPEn : パリティ誤りフラグ (USART Parity Error)

受信緩衝部の次データが受信した時にパリティ異常があり、その時点でパリティ検査が許可されていれば(UPMn1=1)、このビットが設定(1)されます。このフラグは受信緩衝部(UDRn)が読まれるまで有効です。UCSRnAに書くとき、常にこのビットを0に設定してください。

■ ビット1 - U2Xn: 倍速許可 (Double the USART Transmission Speed)

このビットは非同期動作でだけ有効です。同期動作を使用するとき、このビットに0を書いてください。

このビットに1を書くことはボーレート分周器の分周値を16から8に減らして事実上、非同期通信の転送速度を倍にします。

■ ビット0 - MPCMn:複数プロセッサ通信動作 (Multi-Processor Communication Mode)

このビットは複数プロセッサ通信動作を許可します。MPCMnビットが1を書かれると、USART受信部によって受信したアドレス情報を含まない全到着フレームは無視されます。送信部はMPCMn設定に影響されません。より多くの詳細情報については106頁の「複数プロセッサ通信動作」をご覧ください。





18.11.3. USART制御/状態レジスタB (USART Control and Status Register B) UCSR1B

ピット	7	6	5	4	3	2	1	0	_
(\$C9)	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	UCSZn2	RXB8n	TXB8n	UCSR1B
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - RXCIEn: 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完了割り込みはRXCIEnビットが1を書かれ、ステータス レジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定(1)される場合にだけ生成されます。

■ ビット6 - TXCIEn: 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグでの割り込みを許可します。USART送信完了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合にだけ生成されます。

■ ビット5 - UDRIEn: 送信データ レジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信データ レジスタ空き(UDREn)フラグでの割り込みを許可します。 USART送信データ レジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREnフ ラグが設定(1)される場合にだけ生成されます。

■ ビット4 - RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄し、フレーミング異常(FEn)、オーバーラン(DORn)、パリティ誤り(UPEn)のフラグを無効にします。

■ ビット3 - TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みはUSART送信(部)を許可します。送信部は許可されるとTXDnピンの標準ポート動作を無効にします。送信の禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(換言すると、送信シフト レジスタと送信緩衝レジスタが送信されるべき データを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnポート(の標準1/0機能)を無効にしません。

■ ビット2 - UCSZn2: データ ビット長選択2 (Character Size)

USART制御/状態レジスタC(UCSRnC)のUCSZn1,0ビットと組み合わせたUCSZn2ビットは送受信部で使用するフレームのデータ ビット数(Cha racter size)を設定します。

■ ビット1 - RXB8n: 受信データ ビット8 (Receive Data Bit 8)

RXB8nは9ビット データでの直列フレーム操作時に受信したフレームの第9データ ビット(ビット8)です。UDRnから下位ビットを読む前に読んでください。

■ ビット0 - TXB8n: 送信データ ビット8 (Transmit Data Bit 8)

TXB8nは9ビット データでの直列フレーム操作時に送信されるべきデータの第9データ ビット(ビット8)です。UDRnへ下位ビットを書く前に書いてください。

18.11.4. USART制御/状態レジスタC (USART Control and Status Register C) UCSR1C

ピット	7	6	5	4	3	2	1	0	
(\$CA)	UMSELn1	UMSELn0	UPMn1	UPMn0	USBSn	UCSZn1	UCSZn0	UCPOLn	UCSR1C
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	1	1	0	

■ ビット7,6 - UMSELn1,0: USART動作選択 (USART Mode Select)

このビットは表18-4.で示されるようにUSART動作種別を選びます。

表18-4. USART動作選択							
UMSELn1	UMSELn0	動作種別					
0	0	非同期動作					
U	1	同期動作					
1	0	(予約)					
1	1	主装置SPI (MSPIM) (<mark>注</mark>)					
ナ、ナ壮果CDI科 // ACDIA / B. // かっつく 入れ 記ま にっして							

注: 主装置SPI動作(MSPIM)操作の完全な記述について は113頁の「USARTのSPI動作」をご覧ください。

■ ビット5,4 - UPMn1,0: パリティ選択 (Parity Mode)

これらのビットはパリティの発生と検査の許可と種別を設定します。許可した場合、送信部は各フレーム内での送信したデータ ビットのパリティを自動的に生成して送出します。受信部は到着データからパリティ値を生成し、UPMn0設定と比較します。不一致が検出されると、USART制御/状態レジスタA(UCSRnA)でパリティ誤り(UPEn)フラグが設定(1)されます。

	表18-5. /	゚リティ選択	
	UPMn1	UPMn0	パリティ動作
I	0	0	禁止
I	0	1	(予約)
I	1	0	偶数パリティ許可
	1	1	奇数パリティ許可

■ ビット3 - USBSn: 停止ビット選択 (Stop Bit Select)

このビットは送信部によって挿入される停止ビット数を選びます。受信部はこの設定を無視します(訳補:常に第1停止ビットだけが有効)。

表18-6. 停止ビット選	
USBSn	停止ビット数
0	1ピット
1	2t*y}

■ ビット2,1 - UCSZn1,0: データ ビット長選択 (Character Size)

USART制御/状態レジブスタB(UCSRnB)のUCSZn2ビットと組み合わせたUCSZn1,0ビットは送受信部で使用するフレームのデータ ビット数(Char acter size)を設定します。

表18-7. データ ビット	長選択							
UCSZn2,1,0	0 0 0	0 0 1	0 1 0	0 1 1	100	101	1 1 0	111
データビット数	5ビット	6Ľ'yŀ	7Ľ'yト	8Ľ'yŀ	(予約)	(予約)	(予約)	9Ľ'ット

■ ビット0 - UCPOLn: クロック極性選択 (Clock Polarity)

このビットは同期動作に対してだけ使用されます。 非同期動作が使用されるとき、このビットに0を書いてください。UCPOLnビットは同期クロック(XCKn)、データ出力変更、データ入力採取間の関係を設定します。

表18-8. XC	Kクロック極性選択	
UCPOLn	送信データ変更(TXDnピン出力)	受信データ採取(RXDnピン入力)
0	XCKnの上昇端	XCKnの下降端
1	XCKnの下降端	XCKnの上昇端

18.11.5. USART制御/状態レジスタD (USART Control and Status Register D) UCSR1D

ピット	7	6	5	4	3	2	1	0	
(\$CB)	_	-	-	-	-	-	CTSENn	RTSENn	UCSR1D
Read/Write	R	R	R	R	R	R	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット1 - CTSENn: CTS許可 (USART CTS Enable)

送信流れ(フロー)制御(CTS)を許可するにはファームウェアによってこのビットを1に設定してください。送信はCTS=0の場合に許されます。 送信流れ(フロー)制御(CTS)を禁止するにはファームウェアによってこのビットを0に設定してください。送信は常に許されます。

■ ビット0 - RTSENn: RTS許可 (USART RTS Enable)

受信流れ(フロー)制御(RTS)を許可するにはファームウェアによってこのビットを1に設定してください。 受信流れ(フロー)制御(RTS)を禁止するにはファームウェアによってこのビットを0に設定してください。





18.11.6. USARTホーレート レジスタ (USART Baud Rate Register) UBRR1H, UBRR1L (UBRR1)

ピット	15	14	13	12	11	10	9	8	
(\$CD)	-	-	-	-	UBRR11	UBRR10	UBRR9	UBRR8	UBRR1H
Read/Write	R	R	R	R	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	
ピット	7	6	5	4	3	2	1	0	_
(\$CC)	UBRR7	UBRR6	UBRR5	UBRR4	UBRR3	UBRR2	UBRR1	UBRR0	UBRR1L
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット15~12 - Res: 予約 (Reserved Bits)

これらのビットは将来使用するために予約されています。将来のデバイスとの共通性のため、UBRRnHが書かれるとき、これらのビットは<mark>0</mark>が書かれなければなりません。

■ ビット11~0 - UBRR11~0: ボ-レート分周値 (USART Baud Rate Register)

USARTのボーレートを含む12ビット レジスタです。UBRRnHがUSARTボーレートの上位4ビットを含み、UBRRnLが下位8ビットを含みます。ボーレートが変更されると、送受信部で進行中の転送は不正にされます。UBRRnL書き込みはボーレート前置分周器の更新を直ちに始めます。

18.12. ボーレート設定例

標準的なクリスタル発振子やセラミック振動子の周波数に対して最も共通して使用される非同期動作のボーレートは**表18-9**.のUBRRn設定を使用することによって生成できます。目的のボーレートに対して設定誤差1.5%(標準速:U2X=0)、1.0%(倍速:U2X=1)以上を赤字で示します(<mark>訳注</mark>:原書の本文は0.5%未満を太字)。より高い誤差率でも受け入れ可能ですが、特に長い直列フレーム(104頁の「非同期での動作範囲」参照)で誤差率が高いと、受信部は雑音耐性が低下します。誤差率は次式を使用して計算されます。

誤差率(%) = (UBRRn設定ボーレート(最近似値) - 1) ×100(%)

表18-9. Xtal、ホーレート対UBRRnH,UBRRnL設定 (UBRR=UBRRnH:UBRRnL)

ホーレート		1M	Hz			1.843	2MHz			2M	lHz			2.457	6MHz	
(bps)	U2	X= <mark>0</mark>	U2	!X=1	U2	!X= <mark>0</mark>	U2	!X=1	U2	2X= <mark>0</mark>	U2	2X=1	U2	:X= <mark>0</mark>	U2	!X=1
(phs)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	51	0.2	103	0.2	95	0.0	191	0.0	103	0.2	207	0.2	127	0.0	255	0.0
2400	25	0.2	51	0.2	47	0.0	95	0.0	51	0.2	103	0.2	63	0.0	127	0.0
4800	12	0.2	25	0.2	23	0.0	47	0.0	25	0.2	51	0.2	31	0.0	63	0.0
9600	6	-7.0	12	0.2	11	0.0	23	0.0	12	0.2	25	0.2	15	0.0	31	0.0
14400	3	8.5	8	-3.5	7	0.0	15	0.0	8	-3.5	16	2.1	10	-3.0	20	1.6
19200	2	8.5	6	-7.0	5	0.0	11	0.0	6	-7.0	12	0.2	7	0.0	15	0.0
28800	1	8.5	3	8.5	3	0.0	7	0.0	3	8.5	8	-3.5	4	6.7	10	-3.0
38400	1	-18.6	2	8.5	2	0.0	5	0.0	2	8.5	6	-7.0	3	0.0	7	0.0
57600	0	8.5	1	8.5	1	0.0	3	0.0	1	8.5	3	8.5	2	-11.1	4	6.7
76800	0	-18.6	1	-18.6	1	-25.0	2	0.0	1	-18.6	2	8.5	1	0.0	3	0.0
115.2k	_	_	0	8.5	0	0.0	1	0.0	0	8.5	1	8.5	0	33.3	2	-11.1
230.4k	-	_	0	-45.7	0	-50.0	0	0.0	0	-45.7	0	8.5	0	-33.3	0	33.3
250k	-	-	-	-	_	-	0	-7.8	-	-	0	0.0	-	-	0	22.9
最高速	62	500	1:	25k	11	5.2k	23	0.4k	12	25k	2	50k	15	3.6k	30	7.2k

ホ゛ーレート		3.276	8MHz			3.686	4MHz			4M	lHz			4.608	3MHz	
/ \	U2	2X= <mark>0</mark>	U2	2X=1	U2	:X= <mark>0</mark>	U2	!X=1	U2	!X= <mark>0</mark>	U2	!X=1	U2	2X= <mark>0</mark>	U2	2X=1
(bps)	UBRR	誤差(%)	UBRR	誤差(%)												
1200	170	-0.2	340	0.1	191	0.0	384	0.0	207	0.2	416	-0.1	239	0.0	479	0.0
2400	84	0.4	170	-0.2	95	0.0	191	0.0	103	0.2	207	0.2	119	0.0	239	0.0
4800	42	-0.8	84	0.4	47	0.0	95	0.0	51	0.2	103	0.2	59	0.0	119	0.0
9600	20	1.6	42	-0.8	23	0.0	47	0.0	25	0.2	51	0.2	29	0.0	59	0.0
14400	13	1.6	27	1.6	15	0.0	31	0.0	16	2.1	34	-0.8	19	0.0	39	0.0
19200	10	-3.0	20	1.6	11	0.0	23	0.0	12	0.2	25	0.2	14	0.0	29	0.0
28800	6	1.6	13	1.6	7	0.0	15	0.0	8	-3.5	16	2.1	9	0.0	19	0.0
38400	4	6.7	10	-3.0	5	0.0	11	0.0	6	-7.0	12	0.2	7	-6.3	14	0.0
57600	3	-11.1	6	1.6	3	0.0	7	0.0	3	8.5	8	-3.5	4	0.0	9	0.0
76800	2	-11.1	4	6.7	2	0.0	5	0.0	2	8.5	6	-7.0	3	-6.3	7	-6.3
115.2k	1	-11.1	3	-11.1	1	0.0	3	0.0	1	8.5	3	8.5	2	-16.7	4	0.0
230.4k	0	-11.1	1	-11.1	0	0.0	1	0.0	0	8.5	1	8.5	0	25.0	2	-16.7
250k	_	_	1	-18.1	0	-7.8	1	-7.8	0	0.0	1	0.0	0	15.2	1	15.2
500k	_	_	0	-18.1	_	_	0	-7.8	_	_	0	0.0	0	-42.4	0	15.2
1M	_	_	_	-	_	_	_	_	-	_	_	_	-	_	0	-42.4
最高速	20	4.8k	40	9.6k	23	0.4k	46	0.8k	2	50k	5	00k	28	88k	5	76k

注: 最高速はUBRR=0、誤差=0.0%です。 以降の周波数は次頁へ続く。

(<mark>訳注</mark>) 原書では頁割された表毎に表番号9.~12.となっていますが、共通性から纏めて表18-9.としました。 原書に対して数種の発振周波数を追加しました。





表18-9 (続き). Xtal、ボーレート対UBRRnH,UBRRnL設定 (UBRR=UBRRnH:UBRRnL)

ホーレート	U2X=0 $U2X=1$				6.144	IMHz				8MHz			8M	Hz		
	U2	X= <mark>0</mark>	U2	2X=1	U2	!X= <mark>0</mark>	U2	2X=1	U2	!X= <mark>0</mark>	U2	2X=1	U2	X= <mark>0</mark>	U2	2X=1
(bps)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	255	0.0	511	0.0	319	0.0	639	0.0	383	0.0	767	0.0	416	-0.1	832	0.0
2400	127	0.0	255	0.0	159	0.0	319	0.0	191	0.0	383	0.0	207	0.2	416	-0.1
4800	63	0.0	127	0.0	79	0.0	159	0.0	95	0.0	191	0.0	103	0.2	207	0.2
9600	31	0.0	63	0.0	39	0.0	79	0.0	47	0.0	95	0.0	51	0.2	103	0.2
14400	20	1.6	42	-0.8	26	-1.2	52	0.6	31	0.0	63	0.0	34	-0.8	68	0.6
19200	15	0.0	31	0.0	19	0.0	39	0.0	23	0.0	47	0.0	25	0.2	51	0.2
28800	10	-3.0	20	1.6	12	2.6	26	-1.2	15	0.0	31	0.0	16	2.1	34	-0.8
38400	7	0.0	15	0.0	9	0.0	19	0.0	11	0.0	23	0.0	12	0.2	25	0.2
57600	4	6.7	10	-3.0	6	-4.8	12	2.6	7	0.0	15	0.0	8	-3.5	16	2.1
76800	3	0.0	7	0.0	4	0.0	9	0.0	5	0.0	11	0.0	6	-7.0	12	0.2
115.2k	2	-11.1	4	6.7	2	11.1	6	-4.8	3	0.0	7	0.0	3	8.5	8	-3.5
230.4k	1	33.3	2	-11.1	1	-16.7	2	11.1	1	0.0	3	0.0	1	8.5	3	8.5
250k	1	22.9	2	-18.1	1	-23.2	2	2.4	1	-7.8	3	0.0	1	0.0	3	0.0
500k	0	-38.6	0	22.9	0	-23.2	1	-23.2	0	-7.8	1	-7.8	0	0.0	1	0.0
1M	_	_	0	-38.6	_	_	0	-23.2	_	_	0	-7.8	-	-	0	0.0
最高速	30'	7.2k	61	4.4k	38	84k	70	68k	46	0.8k	92	1.6k	50	00k	1	M

+* 1. 1		9.216	MHz			9.830	4MHz			101	ИHz			11.059	2MHz	
ホーレート (bps)	U2	!X= <mark>0</mark>	U2	!X=1	U2	:X= <mark>0</mark>	U2	!X=1	U2	!X= <mark>0</mark>	U2	!X=1	U2	X= <mark>0</mark>	U2	X=1
(bps)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	479	0.0	959	0.0	511	0.0	1023	0.0	520	-0.0	1041	-0.0	575	0.0	1151	0.0
2400	239	0.0	479	0.0	255	0.0	511	0.0	259	0.2	520	-0.0	287	0.0	575	0.0
4800	119	0.0	239	0.0	127	0.0	255	0.0	129	0.2	259	0.2	143	0.0	287	0.0
9600	59	0.0	119	0.0	63	0.0	127	0.0	64	0.2	129	0.2	71	0.0	143	0.0
14400	39	0.0	79	0.0	42	-0.8	84	0.4	42	0.9	86	-0.2	47	0.0	95	0.0
19200	29	0.0	59	0.0	31	0.0	63	0.0	32	-1.4	64	0.2	35	0.0	71	0.0
28800	19	0.0	39	0.0	20	1.6	42	-0.8	21	-1.4	42	0.9	23	0.0	47	0.0
38400	14	0.0	29	0.0	15	0.0	31	0.0	15	1.8	32	-1.4	17	0.0	35	0.0
57600	9	0.0	19	0.0	10	-3.0	20	1.6	10	-1.4	21	-1.4	11	0.0	23	0.0
76800	7	6.7	14	0.0	7	0.0	15	0.0	7	1.8	15	1.8	8	0.0	17	0.0
115.2k	4	0.0	9	0.0	4	6.7	10	-3.0	4	8.5	10	-1.4	5	0.0	11	0.0
230.4k	2	-16.7	4	0.0	2	-11.1	4	6.7	2	-9.6	4	8.5	2	0.0	5	0.0
250k	1	15.2	4	-7.8	1	-23.2	4	-1.7	2	-16.7	4	0.0	2	-7.8	5	-7.8
500k	0	15.2	1	15.2	0	22.9	1	22.9	0	25.0	2	-16.7	0	38.2	2	-7.8
1M	0	-42.4	0	15.2	0	-38.6	0	22.9	0	-37.5	0	25.0	0	-30.9	0	38.2
最高速	5	76k	1.1	52M	61	4.4k	1.22	288M	6:	25k	1.3	25M	69	1.2k	1.38	324M

ボーレート		14.745	66MHz			161	ЛHz			18.432	20MHz			201	ИHz	
· /- \	U2	!X= <mark>0</mark>	U2	!X=1	U2	!X= <mark>0</mark>	U2	X=1	U2	2X= <mark>0</mark>	U2	!X=1	U2	2X= <mark>0</mark>	U2	!X=1
(bps)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)	UBRR	誤差(%)
1200	767	0.0	1533	0.0	832	0.0	1666	0.0	959	0.0	1919	0.0	1041	0.0	2082	0.0
2400	383	0.0	767	0.0	416	-0.1	832	0.0	479	0.0	959	0.0	520	0.0	1041	0.0
4800	191	0.0	383	0.0	207	0.2	416	-0.1	239	0.0	479	0.0	259	0.2	520	0.0
9600	95	0.0	191	0.0	103	0.2	207	0.2	119	0.0	239	0.0	129	0.2	259	0.2
14400	63	0.0	127	0.0	68	0.6	138	-0.1	79	0.0	159	0.0	86	-0.2	173	-0.2
19200	47	0.0	95	0.0	51	0.2	103	0.2	59	0.0	119	0.0	64	0.2	129	0.2
28800	31	0.0	63	0.0	34	-0.8	68	0.6	39	0.0	79	0.0	42	0.9	86	-0.2
38400	23	0.0	47	0.0	25	0.2	51	0.2	29	0.0	59	0.0	32	-1.4	64	0.2
57600	15	0.0	31	0.0	16	2.1	34	-0.8	19	0.0	39	0.0	21	-1.4	42	0.9
76800	11	0.0	23	0.0	12	0.2	25	0.2	14	0.0	29	0.0	15	1.7	32	-1.4
115.2k	7	0.0	15	0.0	8	-3.5	16	2.1	9	0.0	19	0.0	10	-1.4	21	-1.4
230.4k	3	0.0	7	0.0	3	8.5	8	-3.5	4	0.0	9	0.0	4	8.5	10	-1.4
250k	3	-7.8	6	5.3	3	0.0	7	0.0	4	-7.8	8	2.4	4	0.0	9	0.0
500k	1	-7.8	3	-7.8	1	0.0	3	0.0	1	15.2	4	-7.8	1	25.0	4	0.0
1M	0	-7.8	1	-7.8	0	0.0	1	0.0	0	15.2	1	15.2	0	25.0	1	25.0
最高速	92	1.6k	1.84	432M	1	M	2	2M	1.1	.52M	2.3	04M	1.	25M	2.	5M

注: 最高速はUBRR=0、誤差=0.0%です。

19. USARTでのSPI動作

19.1. 特徴

- 全二重動作、3線同期データ転送
- 主装置動作
- 4つ全てのSPI転送形式(動作種別0.1,2,3)支援
- LSBまたはMSB先行データ転送(データ順設定)
- 順列動作(2重緩衝)
- 高分解能ボーレート発振器
- 高速動作($f_{XCKmax}=f_{CK}/2$)
- 柔軟な割り込み生成

19.2. 概要

USART(Universal Synchronous and Asynchronous Receiver and Transmitter)は主装置SPI互換動作に設定できます。USART動作選択(UMSELn1,0)ビットの11設定は主装置SPI(MSPIM)論理回路でのUSARTを許可します。この動作種別でのSPI主装置制御論理回路はUSART資源を直接制御します。これらの資源には送受信のシフトレジブスタと緩衝部、ホーレート発生器を含みます。パリティ発生/検査論理回路、データ/クロック再生論理回路、送受信制御論理回路は禁止されます。USART送受信論理回路は普通のSPI転送制御論理回路に置き換えられます。けれどもピン制御論理回路と割り込み生成論理回路は両動作種別で全く同じです。

I/Oレシ、スタ位置は両動作種別で同じです。けれどもMSPIM使用時、制御レシ、スタの一部の機能が変わります。

19.3. クロック生成

クロック生成論理回路は送受信部に対する基準クロックを生成します。USARTのMSPIM動作種別については内部クロック生成(換言すると主装置動作)だけが支援されます。従って、USARTでMSPIMを正しく動作するにはXCKnt°ンに対するデータ方向レシブスク(DDR_XCKn)が1(換言すると出力)に設定されなければなりません。なるべくならDDR_XCKnはUSARTでのMSPIMが許可(換言するとTXENnとRXENnが1に設定)される前に設定されるべきです。

MSPIM動作で使用される内部クロック生成はUSART同期主装置動作と同一です。従ってボーレートやUBRRn設定は同じ式を使用して計算できます。表19-1.をご覧ください。

表19-1. ボーレート レシ スタ(UBRRn)値計算式 動作種別 ボーレート計算式 UBRRn値計算式 同期主装置動作 $BAUD = \frac{fOSC}{2 \times (UBRRn+1)}$ $UBRRn = \frac{fOSC}{2 \times BAUD} - 1$

注: ボーレートは転送速度(ビット/1秒)で定義されます。

BAUD :ボーレート (bps)


UBRRn: UBRRnHとUBRRnLレジスタ値(0~4095)

 f_{OSC} : システム発振器クロック周波数

19.4. データ転送形式

直列データに関してはクロック位相(UCPHAn)とクロック極性(UCPOLn)制御ビットによって決定されるXCKn(SCK)位相と極性で4つの組み合わせがあります。このデータ転送タイミング図は図19-1.で示されます。データ ビットは安定のためにデータ信号に対して充分な時間を保証するXCKn信号の反対端でシフト出力と(入力)ラッチが行われます。UCPOLnとUCPHAnの機能は表19-2.で要約されます。これらビットのどの変更も送受信両方に対して実行中の通信を不正とすることに注意してください。

表19-2. UCPOLn,UCPHAn機能動作 SPI動作種別番号 UCPOLn UCPHAn XCKn(SCK)先行端 XCKn(SCK)後行端 入力採取/上昇端 出力設定/下降端 0 0 0 出力設定/上昇端 入力採取/下降端 1 0 1 0 入力採取/下降端 出力設定/上昇端 2 出力設定/下降端 入力採取/上昇端 3







19.5. フレーム形式

MSPIMの直列フレームは8データ ビット/1フレームに固定されます。USARTでのMSPIM動作は2つの有効なフレーム形式を持ちます。

- MSB先行 8ビット データ
- LSB先行 8ビット データ

フレームは最下位(LSB)または最上位(MSB)のデータ ビットで始まります。その後次のデータ ビットが最後の最上位(MSB)または最下位 (LSB)データ ビットまで合計8ビット続きます。完全なフレームが送信されると、新規フレームが直ちに後続するか、または通信線がアイドル状態 (high)に設定されるでしょう。

USART制御/状態レジスタC(UCSRnC)のデータ順選択(UDORDn)ビットはUSARTでのMSPIMによって使用されるフレーム形式を設定します。送受信部は同じ設定を使用します。これらビットのどれかの設定変更が送受信部両方に対して実行中の通信を不正にすることに注意してください。

16ビット データ通信はUDRnに2バイト データを書くことによって達せられます。その後のUSART送信完了割り込み(TXCn)はこの16ビット値がシフト出力されてしまったことを示します。

19.5.1. USART MSPIM初期化

USARTでのMSPIM動作はどれかの通信が行われ得るのに先立って初期化されなければなりません。標準的な初期化手順は使用方法に依存するボーレート設定、主装置動作操作(DDR_XCKnの1)設定、フレーム形式設定、送受信部許可から成ります。送信部だけが独立して操作できます。割り込み駆動USART操作に関して初期化を行う時にステータス レジ・スタの全割り込み許可(I)ビットが解除(0)される(そして全割り込みが禁止される)べきです。

注: XCKn出力の初期化を直ちに保証するため、ホーレートレジスタ(UBRRn)は送信部が許可される時に0でなければなりません。標準動作のUSART操作と逆に、UBRRnは送信部が許可されて最初の送信が開始される前に、希望する値を書かれなければなりません。この初期化がリセット後直ちに行なわれるなら、UBRRnが0にリセットされているので、送信部許可前にUBRRnを0に設定することは必要ありません。

ボーレート、データ転送形式またはフレーム形式の変更を伴う再初期化を行う前に、レジスタが変更される期間中に進行中の送信がないことを確実にしてください。USART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグは送信部の全転送完了検査に使用でき、受信完了(RXCn)フラグは受信緩衝部内の未読データ有無検査に使用できます。この目的(次送信タイミング)にTXCnフラグが使用される場合、各々の送信(USARTデータ レジスタ(UDRn)が書かれる)前にTXCnフラグが解除(0)されなければならないことに注意してください。

次の簡単なUSART初期化コートがのが示すアセンブリ言語とC言語の関数は機能的に同じです。この例はポーリングを使用する(割り込み不許可)と仮定します。ホーレート(UBRRn)値は関数の引数として与えられます。アセンブリ言語でのボーレート引数はR17:R16レジスタに格納されると仮定されます。

```
アセンブリ言語プログラム例
USART_Init: CLR
                     R18
                                                              ;0値取得
                                                              ;ボーレート設定(上位バイト)=0
             OUT
                     UBRRnH, R18
             OUT
                     UBRRnL, R18
                                                              ;ボーレート設定(下位ハイト)=0 (クロック停止)
             SBI
                     XCKn_DDR, XCKn
                                                             ;XCKnボート ピン出力設定
                     R18, (1 \le UMSEL_n 1) \mid (1 \le UMSEL_n 0) \mid (0 \le UCPHA_n) \mid (0 \le UCPOL_n)
             LDI
                                                              ;動作種別値を取得
             OUT
                     UCSRnC, R18
                                                              ;MSPI,データ種別0設定
                     R18, (1 << RXEN_n) \mid (1 << TXEN_n)
             LDT
                                                              ;送受信許可値を取得
             OUT
                     UCSRnB, R18
                                                              ;送受信許可
             OUT
                     UBRRnH, R17
                                                              ;ボーレート設定(上位バイト)
                                                              ;ボーレート設定(下位バイト)
             OUT
                     UBRRnL, R16
                                                              ;呼び出し元へ復帰
             RET
C言語プログラム例
void USART_Init(unsigned int baud)
    UBRR_n = 0;
                                                             /* ボーレート設定(クロック停止) */
                                                             /* XCKnボート ピン出力設定 */
    XCK_{n}DDR = (1 << XCK_{n};
    UCSR_{n}C = (1 << UMSEL_{n}1) | (1 << UMSEL_{n}0) | (0 << UCPHA_{n}) | (0 << UCPOL_{n}) :
                                                             /* MSPI,データ種別0設定 */
    UCSR_{n}B = (1 << RXEN_{n}) \mid (1 << TXEN_{n});
                                                             /* 送受信許可 */
                                                             /*ボーレート設定 */
    UBRR_n = baud;
注: 5頁の「コート・例」をご覧ください。
```

19.6. データ転送

USARTでのMSPI動作の使用は送信部が許可されること、換言するとUSART制御/状態レシ、スタB(UCSRnB)で送信許可(TXENn)ビットが1に設定される必要があります。送信部が許可されると、TXDnピンの標準ピン動作は無視され、送信部の直列出力としての機能を与えられます。受信部の許可は任意選択で、UCSRnBの受信許可(RXENn)ビットの設定(=1)によって行なわれます。受信部が許可されると、RXDnピンの標準ピン動作は無視され、受信部の直列入力としての機能を与えられます。XCKnは両方の場合で転送クロックとして使用されます。

初期化後、USARTはデータ転送を行なう準備が整います。データ転送はUSARTデータ レジスタ(UDRn)I/O位置に書くことによって開始されます。送信部が転送クロックを制御するため、これは送受信データ両方の状態についてです。UDRnに書かれたデータはシフト レジスタが新規フレームを送る準備が整った時に送信緩衝部からシフト レジスタへ移されます。

注: 入力緩衝部に於いて送信されたデータ バイト数との同期を保つために、送信された各バイトに対して一度、UDRnが読まれなければなりません。入力緩衝操作は通常のUSART動作と同じで、換言すると、オーハーランが起きると、緩衝部内の先頭ではなく最後に受信したデータが失われます。これは第1バイト、第2、第3、第4バイトの順で4バイトのデータが送信され、全ての転送が完了される前にDDRnが読まれない場合、第1バイトではなく、受信されるべき第3バイトが失われます。

次のコート・例はUSART制御/状態レシ、スタA(UCSRnA)の送信データレシ、スタ空き(UDREn)フラク・のポーリンク・に基いた、簡単なUSARTでのMSPIM転送関数を示します。この関数が使用され得る前にUSARTが初期化されなければなりません。アセンブリ言語での送るべきデータはR16レシ、スタに格納されると仮定され、受信したデータは関数復帰後、同じR16レシ、スタで利用できます。

この関数は送信されるべき新規データを設定する前に、UDREnの検査によって送信緩衝部が空になるのを単純に待ちます。その後、 緩衝部を読んで値を戻す前に、RXCnフラグの検査によって受信緩衝部にデータが存在するのを待ちます。

```
アセンブリ言語プログラム例
USART_MSPI: SBIS
                 UCSRnA, UDREn
                                                    ;送信緩衝部空きでスキップ。
           RJMP
                 USART_MSPI
                                                    ;送信緩衝部空き待機
                                                    ;データ送信(送信開始)
           OUT
                 UDRn, R16
                 UCSRnA, RXCn
                                                    ;受信完了でスキップ
USART_SPIR: SBIS
           RJMP
                 USART SPIR
                                                    ;受信完了待機
                                                    ;受信データ取得
           ΙN
                 R16, UDRn
                                                    ;呼び出し元へ復帰
           RET
C言語プログラム例
void USART MSPIM Transfer (unsigned int data)
           while (!(UCSRnA & (1<<UDREn)));
                                                   /* 送信緩衝部空き待機 */
           UDRn = data;
                                                   /* データ送信(送信開始) */
           while (!(UCSRnA & (1<<RXCn)));
                                                   /* 受信完了待機 */
                                                   /* 受信データ取得 */
           return UDRn;
```

注: 5頁の「コート・例」をご覧ください。

19.6.1. 送受信フラグと割り込み

USARTのMSPI動作での受信完了(RXCn)、送信完了(TXCn)、送信データレジスタ空き(UDREn)フラケと対応する割り込みは通常のUSART操作と機能的に同一です。けれども受信異常状態フラケ(FEn,DORn,UPEn)は使用できず、常に0として読まれます。

19.6.2. 送受信の禁止

USARTのMSPI動作での送受信部の禁止は通常のUSART操作と機能的に同一です。





19.7. MSPIMでのUSART用レジスタ

以下の節はUSARTを使用するSPI操作で使用されるレジスタを記述します。

19.7.1. USART MSPIMデータレジスタ (USART I/O Data Register) UDR1

MSPIMでのUSARTデータレシ、スタ(UDRn)の機能と説明は通常のUSART操作と同一です。107頁の「USARTデータレシ、スタ(UDR1)」をご覧ください。

19.7.2. USART MSPIM制御/状態レジスタA (USART Control and Status Register A) UCSR1A

ピット	7	6	5	4	3	2	1	0	_
(\$C8)	RXCn	TXCn	UDREn	-	-	-	-	-	UCSR1A
Read/Write	R	R/W	R	R	R	R	R	R	
初期値	0	0	1	0	0	0	1	0	

■ ビット7 - RXCn: USART受信完了フラグ(USART Receive Complete)

このフラグは受信緩衝部に未読データがある時に設定(1)され、受信緩衝部が空の(換言すると、どんな未読データも含まない)時に解除 (0)されます。受信部が禁止されると、受信緩衝部が破棄され、その結果RXCnフラグはOになります。RXCnフラグは受信完了割り込みを発生するのに使用できます(USART制御/状態レジスタB(UCSRnB)の受信完了割り込み許可(RXCIEn)ビットをご覧ください)。

■ ビット6 - TXCn: USART送信完了フラグ (USART Transmit Complete)

このフラグは送信シフトレジスタ内の完全なフレームがシフト出力されてしまい、送信緩衝部(UDRn)に新規データが現存しない時に設定(1)されます。TXCnフラグは送信完了割り込みが実行されるとき、自動的に解除(0)されるか、またはこのビット位置に1を書くことによって解除(0)できます。TXCnフラグは送信完了割り込みを発生できます(UCSRnBの送信完了割り込み許可(TXCIEn)ビットをご覧ください)。

■ ビット5 - UDREn: USART送信デ-タ レジスタ空きフラグ (USART Data Register Empty)

UDREnフラグは送信緩衝部(UDRn)が新規データを受け取る準備ができているかどうかを示します。UDREnが1ならば緩衝部は空で、従って書かれる準備ができています。UDREnフラグは送信緩衝部空き割り込みを発生できます(UCSRnBの送信データレジスタ空き割り込み許可(UDRIEn)ピットをご覧ください)。送信部が準備できているのを示すため、リセット後のUDREnは設定(1)です。

■ ビット4~0 - Res: 予約 (Reserved Bits in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnAが書かれるとき、0が書かれなければなりません。

19.7.3. USART MSPIM制御/状態レジスタB (USART Control nad Status Register B) UCSR1B

ピット	7	6	5	4	3	2	1	0	
(\$C9)	RXCIEn	TXCIEn	UDRIEn	RXENn	TXENn	-	-	-	UCSR1B
Read/Write	R/W	R/W	R/W	R/W	R/W	R	R	R	
初期値	0	0	0	0	0	1	1	0	

■ ビット7 - RXCIEn: 受信完了割り込み許可 (Receive Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の受信完了(RXCn)フラグでの割り込みを許可します。USART受信完了割り込みはRXCIEnビットが1を書かれ、ステータス レジスタ(SREG)で全割り込み許可(I)ビットが1を書かれ、UCSRnAでRXCnフラグが設定(1)される場合にだけ生成されます。

■ ビット6 - TXCIEn: 送信完了割り込み許可 (Transmit Complete Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信完了(TXCn)フラグでの割り込みを許可します。USART送信完了割り込みはTXCIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでTXCnフラグが設定(1)される場合にだけ生成されます。

■ ビット5 - UDRIEn: 送信データ レジスタ空き割り込み許可 (Transmit Data Register Empty Interrupt Enable)

このビットへの1書き込みはUSART制御/状態レジスタA(UCSRnA)の送信データ レジスタ空き(UDREn)フラグでの割り込みを許可します。 USART送信データ レジスタ空き割り込みはUDRIEnビットが1を書かれ、SREGで全割り込み許可(I)ビットが1を書かれ、UCSRnAでUDREnフ ラグが設定(1)される場合にだけ生成されます。

■ ビット4 - RXENn : 受信許可 (Receiver Enable)

このビットへの1書き込みはMSPIMでのUSART受信(部)を許可します。受信部は許可されるとRXDnピンの標準ポート動作を無効にします。受信の禁止は受信緩衝部を破棄します。MSPIMで受信(部)だけの許可(換言するとRXENn=1とTXENn=0)は、主装置動作だけが支援されて送信(部)が転送クロックを制御するので、意味を持ちません。

■ ビット3 - TXENn : 送信許可 (Transmitter Enable)

このビットへの1書き込みがUSART送信(部)を許可します。送信部は許可された時にTXDnピンの標準ポート動作を無効にします。送信の禁止(TXENn=0書き込み)は進行中と保留中の送信が完了される(換言すると、送信シフト レジスタと送信緩衝レジスタが送信されるべき データを含まない)まで有効になりません。禁止したとき、送信部はもはやTXDnポート(の標準I/O機能)を無効にしません。

■ ビット2~0 - Res: 予約 (Reserved Bits in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnBが書かれるとき、0が書かれなければなりません。

19.7.4. USART MSPIM制御/状態レジスタC (USART Control nad Status Register C) UCSR1C

ピット	7	6	5	4	3	2	1	0	
(\$CA)	UMSELn1	UMSELn0	-	-	-	UDORDn	UCPHAn	UCPOLn	UCSR1C
Read/Write	R/W	R/W	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	1	1	0	

■ ビット7,6 - UMSELn1,0: USART動作選択 (USART Mode Select)

このビットは表19-3.で示されるようにUSART動作種別を選びます。通常USART操作の完全な記述については、108頁の「USART制御/状態レジスタC(UCSR1C)」をご覧ください。主装置SPI動作(MSPIM)は両UMSELnビットが1に設定される時に許可されます。データ順選択(UDORDn)、クロック位相選択(UCPHAn)、クロック極性選択(UCPOLn)はMSPIMが許可されるのと同じ書き込み操作で設定できます。

3	表19-3. US <i>A</i>	ART動作選択	5
	UMSELn1	UMSELn0	動作種別
I	0	0	非同期動作
ı	U	1	同期動作
I	1	0	(予約)
	1	1	主装置SPI (MSPIM)

■ ビット5~3 - Res: 予約 (Reserved Bits in MSPI mode)

MSPI動作時、これらのビットは将来の使用に予約されています。将来のデバイスとの共通性のため、これらのビットはUCSRnCが書かれるとき、0が書かれなければなりません。

■ ビット2 - UDORDn: デ-タ順選択 (Data Order)

UDORDnビットが1を書かれるとデータ語のLSBが最初に転送されます。UDORDnビットが0を書かれるとMSBが最初に転送されます。詳細については114頁の「フレーム形式」節を参照してください。

■ ビット1 - UCPHAn: クロック位相選択(Clock Phase)

このクロック位相選択(UCPHAn)ビットの設定はデータがXCKnの先行(先)端または後行(後)端で採取/(設定)されるかを決めます。詳細については113頁の「データ転送形式」節を参照してください。

■ ビット0 - UCPOLn: クロック極性選択(Clock Polarity)

クロック極性選択(UCPOLn)ビットはXCKnクロックの極性を設定します。UCPOLnとクロック位相選択(UCPHAn)ビットの組み合わせがデータ転送のタイミングを決めます。詳細については113頁の「データ転送形式」節を参照してください。

19.7.5. USART MSPIMホーレート レシスタ (USART Baud Rate Register) UBRR1H, UBRR1L (UBRR1)

MSPIMでのボーレート レジスタ(UBRRn)の機能と説明は通常のUSART操作と同一です。110頁の「USARTボーレート レジスタ(UBRR1H,UBRR1L)」をご覧ください。





19.8. USARTでのMSPIMとSPIの比較

USARTでのMSPI動作は次に関してSPIと完全な互換性があります。

- 主装置動作タイミング図
- クロック極性選択(UCPOLn)ビットはSPIのSCK極性選択(CPOL)ビットと機能的に同じです。
- クロック位相選択(UCPHAn)ビットはSPIのSCK位相選択(CPHA)ビットと機能的に同じです。
- データ順選択(UDORDn)ビットはSPIのデータ順選択(DORD)ビットと機能的に同じです。

けれどもUSARTでのMSPI動作がUSART資源を再使用するため、USARTでのMSPI動作はSPIと比較して多少異なります。加えて制御レジスタ ビットの差異、主装置動作だけがUSARTでのMSPI動作によって支援されること、2つの部間で異なる次の特質があります。

- USARTでのMSPI動作は送信部の(2重)緩衝部を含みます。SPIは緩衝部を持ちません。
- USARTのMSPI動作での受信部は追加の緩衝段を含みます。
- SPIの上書き(WCOL)ビットはUSARTでのMSPI動作に含まれません。
- SPIの倍速許可(SPI2X)ビットは含まれません。しかし、対応するボーレート レジスタ(UBRRn)設定によって同じ効果が達せられます。
- 割り込みタイミングに互換性はありません。
- USARTでのMSPI動作が主装置動作だけのため、ピン制御が異なります。

USARTのMSPI動作とSPIでのピンは表19-4.で示されます。

表19-4. USARTで	表19-4. USARTでのMSPIMとSPIのピン比較									
USART MSPIM SPI 備考										
TXDn	MOSI	主装置出力のみ								
RXDn	MISO	主装置入力のみ								
XCKn	SCK	(機能的に同一)								
該当なし	SS	USARTでのMSPIMで未支援								

20. USB制御器

20.1. 特徴


- USB2.0全速(Full-speed)装置
- 明解な切替での交互動作(2バンク)
- 176バイトの2ポートRAM(DPRAM)
 - ・最大64バイトの1つのエンドポイント(既定制御エンドポイント)
 - ·最大64n、1hの2つのエント、ホペイント(1ハンク)
 - ·最大64バイトの2つのエンドポイント(1または2バンク)

20.2. 概要

USB制御器はATmega8U2/16U2/32U2にUSB2.0適合全速 (Full-speed)USB装置を実装するためのハードウェアを提供します。USB制御器の単純化構成図が図20-1.で示されます。


USB制御器USB全速装置適合用に48MHz±0.25%基準クロックが必要です。PLLへの基準クロックは外部クリスタルまたは外部クロック入力から提供されなければなりません。これら2つのクロック選択だけがUSB仕様の周波数精度とジッタの必要条件内で基準クロックを提供することができます。ATmega8U2/16U2/32U2のシステムクロックとクロック選択の詳細については17頁の「システムクロックとクロック選択」項をご覧ください。

USB仕様の電気的特性に従うため、USBパッド(D+とD-)は3.0 ~3.6Vで給電されなければなりません。ATmega8U2/16U2/32U2は5.5Vまで給電できるので、内蔵電圧調整器はUSBパッドを正しく給電するように供給されます。USB制御器に利用可能な給電任意選択の詳細については「USB部署給電任意選択」をご覧ください。



20.3. USB部署給電任意選択


USB動作種別や対象応用電源に応じて、ATmega8U2/16U2/32U2は異なる給電の仕組みが必要です。**図20-2**.をご覧ください。







20.3.1. バス給電装置



(訳注) 上図でAVCCが明記されていませんが、これは直接または低域濾波器を通してVCCに接続してください。

20.3.2. 自己給電装置





図20-6.3.0~3.6V入出力での代表的自己給電応用



注: 内蔵3.3V調整器は迂回されます。 余分な電力消費を避けるためにこの調整器を禁止してください。 詳細については126頁の「電圧調整器制御レジスタ(REGCR)」をご覧ください。

(訳注)上図でAVCCが明記されていませんが、これは直接または低域濾波器を通してVCCに接続してください。

20.3.3. 設計の指針

- ・USBデータ線の直列抵抗器は値が $22\Omega(\pm 5\%)$ であるべきです。
- ・USB入力コネクタ(またはケーブル付き装置の場合、ケーブル接続)からUSBマイクロコントローラへの配線は可能な限り短く、差動配線規則(斜めの累積を避け、可能な限り近く、同じ長さ)に従うべきです。
- ・外部の妨害によるUSBパッドの損傷を防ぐために、電圧瞬間変動/ESD消去器も使用され得ます。
- ・UCAPコンデンサは正しい動作のために値が1μF(±10%)であるべきです。

加えてVBUS線上に10μFコンデンサを接続することが強く推奨されます。

20.4. 一般的な動作

20.4.1. 序説

USB制御器は以下によって生成されたハートヴェアリセット後にリセットされ、禁止されます。

- 電源ONJセット
- 外部リセット
- ・ウォッチト、ック、リセット
- ・低電圧検出(BODリセット
- デバッグWIREリセット
- ・USBリセット終了(EOR: End Of Reset)

USBリセット終了(EOR)の場合、USB制御器はリセットされますが、禁止されません。従って装置は接続を保ちます。

20.4.2. 電源ONとリセット


図20-7.は電源ONでのUSB制御器主状態を図解します。

ハードウェアリセット後のUSB制御器状態は「リセット」です。この状態は以下です。

- USB制御(USBCON)レジブスタのUSB全体許可(USBE)は設定(1)されません。 (=解除(0))
- ・電力消費を最小とするためにUSB制御器クロックは停止されます(USBCON レシ、スタのUSBクロック停止(FRZCLK)=1)。
- ・USB制御器は禁止されます。
- ・USBは休止(Suspend)動作です。
- ・装置のUSB制御器内部状態はリセットです。

USBE設定(=1)後、USB制御器は装置状態へ移行します。

USB制御器はUSBEの解除(0)によって何時でも「停止」にできます。









20.4.3. 割り込み

2つの割り込みベクタがUSBインターフェースに割り当てられます。 USB部署はUSB一般事象とUSBエンド ポイント事象を区別します。





WAKEUP非同期割り込みはパワーダウン動作でのデバイスの起動復帰を許し、そしてこれは非同期割り込みで、データ線上で状態変化が検出される毎に起動します。その他の割り込みは同期で、USBクロックが許可される(FRZCLK=0)場合にだけ検出されます。



各エント、ポイントはフラク、に関して8つの割り込み元を持ち、各源は対応するエント、ポイント割り込み起動を許可することができます。 エント、ポイントに対して最低1つの(割り込み)元が割り込み起動を許可されるなら、対応する事象はプログラムをUSBエント、ポイント割り込みへ、クター分岐させます。使用者はエント、ポイント割り込み要求(UEINT)レジスタを読むことによって割り込み元(エント、ポイント)を判定し得ます。

20.5. 電力動作種別

20.5.1. アイドル動作

この動作ではCPUコアが停止されます(CPUクロック停止)。アイドル動作はUSB制御器が走行中またはそうでなくても使用されます。CPUは何れかのUSB割り込みで起動復帰します。

20.5.2. パワーダウン動作

この動作では発振器が停止され、全ての部分(CPUと周辺機能部)が停止します。USB制御器は以下の時に起動復帰します。

・CPU起動復帰割り込み(WAKEUPI)起動(単一非同期割り込み)

20.5.3. USBクロック停止

ファームウェアはUSBCONレジスタのUSBクロック停止(FRZCLK)ビットの設定(1)によって電力消費を低減することができ、これによって消費電力を低減します。FRZCLKが設定(1)されている時は次のレジスタが未だアクセス可能です。

- USBCON
- DPRAM直接アクセス (DPADD7~0, UEDATX) (訳注: DPADDレジスタ削除により直接アクセス不能)
- UDCON
- UDINT
- UDIEN

FRZCLKが設定(1)されている時は次の非同期割り込みだけが起動され得ます。

・CPU起動復帰割り込み(WAKEUPI)

20.6. メモリ管理


本制御器は以下のメモリ割り当て管理だけを支援します。

エンド、ポイントの予約は(エンド、ポイントのから最終エント、ポイントへ)順に増やす場合にだけ行えます。従ってファームウェアはこれと同じ順で設定すべきです。

ェント゛ポイント "ki"の予約はそれ(エント゛ポイントX形成1(UECFG1X)レジ、スタ)のエント゛ポイント メモリ割り当て(ALLOC)ヒ゛ットが設定(1)される時に行われます。 そしてハート゛ウェアがメモリを割り当て、それをエント゛ポイント "ki-1"と"ki+1"間に挿入します。 エント゛ポイント "ki+1"のメモリは上へ移動し、そのテ゛ータは失われます。 "ki+2"とそれよりも上のエント゛ポイントのメモリが移動しないことに注意してください。

エント・ホーイント許可(EPEN)の解除(0)はそれの設定(EPSIZE,EPBK)やALLOCビットのどちらも解除(0)しません。メモリを開放するためにファームウェアはALLOCビットを解除(0)すべきです。するとエント・ホーイント "ki+1"のメモリは自動的に下へ移動します。"ki+2"とそれよりも上のエント・ホーイントのメモリが移動しないことに注意してください。

下図は代表例でのUSBメモリの割り当てと認識を図示します。



- ・エント、ホーイント活性化: 最初にエント、ホーイント0~4は昇順で設定されます。各メモリはDPRAM内に予約されます。
- ・エ가、オペイント禁止: エント、オペント2が禁止(EPEN=0)されますが、メモリの予約は制御器によって内部的に保持されます。
- そのメモリ開放: ALLOCビットが解除(0)され、エンドポイント3が下へ移動しますが、エンドポイント4は移動しません。
- ・エント・ホーイント活性化: ファームウェアがより大きな容量でエント・ホーイント2の再設定を選びます。制御器はエント・ホーイント1の後にメモリを予約し、エント・ホーイント3を自動的に移動します。エント・ホーイント4は動かず、エント・ホーイント3と4の共通領域使用で衝突(重複)が出現します。これらのエント・ホーイントのデータは潜在的に失われます。

以下に注意してください。

- ・エント・エント・エント・エント・エント・ポークトの活動設定または非活動設定でも決して失われません。このデータはエント・ポークトのが非活性設定にされた場合にだけ失われます。
- ・同じ設定での同一エント、オペイントの非活動設定と再活動設定は、より高位のエント、オペイントの移動を引き起こしません。これらのエント、オペイントに対してデータは保護されます。
- ・エント・オープートントン・エント・オープートン・エント・オープート・カェアによって設定(1)されます。







20.7. パッド休止

次図はパットの動きを図示します。

- ・アイドル動作でパッドは低電力消費動作に置かれます。
- ・活動動作でパットは動作します。

休止状態を示すUSB装置割り込み要求(UDINT)レジスタの休止(Sunspend)割り込み要求(SUSPI)フラゲはUSBパス上で検出されます。このフラゲは自動的にUSBパッパをアイバルにします。非アイバル事象の検出はUDINTレジスタのCPU起動復帰割り込み要求(WAKEUPI)フラケを設定(1)し、USBパットを起動復帰します。





更にパット・はUSB装置制御(UDCON)レシブスタの分離(DETACH)ヒットが設定(1)されている場合にもアイト・ル動作にして置けます。これは DETACHヒットが解除(0)されると、活動動作に復帰します。

20.8. D+/D-読み書き

D+とD-のレヘルはUSBソフトウェア出力許可(UPOE)レシスタ使用で読み書きできます。USB制御器は書き込み値に対して許可しなければなりません。読み込み操作について、USB制御器は許可または禁止にできます。

20.9. USBソフトウェア操作種別

USB動作種別に応じて、ソフトウェアは以下の操作のいくつかを実行しなければなりません。

- USBインターフェース電源ON
 - ・PLLインターフェース設定
 - PLL許可
 - ・PLL固定化(ロック)検査
 - USBインターフェース許可
 - ・USBインターフェース設定(USBエント゛ポイント0設定)
 - ・USB装置取り付け(接続)
- USBインターフェース電源OFF
 - ・USBインターフェース分離
 - ・USBインターフェース禁止
 - PLL禁止
- USBインターフェース休止
 - ・休止ビット解除(=0)
 - ・USBクロック休止設定
 - PLL禁止
 - ・休止形態を抜けるための割り込みを確実に許可してください。
 - ・MCUを休止形態へ移行します。
- USBインターフェース再開
 - PLL許可
 - ・PLL固定化(ロック)待機
 - ・USBクロック休止解除
 - 再開情報解除

20.10. USB一般用レジスタ

20.10.1. USB制御レジスタ (USB Control register) USBCON

ピット	7	6	5	4	3	2	1	0	
(\$D8)	USBE	-	FRZCLK	-	-	-	-	-	USBCON
Read/Write	R/W	R	R/W	R	R	R	R	R	
初期値	0	0	1	0	0	0	0	0	

■ ビット7 - USBE: USB全体許可(USB macro Enable Bit)

このビットへの1書き込みがUSB制御器とUSBデータ緩衝部(D+とD-)を許可します。このビットの解除(0)はUSB制御器と緩衝部を禁止します。解除(0)時、USB制御器はリセットされます。

■ ビット6 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読みます。

■ ビット5 - FRZCLK: USBクロック停止 (Freeze USB Clock Bit)

このビットへの1書き込みがUSB制御器用の内部クロックを禁止し、それによってUSB制御器を停止します。この形態の活性化は消費電力を低減します。全てのUSBフラグは無変化を保たれます。この形態に於いて"再開検出"だけは未だ活性です。

このビットへの0書き込みはUSB制御器を停止解除してUSBインターフェースの全動作を許します。

■ L*ット4~0 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

20.10.2. USBソフトウェア出力許可レジスタ (USB Software Output Enable register) UPOE

ピット	7	6	5	4	3	2	1	0	
(\$FB)	UPWE1	UPWE0	UPDRV1	UPDRV0	-	-	DPI	DMI	UPOE
Read/Write	R/W	R/W	R/W	R/W	R	R	R	R	
初期値			0	0	0	0	0	0	

■ ビット7,6 - UPWE1,0: USB出力許可 (USB Output enable)

これらのビットは表20-1.に従ってUSB緩衝部(パッド)の動作形態を選択します。これらのビットの可能な形態設定はソフトウェアによるUSB緩衝部直接駆動の許可や禁止を許します。USB緩衝部に対して直接駆動が許可されると、緩衝部にUPDRV1,0値が出力されます。

表20-1. し	表20-1. UPWE1,0ビット設定									
UPWE1	UPWE0	動作形態								
0	0	直接駆動禁止								
0	1	(予約)								
1	0	直接駆動(UPDRV1,0値)								
1	1	(予約)								

■ ビット5,4 - UPDRV1,0: USB直接駆動値 (USB direct drive values)

これらのビットはUSBに関する直接駆動の1つが許可された時にだけ関係します。UPWE1,0が'10'の時にこれらのビット値がUSBへ出力されます。

UPDRV1に書かれた値はD+へ出力されます。

UPDRV0に書かれた値はD-へ出力されます。

■ ビット3,2 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読みます。

■ ビット1 - DPI: D+入力値 (D+ Input value)

このビットは読み込み専用で、このビットから読まれた値はD+ピン(USB緩衝部パッド)を反映します。D+で論理1が読まれる場合に、このビットはハードウェアによって1に設定されます。D+で論理0が読まれる場合、このビットはハードウェアによって0に設定されます。

■ ビット0 - DMI: D-入力値 (D- Input value)

このビットは読み込み専用で、このビットから読まれた値はDーピン(USB緩衝部パッド)を反映します。Dーで論理1が読まれる場合に、このビットはハードウェアによって1に設定されます。Dーで論理0が読まれる場合、このビットはハードウェアによって0に設定されます。





20.10.3. 電圧調整器制御レジスタ (Regulator Control Register) REGCR

ピット	7	6	5	4	3	2	1	0	
(\$63)	_	-	-	-	-	-	-	REGDIS	REGCR
Read/Write	R	R	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット0 - REGDIS: 電圧調整器禁止 (Regulator Disable)

このビットへの論理1書き込みが内部3.3V電圧調整器を禁止します。このビットへの論理0書き込みはこの調整器を許可します。

21. USB装置動作

21.1. 概要

USB装置制御器は全速(Full-speed)のデータ転送を支援します。既定の制御(Control)エント・ボーイントに加えて別に、制御(Control)、大量(Bulk:ハブルク)、割り込み(Interrupt)、等時(Isochronuos:アイソクロノス)動作に設定できる4つのエント・ボーイントを提供します。

- エント゛ポイント0 : 既定制御エント゛ポイント、64小、1小までのFIFO容量設定可能
- エント、ホーイント1,2:64ハーイトまでのFIFO容量設定可能


制御器はアイドル動作で始まります。この動作ではパッドの電力消費が最小に低減されます。

21.2. 電源ONとリセット

次の構成図は電源ONでのUSB装置制御器の主な状態を説明します。 装置制御器のリセット状態は次の通りです。

- 電力消費を最小とするため、全体クロックが停止されます(USB制御(USBCO N)レジスタのUSBクロック停止(FRZCLK)=1)。
- ・USB装置制御器の内部状態はリセットです(全てのレジスタがそれらの既定値でリセットされます。USB装置制御(UDCON)レジスタの分離(DETACH)ビットが設定(1)されることに注意してください)。
- ・エント、ポイントのハンクはリセットされます。
- ・D+のプルアップ は非活性(分離(Detach)動作)にされます。

D+のプルアップは分離(DETACH)ビットが解除(0)されると直ぐに活性(有効)にされます。



リセット後の制御器は<mark>最小電力消費</mark>でのアイドル状態で、この状態への移行にPLLが動作されている必要はありません。

USB装置制御器はUSB制御(USBCON)レジスタのUSB全体許可(USBE)ビットの解除(0)よって何時でもリセットにできます(USBインターフェース禁止)。

21.3. エント・ホペイント リセット

ェント゛ポイントはエント゛ポイント リセット(UERST)レシ゛スタ内でエント゛ポイントに対応するビット(EPRSTn)の設定(1)によって何時でもリセットできます。このリセットは以下を行います。

- ・そのエント゛ポイントの内部状態機構をリセット
- ・RxとTxのバンクが消去され、それらの内部ポインタが復元(初期化)されます。
- ・エント、ホペイントX割り込み要求(UEINTX)レシ、スタ、エント、ホペイントX状態0(UESTA0X)レシ、スタ、エント、ホペイントX状態1(UESTA1X)レシ、スタはそれらのリセット値に復元(初期化)されます。

交互データ番号領域は無変化に留まります。

その他のレジスタは無変化に留まります。

エント、オイント設定は活性(有効)に留まり、エント、オイントは未だ許可されています。

エント、オペイント リセットはCLEAR_FEATURE USB命令への応答としてデータ番号交互命令の解除(エント、オペイントX制御(UECONX)レシ、スタの交互データ番号リセット(RSTDT)ビット)と連携して行えます。

21.4. USB リセット

USB線上でUSBリセット(最小100 μ s幅でのSEO状態)が検出されると、制御器によって次の操作が行われます。

- 全てのエント、ポイントが禁止されます。
- ・既定制御エント、オープントは形成状態に留まります。
- ・既定制御エント、ポイントの交互データ番号が解除(初期化)されます。

ハート・ウェア リセット機能が選択される場合、USB制御器の禁止を除いてCPUコアヘリセットが生成されます(USBリセット後と同じに留まる)。

21.5. エント ボーイント選択

CPUによって何らかの操作が行われる前にエンド゙ぉ゚イントが先に選択されなければなりません。これはCPUによって管理されるエンドぉ゚イント番号でエンドぉ゚イント番号(UENUM)レジスタのエンド゙ぉ゚イント番号(EPNUM2~0)ビットを設定することによって行われます。


その後にCPUは各種エンド゙゙゙゙゙゚゚゚゚゚゚゚゚゚゚゚゚エント レシ ゙スタとデータへアクセスすることができます。





21.6. エント * オ ピイントの活性化(有効設定)

エンド゙゙ぉ゚゚イントはエンド゙ぉ゚イントX制御(UECONX)レジスタのエンドぉ゚イント許可(EPEN)ビットが設定(1)されない限り、リセット下に保たれます。 以下の流れはエンド゙ぉ゚イントを活性(有効)にするために尊重されなければなりません。



エント、オペントが不正に設定(CFGOK=0)されている限り、ハート・ウェアはホストによって送られたパケットに応答しません。

形成状況(CFGOK)フラグはエンドポイント容量指定がDPRAM容量よりも大きいなら、設定(1)されません。

ェンドポイント許可(EPEN)ビットの解除(<mark>0</mark>)はエンドポイント リセットとして働きます(より多くの詳細については127頁の「**エンドポイント リセット**」をご覧ください)。これは次の操作も行います。

- ・エンドポイントの形成設定は保持されます(EPSIZE, EPNK, ALLOC保持)。
- ・交互データ番号領域をリセットします。
- ・エント゛ホーイントに関連するDPRAMは未だ予約されています。

メモリ割り当てと認識についてのより多くの詳細に関しては123頁の「メモリ管理」をご覧ください。

21.7. アドレス設定

USB装置アドレスはUSB規約に従って設定されます。

- ・電源投入後、USB装置はアドレス0で応答します。
- ・ ホストは設定(SETUP)命令を送ります(SET_ADDRESS(addr))。
- ・ファームウェアは装置アト・レス(UDADDR)レシ・スタのUSB装置アト・レス(UADD6~0)内にそのアト・レスを記録しますが、アト・レス許可(ADDEN)ヒ・ット は解除(0)を保持してください。
- USB装置は0バイトのIN命令を送ります(IN 0:0長パケット)。
- ・その後、ファームウェアはADDENビットの設定(1)によってUSB装置アドレスを許可にできます。制御器によって受け付けられるアドレスはUADD6~0に格納された1つ(のアドレス)だけです。

ADDENとUADD6~0ビットは同時に書かれるべきではありません。

UADD6~0ビットは電源投入またはリセット後、既定アドレス\$00を内包します。

ADDENビットは以下の状態でハードウェアによって解除(0)されます。

- ・電源投入リセット後
- ・USBリセットが受信された時
- ・制御器が禁止された時(USB制御(USBCON)レジスタのUSB全体許可(USBE)=0)

この(ADDEN)ビットが解除(0)されると、既定装置アドレス\$00が使用されます。

21.8. 休止、起動復帰と再開

USB線が3ms間、非活性(J状態)だった後、制御器は休止(Suspend)割り込み(SUSPI)を設定(1)し、(許可されていれば)対応する割り込みを起動します。そしてファームウェアはUSB制御(USBCON)レジスタのUSBクロック停止(FRZCLK)ビットを設定(1)できます。

CPUは更により低い電力消費にさせるのにOLLの禁止やアイドル動作へ移行することもできます(バス給電応用で重要)。

休止(Suspend)動作からの回復には2つの方法があります。

- ・FRZCLKビットを解除(0)します。これはCPUがアイドル動作でない場合に可能です。
- ・CPUがアイドル動作の場合で、CPU起動復帰割り込み(WAKEUPI)を許可(WAKEUPE=1)することです。そして制御器によって非アイドル信号が見つかると直ぐに、WAKEUPI割り込みが起動されます。ファームウェアはその後に転送を再開するためにFRZCLKビットを解除 (0)すべきです。

休止割り込み(SUSPI)とCPU起動復帰割り込み(WAKEUPI)間に関連はなく、WAKEUPI割り込みはデータ線上の非アイドル形態で直ぐに起動されます。従ってWAKEUPI割り込みは例え制御器が休止動作でなくても起き得ます。


WAKEUPI割り込みが起動されるとき、SUSPI割り込みが既に設定(1)されている場合、それはハードウェアによって解除(0)されます。SUSPI割り込みが起動されるとき、WAKEUPI割り込みが既に設定(1)されている場合、それはハードウェアによって解除(0)されます。

21.9. 分離(切り離し)

USB装置制御(UDCON)レジスタの分離(DETACH)ビットのリセット値は1です。

単にDETACHĽットを設定(1)し、そして解除(0)することによって装置を再列挙(再認識)することが可能です(信号線放電時間を考慮しなければなりません)。

・USB装置制御器が全速(Full-speed)動作の場合、DETACHビットの設定(1)はD+上のプルアップを切断します。その後のDETACH ビットの解除(0)はD+上のプルアップを接続します。



21.10. 遠隔起動復帰

遠隔起動復帰(Remote Wake-up: または上方向再開(Upstream resume))要求は、装置によって自発的に送ることが許された唯一の操作です。とにかく、それを行うため、装置は最初にホストからDEVICE_REMOTE_WAKEUP要求が受信されるべきです。

- ・最初にUSB制御器は信号線の休止(Suspend)状態を検知しなければなりません。遠隔起動復帰は休止(Suspend)割り込み(SUSPI)フラグが設定(1)されている場合にだけ送ることができます。
- ・ファームウェアはその後に上方向再開(Upstream resume)列を送るためにUSB装置制御(UDCON)レシ、スタの遠隔起動(RMWKUP)ビットを設定(1)できます。これはUSB信号線の5ms非活性後、制御器によって自動的に行われます。
- ・制御器が上方向再開(Upstream resume)送信を始めると、上方向再開割り込み(UPRSMI)フラグが設定(1)され、(許可されていれば) 割り込みが起動されます。SUSPIが設定(1)されていた場合、SUSPIはハードウェアによって解除(0)されます。
- 上方向再開(Upstream resume)の最後でRMWKUPビットがハートウェアによって解除(0)されます。
- ・制御器がホストからの良好な再開終了(End Of Resume)を検知すると、(許可されていれば)再開終了割り込み(EORSMI)が起動されます。

21.11. 不能応答(STALL)要求

各エント、オペントに対する不能応答(STALL)管理は2ビット(と1フラケ)を使用して行われます。

- ·STALLRQ (不能応答要求(STALL Request)許可)
- · STALLRQC (不能応答要求(STALL Request)禁止)
- ・STALLEDI (不能応答送信(STALL sent)割り込み)

次の要求で不能応答(STALL)ハント・シェークを送るにはエント・ポイントX制御(UECONX)レシ・スタのSTALLRQビットが設定(1)されなければなりません。後続する全ての要求はSTALLRQCビットが設定(1)されるまで、不能応答(STALL)でハント・シェークされます。

STALLRQCの設定(1)はSTALLRQビットを自動的に解除(0)します。STALLRQCピットもソフトウェアによって設定(1)された後、ハードウェアによって直ちに解除(0)されます。従ってファームウェアはこのビットを決して設定(1)として読まないでしょう。

不能応答(STALL)ハント・シェークが送られる度にエント・オ・イントX割り込み要求(UEINTX)レシ・スタのSTALLEDIフラク・がUSB制御器によって設定(1)され、(許可されていれば)エント・オ・イントn(=X)割り込み(EPINTn)が起動されます。

到着ハプケットは破棄されます(OUTデータ受信割り込み要求(RXOUTI)と読み書き可(RWAL)フラグは設定(1)されません)。

ホストはその後に不能応答(STALL)をリセットするための命令を送信し、ファームウェアは直ぐにSTALLRQCビットを設定(1)してエンドポイントをリセットしなければなりません。





21.11.1. 制御エンドポイントに対する特別な考慮

SETUP要求は常に肯定応答(ACK)で応答されます。

不能応答(STALL)要求が制御エント、オイントで設定され、SETUP要求が起きると、そのSETUP要求はACKで応答されなければならず、不能応答(STALL)ハント、シェーク要求(STALLRQ)ヒ、ットと不能応答(STALL)ハント、シェーク送信完了割り込み要求(STALLEDI)フラケ、は自動的にリセット(=0)されます(SETUP受信割り込み要求(RXSTPI)=1,送信可割り込み要求(TXINI)=0,不能応答(STALL)ハント、シェーク送信完了割り込み要求(STALLEDI) =0,...)。

この管理は列挙管理処理を簡単にします。命令が未支援または異常を含む場合、ファームウェアは不能応答(STALLRQ)ビットを設定(1)して次のSETUP要求を待つ主作業へ戻ることができます。

この機能はGET_DESCRIPTORに対する追加状態送信し得る第8節の検査に適合します。ファームウェアは状態受信後、直ちに不能応答要求(STALLRQ)ビットを設定(1)します。全ての追加状態は以降のSETUP要求まで、自動的に不能応答(STALL)にされます。

21.11.2. 不能応答(STALL)ハント・シェークと再試行機構

再試行機構は不能応答(STALL)ハント・シェークよりも高い優先順位を持ちます。不能応答(STALL)ハント・シェークは不能応答(STALL)ハント・シェーク要求(STALLRQ)ヒ・ットが設定(1)され、且つ再試行の必要がない場合に送信されます。

21.12. 制御エント、ホペイント管理

SETUP要求は常に肯定応答(ACK)で応答されます。新規のSETUPパケットが受信されると、(許可されているならば)SETUP受信割り込み要求(RXSTPI)が起動されます。OUT受信割り込み要求(RXOUTI)は起動されません。

エント、ホーイントX割り込み要求(UEINTX)レシ、スタのFIFO制御(FIFOCON)ヒットと読み書き可(RWAL)フラケ、は制御エント、ホーイントに無関係です。 従ってファームウェアはこのエント、ホーイントでそれらを決して使用してはなりません。読むとそれらの値は常に0です。

制御エント、オペントは以下のビットによって管理されます。


- ・新規SETUPパケットが受信されると、RXSTPIが設定(1)されます。パケットの応答とエント・ポイント ハンクの解除のため、これはファームウェアによって解除(0)されるべきです。
- ・新規OUTデータが受信されると、RXOUTIが設定(1)されます。パケットの応答とエント・オーイント ハンクの解除のため、これはファームウェアによって解除(0)されるべきです。
- ・ハンクが新規INハプケット受け入れ準備可の時に送信可割り込み要求(TXINI)が設定(1)されます。 パケットの送信とエント・ホーイント バンクの解除のため、これはファームウェアによって解除(0)されるべきです。

制御エンドポイントは割り込みで管理されるのではなく、単に状態ビットのポーリングによって管理されるべきです。

21.12.1. 制御出力


次図は制御出力転送を示します。状態段階中、制御器は最初のIN指示票(トークン)で否定応答(NAK)を送信する必要はありません。

- ・ファームウェアが読まなければならない記述子の正確なバイ数を知っているなら、その後の状態段階が予測でき、次のIN指示子に対して0長パケット(ZLP)を送信できます。
- ・またはバイトを読み、全バイトがホストによって送信されてしまったことを知らせる、NAK(否定応答)INパケット受信割り込み要求(NAKINI) のポーリングができ、処理単位(Transaction)は既に状態段階です。



21.12.2. 制御入力

次図は制御入力転送を示します。USB制御器はCPUとホストから同時に起こる書き込み要求を管理しなければなりません。



否定応答(NAK)ハント・シェークが状態段階命令の最初で常に生成されます。

制御器が状態段階を検知すると、CPUによって書かれた全データが消去され、送信可割り込み要求(TXINI)の解除(0)は無効です。 ファームウェアは送信が完了か、または受信が完了かを調べます。

OUT再試行は常に肯定応答(ACK)で応答されます。この受信は次の通りです。

- OUT受信割り込み要求(RXOUTI)フラクが設定(1)されます。(OUTデータ受信)
- ・送信可割り込み要求(TXINI)フラケが設定(1)されます。(データ送信、新規データ受け入れ可)

ソフトウェアでの手順は次の通りです。

- 送信可状態設定
- ・ 待機 (送信完了または受信完了)
- ・受信完了ならフラグ解除後復帰、送信完了なら継続へ

一旦OUT状態段階が受信されてしまうと、USB制御器はSETUP要求を待ちます。SETUP要求は他の何れの要求よりも高い優先順位を持ち、肯定応答(ACK)で応答しなければなりません。これはSETUPが受信された時に、FIFOがリセットされ、他の何れのフラグも解除(0)されるべきことを意味します。

警告: バイト計数器は0長OUTパケットが受信された時にリセットされます。 ファームウェアはこれに充分注意しなければなりません。

21.13. OUTエント オ イント 管理

OUTパケットはホストによって送られます。受け取りを知らせる、または空でないバンクの全てのデータはCPUによって読むことができます。


21.13.1. 概要

エント、ポイントが先に形成設定されなければなりません。

現在のバンクが一杯になる毎にOUT受信割り込み要求(RXOUTI)とFIFO制御(FIFOCON)ビットが設定(1)されます。これはOUT受信割り込み許可(RXOUTE)ビットが設定(1)なら、割り込みを起動します。ファームウェアはRXOUTIビットの解除(0)によってUSB割り込みに応答できます。ファームウェアは現在のバンクを開放するためにデータを読み、FIFOCONビットを解除(0)してください。OUTエンドポイントが2重バンクで構成されている場合、FIFOCONビットの解除(0)は次のバンクに切り替えます。そしてRXOUTIとFIFOCONビットは新しいバンクの状態に応じてハードウェアよって更新されます。

RXOUTIは常にFIFOCONの解除(0)に先立って解除(0)されるべきです。

読み書き可(RWAL)フラケは常に現在のバンクの状態を反映します。このフラケはファームウェアがバンクからデータを読める時に設定(1)され、バンクが空の場合にハードウェアによって解除(0)されます。







21.13.2. 詳細内容

データは以下の流れに従い、CPUによって読まれます。

- ・ホストによってハンクが満たされると、エント・ホペイントn(=X)割り込み(EPINTn)が起動され、許可(OUT受信割り込み許可(RXOUTE)=1)されていればOUT受信割り込み要求(RXOUTI)フラケが設定(1)されます。CPUはソフトウェア構造に応じてRXOUTIフラケ・またはFIFO制御 (FIFOCON)ビットのホーリングもできます。
- ・CPUはRXOUTIの解除(0)によって割り込みに応答します。
- ・ CPUは現在のバンク内のバイト数(N)を読めます(N=BYCT)。
- ・CPUは現在のバンクからデータを読めます(UEDATXのN回読み出し)。
- ・全データが読まれる(以下条件)と、CPUはFIFOCONビットの解除(0)によってバンクを開放できます。
 - ・UEDATXのN回読み出し後
 - ・読み書き可(RWAL)フラグがハートウェアによって解除(0)された直後

ェント'ポープントが2つのハ'ンクを使用する場合、現在のハ'ンクがCPUによって読まれる一方、2つ目のハ'ンクがホストによって満たされ得ます。 その後、CPUがFIFOCONを解除(0)すると、次(2つ目)のハンクが既に(読み出し)の準備が整っているかもしれず、(その場合、)RXOUT Iが直ちに設定(1)されます。

21.14. INエント ボイント管理

INパケットはホストからのIN要求でUSB装置制御器によって送られます。受け取りを知らせる、または一杯でないバンクの全てのデータはCPUによって書くことができます。

21.14.1. 概要


エント、ポイントが先に形成設定されなければなりません。

21.14.1.1. "手動"動作

現在のバンクが自由になると、ハードウェアによって送信可割り込み要求(TXINI)が設定(1)されます。これは送信可割り込み許可(TXINE) ビットが設定(1)なら、割り込みを起動します。FIFO制御(FIFOCON)ビットが同時に設定(1)されます。CPUはFIFO内にデータを書き、デー タの送信をUSB制御器に許すためにFIFOCONビットを解除(0)してください。INエンドポイントが2重バンクで構成されている場合、これは次のバンクへの切り替えも行います。TXINIとFIFOCONビットは次のバンクの状態に関してハードウェアよって更新されます。

TXINIは常にFIFOCONの解除(0)に先立って解除(0)されるべきです。

読み書き可(RWAL)フラグは常に現在のハンクの状態を反映します。このビットはファームウェアがハンクへデータを書ける時に設定(1)され、ハンクが一杯の場合にハードウェアによって解除(0)されます。



21.14.2. 詳細内容

データは以下の流れに従い、CPUによって書かれます。

- ・ハンクが空のとき、エント・ホーイントn(=X)割り込み(EPINTn)が起動され、許可(送信可割り込み許可(TXINE)=1)されていれば送信可割り込み要求(TXINI)が設定(1)されます。CPUはソフトウェア構造の選択に応じてTXINIまたはFIFO制御(FIFOCON)のポーリングもできます。
- ・CPUはTXINIの解除(0)によって割り込みに応答します。
- ・ CPUは現在のバンク内にデータを書けます(UEDATXの書き込み)。
- ・全データが書かれる(以下条件)と、CPUはFIFOCONの解除(0)によってバンクを開放できます。
 - ・UEDATXのN回書き込み後
 - ・読み書き可(RWAL)フラグがハートヴェアによって解除(0)された直後


ェント・ポイントが2つのバンクを使用する場合、現在のバンクがCPUによって書かれる一方、2つ目のバンクがホストによって読まれ得ます。その後、CPUがFIFOCONを解除(0)すると、次(2つ目)のバンクが既に準備が整っている(空)かもしれず、(その場合、)TXINIが直ちに設定(1)されます。

21.14.3. 失敗中止(Abort)

いくつかの状態でホストによって失敗中止(Abort)段階が生成され得ます。

- ・制御転送でIN段階中に0長データOUTパケットが受信された場合
- ・等時(Isochronous)転送に於いてINエンドォ゚イントでのIN段階中にOUTエンドポイントでの0長データOUTパケットが受信された場合
- ・その他 ...

ハンク消去(KILLBK)ビットは最後に書かれたハンクを消す(無効にする)のに使用されます。この失敗中止を管理する最良の方法は次の操作を実行することです。



21.15. 等時(Isochronous)動作

21.15.1. アンダーフロー(Underflow)

アンダーフローはIN段階中にホストが空のハンクを読もうと試みる場合に起き得ます。この場合、アンダーフロー異常割り込み要求(UNDERFI)が起動されます。

アンダーフローはOUT段階中にバンクが既に一杯であるのにホストがパケットを送る場合に起き得ます。代表的にはCPUが充分速くない場合です。そのパケットは失われます。

バンクがデータを与える準備ができている場合(OUT受信割り込み要求(RXOUTI)=1または読み書き可(RWAL)=1)でだけCPUが読むのが当然なので、CPU側でOUT段階中にアンダーフロー異常になることは不可能です。

21.15.2. CRC異常

CRC異常はOUT段階中にUSB制御器が不正な受信パケットを検出した場合に起き得ます。この場合、不能応答(STALL)ハントシェーク送信完了割り込み要求(STALLEDI)が起動されます。これはOUT受信割り込み要求(RXOUTI)の起動を妨げません。

21.16. オーバーフロー

制御(Control)、等時(Isochronous)、大量(Bulk)または割り込み(Interrupt)エント、ポイントでのオーバーフローは、OUT段階中にホストがハッケットに対して小さすぎるハンクに書くことを試みる場合に起き得ます。この場合、(許可なら)オーバーフロー異常割り込み要求(OVERFI)が起動されます。そのハッケットは応答され、(許可なら)OUT受信割り込み要求(RXOUTI)が起動されます。ハンクはハッケットの先頭からのバイトで満たされます。

バンクがデータ アクセスの準備ができている場合(送信可(TXINI)=1または読み書き可(RWAL)=1)でだけCPUが書くのが当然なので、CPU側でIN段階中にオーハーフロー異常になることは不可能です。





21.17. 装置割り込み

次図は全割り込み元を示します。


割り込みは割り込み処理(即ちこれらの発生は通常処理の一部です)と例外(異常)の2種類です。


通常処理中割り込みは以下の時に生成されます。

- · 上方向再開(Upstream resume) (UPRSMI)
- · 再開終了 (EORSMI)
- · 起動復帰(WAKEUPI)
- ・リセット終了(速度初期化)(EORSTI)
- ・フレーム開始 (SOFI, フレーム番号CRC異常(FNCERR) フラグ = 0の場合)
- ・不活性の3ms後の休止(Suspend)検出 (SUSPI)

例外割り込みは以下の時に生成されます。

フレーム開始(SOF)のフレーム番号でのCRC異常 (SOFI, FNCERR=1の場合)





通常処理中割り込みは以下の時に生成されます。

- ・INデータ受け入れ可 (EPINTn, TXINI=1)
- ・OUTデータ受信 (EPINTn, RXOUTI=1)
- ・設定(SETUP)受信 (EPINTn, RXSTPI=1)

例外割り込みは以下の時に生成されます。

- ・不能パケット (EPINTn, STALLEDI=1)
- ・等時(Isochronous)動作のOUTでのCRC異常(EPINTn, OVERFI=1)
- ・等時動作でのオーバーフロー (EPINTn, OVERFI=1)
- ・等時動作でのアンダーフロー (EPINTn, UNDERFI=1)
- ・INでの否定応答(NAK) (EPINTn, NAKINI=1)
- ・OUTでの否定応答(NAK) (EPINTn, NAKOUTI=1)

21.18. USB装置一般用レジスタ

21.18.1. USB装置制御レジスタ (USB Device Control Register) UDCON

ピット	7	6	5	4	3	2	1	0	
(\$E0)	_	-	-	-	_	RSTCPU	RMWKUP	DETACH	UDCON
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	1	

■ ビット7~3 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット2 - RSTCPU: CPUリセット (USB Reset CPU Bit)

このビットへの1書き込みはUSBバス リセット条件が検出された時にCPUのリセットをCPU制御器に許します。この形態が活性にされると、次のUSBバス リセット事象はUSB制御器を除く全ての周辺機能とCPUのリセットを許します。この動作形態はソフトウェア リセットの実行を許しますが、バスに接続したUSB装置を維持します。

このビットはUSB制御器が禁止された時、またはファームウェアによってこのビットにのが書かれた時にリセット(0)されます。このビットへの0書き込みはUSBバス リセット事象と無関係にCPUシステム リセットを行います。

■ ビット1 - RMWKUP: 遠隔起動復帰 (Remote Waku-up Bit)

このビットへの1書き込みはUSBバス上での上方向再開(Upstream-resume)パケット生成をUSB制御器に許します。このビットはハードウェアによって直ちに解除(0)され、1を読み戻すことは有り得ません。このビットへの0書き込みは無効です。

より多くの詳細については129頁の「遠隔起動復帰」をご覧ください。

■ ビット0 - DETACH: 分離 (Detach Bit)

このビットへの1書き込み(既定値)はUSB D+の内部プルアップを禁止します。これはUSBバスからUSB装置制御器を物理的に"分離(切り離し)"します。このビットへの0書き込みはD+の内部プルアップを許可し、USB装置制御器をUSBバスへ物理的に接続します。より多くの詳細については129頁の「分離(切り離し)」をご覧ください。

21.18.2. USB装置割り込み要求レジスタ (USB Device Interrupt Register) UDINT

ピット	7	6	5	4	3	2	1	0	
(\$E1)	_	UPRSMI	EORSMI	WAKEUPI	EORSTI	SOFI	-	SUSPI	UDINT
Read/Write	R	R/W	R/W	R/W	R/W	R/W	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット6 - UPRSMI: 上方向再開割り込み要求フラグ (Upstream Resume Interrupt Flag)

このフラケはUSB制御器が成功裏に上方向再開(Upstream Resume)手順を送出した時にハートウェアによって設定(1)されます(「■ ビット1 - RMWKUP:遠隔起動復帰」の説明をご覧ください)。上方向再開割り込み許可(UPRSME)が設定(1)されているなら、UPRSMIフラケは "USB一般割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

■ ビット5 - EORSMI: 再開終了割り込み要求フラグ (End Of Resume Interrupt Flag)

このフラク はUSB制御器がホストによって開始された再開終了(End Of Resume)手順をUSB上で検知した時にハートウェアによって設定(1)されます。再開終了割り込み許可(EORSME)が設定(1)されているなら、EORSMIフラク は "USB一般割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

■ ビット4 - WAKEUPI: CPU起動復帰割り込み要求フラク (Wake-up CPU Interrupt Flag)

このフラグはUSB制御器がUSB線から非アイドル信号を検知した時にハードウェアによって設定(1)されます。このWAKEUPIフラグはCPU起動 復帰割り込み許可(WAKEUPE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このビットへの0書き込みは 割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

より多くの詳細については129頁の「休止、起動復帰と再開」をご覧ください。

■ ビット3 - EORSTI: リセット終了割り込み要求フラグ (End Of Reset Interrupt Flag)

このフラク・はUSB制御器がUSB線上でリセット終了(End Of Reset)事象を検知した時にハート・ウェアによって設定(1)されます。このEORSTIフラケ・はリセット終了割り込み許可(EORSTE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。





■ ビット2 - SOFI: フレーム開始割り込み要求フラグ(Start Of Frame Interrupt Flag)

このフラグはUSB制御器がUSB線上でフレーム開始(SOF)PIDを検知した時にハードウェアによって設定(1)されます。このSOFIフラグはフレーム開始割り込み許可(SOFE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

■ ビット1 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット0 - SUSPI: 休止割り込み要求フラグ(Suspend Interrupt Flag)

このフラグはUSB制御器がバス上でUSB休止(Suspend) (3msより長いアイル状態)を検知した時にハードウェアによって設定(1)されます。このSUSPIフラグは休止割り込み許可(SUSPE)が設定(1)されているなら、"USB一般割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

より多くの詳細については129頁の「休止、起動復帰と再開」をご覧ください。

これらの割り込み要求フラグは例え対応する割り込み許可ビットが設定(1)されていなくても設定(1)されます。

21.18.3. USB装置割り込み許可レジスタ (USB Device Interrupt Enable Register) UDIEN

ピット	7	6	5	4	3	2	1	0	
(\$E2)	_	UPRSME	EORSME	WAKEUPE	EORSTE	SOFE	-	SUSPE	UDIEN
Read/Write	R	R/W	R/W	R/W	R/W	R/W	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット6 - UPRSME: 上方向再開割り込み許可(Upstream Resume Enable Bit)

このビットへの1書き込みは上方向再開(Upstream Resume)割り込み(UPRSMI)フラグでの割り込みを許可します。上方向再開割り込みはUPRSMEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてUPRSMIが設定(1)された場合にだけ生成されます。

■ ビット5 - EORSME: 再開終了割り込み許可 (End Of Resume Enable Bit)

このビットへの1書き込みは再開終了(End Of Resume)割り込み(EORSMI)フラグでの割り込みを許可します。上方向再開終了割り込みはEORSMEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてEORSMIが設定(1)された場合にだけ生成されます。

■ ビット4 - WAKEUPE: CPU起動復帰割り込み許可(Wake-up CPU Enable Bit)

このビットへの1書き込みはCPU起動復帰割り込み(WAKEUPI)フラグでの割り込みを許可します。起動復帰割り込みはWAKEUPEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてWAKEUPIが設定(1)された場合にだけ生成されます。

■ ビット3 - EORSTE: リセット終了割り込み許可 (End Of Reset Enable Bit)

このビットへの1書き込みはリセット終了(End Of Reset)割り込み(EORSTI)フラケでの割り込みを許可します。USBリセット割り込みはEORSTE ビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてEORSTIが設定(1)された場合にだけ生成されます。

■ ビット2 - SOFE: フレーム開始割り込み許可 (Start Of Frame Enable Bit)

このビットへの1書き込みはフレーム開始割り込み(SOFI)フラグでの割り込みを許可します。フレーム開始割り込みはSOFEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてSOFIが設定(1)された場合にだけ生成されます。

■ ビット1 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット0 - SUSPE:休止割り込み許可 (Suspend Interrupt Enable Bit)

このビットへの1書き込みはUSB休止(Suspend)割り込み(SUSPI)フラグでの割り込みを許可します。休止割り込みはSUSPEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてSUSPIが設定(1)された場合にだけ生成されます。

21.18.4. USB装置アドレス レジスタ (USB Device Address Register) UDADDR

ピット	7	6	5	4	3	2	1	0	_
(\$E3)	ADDEN	UADD6	UADD5	UADD4	UADD3	UADD2	UADD1	UADD0	UDADDR
Read/Write	W	R/W							
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - ADDEN: アドレス許可 (Address Enable Bit)

このビットへの1書き込みはUSB制御器に対する装置アドレスとしてUADD6~0領域を許可します。このビットが設定(1)されると、USB制御器はUADD6~0のUSBバス アドレスを参照するUSB上の全ての要求にに応答することができます。

より多くの詳細については128頁の「アトレス設定」をご覧ください。

■ ビット6~0 - UADD6~0: USB装置アドレス (USB Address Bits)

これらのビットはUSB制御器がUSBバス上で答えるべきUSB装置アドレスを含みます。このアドレスはアドレス許可(ADDEN)ビットへの1書き込みによって許可されるべきです。

21.18.5. USB装置フレーム番号レジスタ (USB Device Frame Number Register) UDFNUMH, UDFNUML (UDFNUM)

ピット	15	14	13	12	11	10	9	8	
(\$E5)	_	-	-	-	-	FNUM10	FNUM9	FNUM8	UDFNUMH
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	
ピット	7	6	5	4	3	2	1	0	
(\$E4)	FNUM7	FNUM6	FNUM5	FNUM4	FNUM3	FNUM2	FNUM1	FNUM0	UDFNUML
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ L ット15~11 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット10~0 - FNUM10~0: フレーム番号 (Frame Number Flags)

これらのビットは読み込み専用でハードウェアによって更新されます。これらのビットは11ビットのフレーム番号情報を含みます。これらのビットの内容は最後に受信したフレーム開始(SOF)パケットで更新されます。例え不正なSOFが受信された場合でも、これらのビットは更新されます。不正なSOF番号が検出されると、USB装置フレーム番号状態(UDMFN)レレジスタのフレーム番号CRC異常(FNCERR)フラグが設定(1)されます。

(訳注) UDFNUMHとUDFNUMLは原書での個別表記を統一表記に纏めました。

21.18.6. USB装置フレーム番号状態レジスタ (USB Device Maintained Frame Number Register) UDMFN

ピット (\$E6)	7	6	5 -	4 FNCERR	3	2	1	0	UDMFN
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~5 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット4 - FNCERR: フレーム番号CRC異常フラグ (Frame Number CRC Error Flag)

このビットはフレーム開始(SOF)パケットで不正なフレーム番号が受信された時にUSB制御器によって設定(1)されます。不正なフレーム番号が検出されると、このフラグとフレーム開始割り込み要求(SOFI)の両方が更新されます。

■ ビット3~0 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。





21.19. USB装置エント、ホーイント用レシ、スタ

21.19.1. エント オーイント番号レシ スタ (USB Endpoint Number Register) UENUM

ピット	7	6	5	4	3	2	1	0	
(\$E9)	_	-	-	-	-	EPNUM2	EPNUM1	EPNUM0	UENUM
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~3 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット2~0 - EPNUM2~0: エンドポイント番号 (Endpoint Number Bits)

これらのビット書き込みはCPUインターフェースによってアクセスできるハードウェア エンド・ボーイント番号の選択を許します。このレシ・スタはUECONEX, UECFG0X, UECFG1X, UESTA0X, UESTA1X, UEINTX, UEIENX, UEDATX, UEBCLXレシ、スタに対する目的対象エンド・ボーイント番号を選択します。より多くの詳細については127頁の「エンド・ボーイント選択」をご覧ください。

21.19.2. エント オ イント リセット レシ スタ (USB Endpoint Reset Register) UERST

			1		,				
ピット	7	6	5	4	3	2	1	0	
(\$EA)	-	-	-	EPRST4	EPRST3	EPRST2	EPRST1	EPRST0	UERS
Read/Write	R	R	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~5 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット4~0 - EPRST4~EPRST0: エンドポイントFIFOリセット (Endpoint FIFO Reset Bits)

これらのビットへの1書き込みは選択したエンドポイント(エンドポイント番号(UENUM)レジスタ値)をリセット状態下に保ちます。これらのビットへの0 書き込みはエンドポイント リセット操作を完了してエンドポイントを使用可能にします。より多くの情報については127頁の「エンドポイント リセット」をご覧ください。

21.19.3. エント オ イントX制御レシ スタ (USB Endpoint X Control Register) UECONX

	<u> </u>
(\$EB) - STALLRQ STALLRQC RSTDT -	EPEN UECONX
Read/Write R R W W R	R R/W
初期値 0 0 0 0 0	0 0

■ ビット7,6 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット5 - STALLRQ: 不能応答ハントシェーク要求 (STALL Request Handshake Bit)

このビットへの1書き込みは次に受信したSETUP転送に対して不能応答(STALL)の返答生成をUSB制御器に許します。このビットはSTALLハンドシェークが送出された時、または次のSETUP指示票(トークン)が受信された時にハードウェアによって解除(0)されます。このビットへの0書き込みは無効です。STALLハンドシェークは不能応答ハンドシェーク解除(STALLRQC)ビットを用いて中止することができます。

より多くの詳細につては127頁の「不能応答(STALL)要求」をご覧ください。

■ ビット4 - STALLRQC: 不能応答ハント・シェーク解除 (STALL Request Clear Handshake Bit)

このビットへの1書き込みは不能応答ハンドシェーク要求(STALLRQ)ビットによって起動された保留中の不能応答(STALL)ハンドシェーク機構を禁止します。このビットは0を書くことができず、1を書く操作後直ちにハードウェアによって解除(0)されます。

より多くの詳細につては129頁の「不能応答(STALL)要求」をご覧ください。

■ ビット3 - RSTDT: 交互データ番号リセット (Reset Data Toggle Bit)

このビットへの1書き込みは選択したエンドポイントに対するデータ交互ビット領域のリセット(0)を許します。このビットは0を書くことができず、1を書く操作後直ちにハードウェアによって解除(0)されます。

■ ビット2,1 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット0 - EPEN: エンドポイント許可 (Endpoint Enable Bit)

このビットへの1書き込みが選択したエンドポイントを許可します。エンドポイントが許可されると、それは形態設定することができ、USB制御器によって使用されます。エンドポイント0はハードウェアまたはUSBリセット後、常に許可されるべきで、装置形態設定に関係します。このビットへの0書き込みは現在のエンドポイントを禁止します。

より多くの詳細については128頁の「エント・オーイントの活性化(有効設定)」をご覧ください。

21.19.4. エンドポイントX形成のレジスタ (USB Endpoint X Configuration 0 Register) UECFGOX

ピット	7	6	5	4	3	2	1	0	
(\$EC)	EPTYPE1	EPTYPE0	-	-	-	-	-	EPDIR	UECFG0X
Read/Write	R/W	R/W	R	R	R	R	R	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7.6 - EPTYPE1.0: エンドポイント形式 (Endpoint Type Bits)

これらのビットは表21-1.で示されるように選択したエンドポイントに対してエンドポイント形式を形成設定します。

表21-1. EF	表21-1. EPTYPE1,0ビット設定										
EPTYPE1	EPTYPE0	エンドポイント形式形態設定									
0	0	制御(Control)形式									
0	1	等時(Isochronuos)形式									
1	0	大量(Bulk)形式									
1	1	割り込み(Interrupt)形式									

■ L'ット5~1 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット0 - EPDIR: エンドポイント方向 (Endpoint Direction Bit)

このビットへの1書き込みは選択したエンドポイントをIN方向で形態設定します。このビットへの0書き込みは選択したエンドポイントをOUT方向で形態設定します。このビットは大量(Bulk)、割り込み(Interrupt)、等時(Isochronuos)のエンドポイントに関係します。制御(Control)エンド ポイントでのこのビットの使用は無効です(制御エンドポイントは双方向です)。

21.19.5. エント・ホーイントX形成1レシ、スタ (USB Endpoint X Configuration 1 Register) UECFG1X

ピット	7	6	5	4	3	2	1	0	
(\$ED)	_	EPSIZE2	EPSIZE1	EPSIZE0	EPBK1	EPBK0	ALLOC	-	UECFG1X
Read/Write	R	R/W	R/W	R/W	R/W	R/W	R/W	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット6~4 - EPSIZE2~0: エンドポイント容量 (Endpoint Size Bits)

これらのビットは表21-2.で示されるように選択したエンドポイントに対してエンドポイント容量を形態設定します。

表21-2. EPSIZE2~0ビット設定									
EPSIZE2	0	0	0	0	1	1	1	1	
EPSIZE1	0	0	1	1	0	0	1	1	
EPSIZE0	0	1	0	1	0	1	0	1	
エンドポイント容量	8バイト	16バイト	32バイト	64バイト	、小 (予約)				

■ ビット3,2 - EPBK1,0: エンドポイント バンク形式 (Endpoint Bank Bits)

これらのビットは表21-3.で示されるように選択したエンドポイントに割り当てられるバンク数を形態設定します。

表21-3. EPBK1,0ビット設定										
EPBK1	EPBK0	バンク形式								
0	0	1バンク								
0	1	2バンク								
1	0	(予約)								
1	1	(1/ 本3)								





■ ビット1 - ALLOC: エンドポイント メモリ割り当て (Endpoint Allocation Bit)

このビットへの1書き込みは選択したエンドポイントに対して指定したメモリ量(エンドポイント容量×バンク数)の割り当てを許します。このビットへの0書き込みは選択したエンドポイントに対して先に割り当てたメモリの開放を許します。

より多くの詳細については128頁の「エント・オーイントの活性化(有効設定)」項をご覧ください。

■ ビット0 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

21.19.6. エント・ホーイントX状態のレシ・スタ (USB Endpoint X Status 0 Register) UESTAOX

ピット	7	6	5	4	3	2	1	0	
(\$EE)	CFGOK	OVERFI	UNDERFI	-	DTSEQ1	DTSEQ0	NBUSYBK1	NBUSYBK0	UESTA0X
Read/Write	R	R/W	R/W	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビットフ - CFGOK: 形成状態フラク (Configuration Status Flag)

このフラグは選択したエンド・ボーントのエント・ボーント容量(EPSIZE)とハンク数(EPBK)が最大FIFO容量に正しく対照された時にハート・ウェアによって設定(1)されます。このビットは割り当て(ALLOC)ビットが設定(1)される時に更新され、選択したエンド・ボーントに対してUSB制御器が正しいメモリ量を割り当てられない場合、このフラグが解除(0)されます。

このビットが解除(0)されている場合、使用者は正しいEPSIZEとEPBK値でエンドポイント形成1(UECFG1X)レジスタを再設定すべきです。

■ ビット6 - OVERFI: オーバーフロー異常割り込み要求フラク (Overflow Error Interrupt Flag)

このフラク・は等時(Isochronous)エント・オーハ・ーフロー異常が起きた時にハート・ウェアによって設定(1)されます。このOVERFIフラケ・は流れ異常割り込み許可(FLERRE)ヒ・ットが設定(1)されている場合に"USBエント・オーイント割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

より多くの詳細については131頁の「等時(Isochronous)動作」をご覧ください。

■ ビット5 - UNDERFI: アンダ-フロー異常割り込み要求フラグ(Underflow Error Interrupt Flag)

このフラグは等時(Isochronous)エント、ホーイントでアンダーフロー異常が起きた時にハート、ウェアによって設定(1)されます。このUNDERFIフラグは流れ異常割り込み許可(FLERRE)ビットが設定(1)されている場合に、USBエント、ホーイント割り込み、を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

より多くの詳細については133頁の「等時(Isochronous)動作」をご覧ください。

■ ビット4 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット3,2 - DTSEQ1,0:交互データ番号フラグ(Data Toggle Sequencing Flag)

これらのフラグは**表21-4**.で示されるように現在のバンクのPIDデータを示すためにハートヴェアによって設定されます。

OUT転送に対して、この値は現在のバンクで受信した最後の交互データ番号を示します。IN転送に対して、この値は送るべき次パケットに対して使用されるべき交互データ番号を示します。これは現在のバンクと無関係です。

表21-4. DTSE	表21-4. DTSEQ1,07ラケの意味										
DTSEQ1	DTSEQ0	PIDデータ									
0	0	DATA0									
0	1	DATA1									
1	0	(圣始)									
1	1	(予約)									

■ ビット1,0 - NBUSYBK1,0: バンク内容状況フラグ (Busy Bank Flag)

これらのフラグは表21-5.で示されるように選択したエンド・ポーントに対する多忙バンク数を示すためにハードウェアによって設定されます。

INエント、オペイントに対して、それは使用者によって満たされてIN転送の準備ができている 多忙ハンク数を示します。 OUTエント、オペントに対して、それはホストからの OUT転送単位 (Transaction)によって満たされた多忙ハンク数を示します。

表21-5. NBUSYBK1,07ラケの意味									
NBUSYBK1	NBUSYBK0	多忙バンク数							
0	0	全バンク空き							
0	1	1バンク多忙							
1	0	2バンク多忙							
1	1	(予約)							

21.19.7. エント・ホーイントX状態1レシ・スタ (USB Endpoint X Status 1 Register) UESTA1X

ピット	7	6	5	4	3	2	1	0	
(\$EF)	_	-	_	-	-	CTRLDIR	CURRBK1	CURRBK0	UESTA1X
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~3 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット2 - CTRLDIR: 制御転送方向 (Control Direction)

このフラグは設定(SETUP)パケットが受信された時にUSB制御器によって設定更新されます。このフラグは後続するパケットの方向を与えるので、デバッグ目的に使用できます。このフラグからの1読み込みは後続するパケットがIN要求用で、0読み込みは後続するパケットがOUT要求用であることを意味します。

■ ビット1,0 - CURRBK1,0: 現バンク番号 (Current Bnak)

これらのフラグは表21-6.で示されるように選択したエンドポイントで使用されている現在の バンク番号を示すためにハートウェアによって設定されます。これらのフラグは制御エントポイントに関係しません(制御エントポイントは2重ハンク形態に設定できません)。これらのフラグはデハッグ 目的に使用でき、2重ハンク形態のエントポイントでのデータ転送に対する任意機能です。

表21-6. CURI	RBK1,0フラク゛の	意味
CURRBK1	CURRBK0	現バンク番号
0	0	バンク0
0	1	バンク1
1	0	(予約)
1	1	(1/4/1)

21.19.8. エンドポイントX割り込み要求レジスタ (USB Endpoint X Interrupt Register) UEINTX

ピット	7	6	5	4	3	2	1	0	_
(\$E8)	FIFOCON	NAKINI	RWAL	NAKOUTI	RXSTPI	RXOUTI	STALLEDI	TXINI	UEINTX
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - FIFOCON: FIFO制御 (FIFO Control Bit)

このビットはソフトウェアによって0を書くことだけができます。このビットへの1書き込みは無効です。このビットの動きは選択したエンドポイントの方向に依存します。

・ OUTと制御(CONTROL)エント、ホーイントに対して:

このフラグは新規OUTメッセージが現在のバンク内に格納された時にUSB制御器によって設定(1)されます。この状況に於いてOUTデータ受信割り込み要求(RXOUTI)またはSETUP受信割り込み要求(RXSTPI)のフラグも同時に更新されます。このビットへの0書き込みは現在のバンクを開放して次のバンクに切り替えます。

・INエント、ポイントに対して:

このフラグは現在のバンクが空で次のデータ バイトを格納できる時にUSB制御器によって設定(1)されます。この状況に於いて送信可割り込み要求(TXINI)フラグも同時に更新されます。このビットへの0書き込みはFIFO内容を送信して次のバンクに切り替えます。

■ ビット6 - NAKINI: IN受信否定応答割り込み要求フラグ (NAK IN Received Interrupt Flag)

このフラケ はホストからのIN要求の応答で否定応答(NAK)ハント・シェーケが送られた時に設定(1)されます。このNAKINIフラケ はIN受信否定 応答割り込み許可(NAKINE)ビットが設定(1)されているなら、"USBエント・ホーイント割り込み"を生成することができます。このビットへの0書き 込みは割り込み元の受け取りを通知します(その前にUSBクロッケが許可されていなければなりません)。このビットへの1書き込みは無効です。

■ ビット5 - RWAL: 読み書き可フラグ (Read/Write Allowed Flag)

このフラク・はUSB制御器によって設定(1)され、制御エンド・ポイントを除く全てのエンド・ポイント形式に関係します。INエンド・ポイントについて、このフラク・は現バンクが一杯でない、換言するとファームウェアがFIFO(UEDATXレシ・スタ)内に最低1つ以上のハ・イトを押し込める時に設定(1)されます。OUTエンド・ポイントについて、現バンクが空でない、換言するとファームウェアがFIFO(UEDATXレシ・スタ)から読める時に設定(1)されます。不能応答(STALL)ハント・シェーク要求(STALLRQ)が設定(1)、またはエント・ボーイント異常の1つが設定(1)されている場合、このフラク・は設定(1)され得ません。

■ ビット4 - NAKOUTI: OUT受信否定応答割り込み要求フラグ (NAK OUT Received Interrupt Flag)

このフラグはホストからのOUT要求の応答で否定応答(NAK)ハンドシュークが送られた時にUSB制御器によって設定(1)されます。このNAK OUTIフラグはOUT受信否定応答割り込み許可(NAKOUTE)が設定(1)されているなら、"USBェンドポイント割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。





■ ビット3 - RXSTPI: SETUP受信割り込み要求フラグ(Received SETUP Interrupt Flag)

このフラケ はホストから新規の有効な(異常なしの)設定(SETUP) パケットが受信された時にUSB制御器によって設定(1)されます。このRXS TPIフラケ はSETUP受信割り込み許可(RXSTPE) ピットが設定(1)されているなら、"USBエンドポイント割り込み"を生成することができます。このピットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このピットへの1書き込みは無効です。

■ ビット2 - RXOUTI/KILLBK: OUTデータ受信割り込み要求フラグ (Received OUT Data Interrupt Flag)

エント、ポイントの方向に依存して、このビットは2つの機能を持ちます。

・エント゛ポペントOUT方向 (RXOUTIフラク゛)

このフラケ、は現ハ、ンクが新規ハ。ケットを含む時にUSB制御器によって設定(1)されます。このRXOUTIフラケ、はOUTデータ受信割り込み許可 (RXOUTE)ビットが設定(1)されているなら、"USBエンド・オイント割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

・エント、ポイントIN方向(KILLBKビット)

このビットへの1書き込みは最後に格納されたバンクを消去(無効化)します。この手続きは前もって格納されたエンドポイントを取り消すのに使用することができます。ソフトウェアによる解除(0)は無効です。失敗中止(Abort)でのより多くの詳細については133頁の「失敗中止(Abort)」をご覧ください。

■ ビット1 - STALLEDI: 不能応答送信完了/異常検出割り込み要求フラグ(STALLEDI Interrupt Flag)

このフラク・は不能応答(STALL)ハント・シェークが送出された時、または等時(Isochronuos)OUTエント・オーイントでCRC異常が検出された時に USB制御器によって設定(1)されます。このSTALLEDIフラク・は不能応答/異常検出割り込み許可(STALLEDE)ヒ・ットが設定(1)されているなら、"USBエント・オーイント割り込み"を生成することができます。このヒ・ットへの0書き込みは割り込み元の受け取りを通知します(その前にUSB/ロックが許可されていなければなりません)。このヒ・ットへの1書き込みは無効です。

■ ビット0 - TXINI: 送信可割り込み要求フラグ (Transmiter Ready Flag)

このフラク は現ハンクが空で満たすことができる時にUSB制御器によって設定(1)されます。このTXINIフラグ は送信可割り込み許可(TXIN E) ビットが設定(1)されているなら、"USBエント、"イント割り込み"を生成することができます。このビットへの0書き込みは割り込み元の受け取りを通知します(その前にUSBクロックが許可されていなければなりません)。このビットへの1書き込みは無効です。

21.19.9. エント・ホーイントX割り込み許可レシ、スタ (USB Endpoint X Interrupt Enable Register) UEIENX

ピット	7	6	5	4	3	2	1	0	_
(\$F0)	FLERRE	NAKINE	-	NAKOUTE	RXSTPE	RXOUTE	STALLEDE	TXINE	UEIENX
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - FLERRE:流れ異常割り込み許可(Flow Error Interrupt Enable Bit)

このビットへの1書き込みはオーバーフロー割り込み要求(OVERFI)またはアンダーフロー割り込み要求(UNDERFI)のフラグでの割り込みを許可します。オーバーフローやアンダーフローの割り込みはFLERREビットが1に設定され、ステータスレジ、スタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてOVERFIまたはUNDERFIが設定(1)された場合にだけ生成されます。

■ ビット6 - NAKINE: IN受信否定応答割り込み許可 (NAK IN Interrupt Enable Bit)

このビットへの1書き込みはIN受信否定応答割り込み要求(NAKINI)フラグでの割り込みを許可します。NAKIN割り込みはNAKINEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてNAKINIが設定(1)された場合にだけ生成されます。

■ ビット5 - Res: 予約 (Reserved)

このビットは予約されており、常に0として読めます。

■ ビット4 - NAKOUTE: OUT受信否定応答割り込み許可 (NAK OUT Interrupt Enable Bit)

このビットへの1書き込みはOUT受信否定応答割り込み要求(NAKOUTI)フラグでの割り込みを許可します。NAKOUT割り込みはNAKO UTEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてNAKOUTIが設定(1)された場合にだけ生成されます。

■ ビット3 - RXSTPE: SETUP受信割り込み許可 (Received SETUP Interrupt Enable Bit)

このビットへの1書き込みはSETUP受信割り込み要求(RXSTPI)フラグでの割り込みを許可します。SETUP受信割り込みはRXSTPEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてRXSTPIが設定(1)された場合にだけ生成されます。

ATmega8U2/16U2/32U2

■ ビット2 - RXOUTE: OUTデータ受信割り込み許可 (Received OUT Data Interrupt Enable Bit)

このビットへの1書き込みはOUTデータ受信割り込み要求(RXOUTI)フラグでの割り込みを許可します。OUT受信割り込みはRXOUTEビッ トが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてRXOUTIが設定(1)された場合にだけ生成されます。

■ ビット1 - STALLEDE: 不能応答/異常検出割り込み許可(Stalled Interrupt Enable Bit)

このビットへの1書き込みは不能応答/異常検出割り込み要求(STALLEDI)フラグでの割り込みを許可します。STALL送出割り込みは STALLEDEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてSTALLEDIが設定(1)された場合にだけ生成されます。

■ ビット0 - TXINE: 送信可割り込み許可 (Transmitter Ready Interrupt Enable Bit)

このビットへの1書き込みは送信可割り込み要求(TXINI)フラグでの割り込みを許可します。送信準備可割り込みはTXINEビットが1に設定され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが1を書かれ、そしてTXINIが設定(1)された場合にだけ生成されます。

21.19.10. エント・ホーイントX データ レシ・スタ (USB Endpoint X Data Register) UEDATX

ピット	7	6	5	4	3	2	1	0	
(\$F1)	DAT7	DAT6	DAT5	DAT4	DAT3	DAT2	DAT1	DAT0	UEDATX
Read/Write	R/W								
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - DAT7~0: データ (Data Bits)

USBデータェンド・ボーイントはUSB装置制御器とレジ、スタファイル間のデータ転送に使用される読み書きレジ、スタです。このレジ、スタへの書き込みは選択したエンド・ボーイントの現バンク内にデータハーイトを押し込みます。このレジ、スタの読み込みは選択したエンド・ボーイントの現バンク内からデータハーイトを引き出します。

21.19.11. エント・ホーイントX ハーイト数レシ・スタ (USB Endpoint X Byte Count Register) UEBCLX

ピット	7	6	5	4	3	2	1	0	UEBCLX
(\$F2)	BYCT7	BYCT6	BYCT5	BYCT4	BYCT3	BYCT2	BYCT1	BYCT0	
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~0 - BYCT7~0: バイト数 (Byte count Bits)

このレシブスタは読み込み専用です。その内容はUSB制御器によって更新されます。

・ INエント゛ホ゜イントに対して:

このレシ、スタは選択したエンド、ポイントの現ハ、ンク内に現在格納されているハ、イト数を含みます。このレシ、スタの内容はエンド、ポイント データ レシ、スタ への毎書き込みアクセス後に増加(+1)されます。

・OUTエント、ポイントに対して:

このレシ、スタは選択したエント、ポイントの現バンク内に受信したバイト数を含みます。このレシ、スタの内容はエント、ポイントデータレシ、スタへの毎書き込みアクセス後に減少(-1)されます。

21.19.12. エント・ホーイント割り込み要求レシ、スタ (USB Endpoint Interrupt Register) UEINT

ピット	7	6	5	4	3	2	1	0	
(\$F4)	_	-	-	EPINT4	EPINT3	EPINT2	EPINT1	EPINT0	UEINT
Read/Write	R	R	R	R	R	R	R	R	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~5 - Res: 予約 (Reserved)

これらのビットは予約されており、常に0として読めます。

■ ビット4~0 - EPINT4~EPINT0: エンドポイント割り込み要求フラグ(Endpoint Interrupts Bits)

これらのフラグは(エント、ホーイントX割り込み許可(UEINTX)レジスタに於いて最低1ビットが設定(1)で)USBエント、ホーイント割り込みが起きる時に USB制御器によって更新されます。この領域の各ビットはUSBエント、ホーイント割り込み要求を生成したエント、ホーイント番号を示します。これら (割り込み要求)の各ビットはそれら各々の割り込み元が取り扱われた時にハート・ウェアによって個別に解除(0)されます。






22. アナログ比較器

22.1. 概要

アナログ・比較器は非反転入力AINOピンと反転入力AINIピンの入力値を比較します。非反転AINOピンの電圧が反転AIN1ピンの電圧よりも高い時にACSRのアナログ・比較器出力はタイマ/カウンタ1の捕獲機能を起動するように設定できます。加えて、この比較器はアナログ・比較器専用の独立した割り込みを起動できます。使用者は比較器出力の上昇端、下降端、またはその両方で割り込み起動を選べます。この比較器とその周辺論理回路の構成図は図22-1.で示されます。



22.2. アナログ比較器用レジスタ

22.2.1. アナログ比較器 制御/状態レジスタ (Analog Comparator Control and Status Register) ACSR

ピット	7	6	5	4	3	2	1	0	_
\$30 (\$50)	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	ACSR
Read/Write	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	不定	0	0	0	0	0	

■ ビット7 - ACD: アナログ比較器禁止 (Analog Comparator Disable)

このビットが論理1を書かれると、アナログ比較器への電力がOFFにされます。このビットはアナログ比較器をOFFにするために何時でも設定(1)できます。これは活動動作やアイドル動作で電力消費を削減します。ACDビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、このビットが変更される時に割り込みが起こり得ます。

■ ビット6 - ACBG: 基準電圧選択 (Analog Comparator Bandgap Select)

このビットが設定(1)されると、内部基準電圧(公称1.1V)がアナログ比較器への非反転入力に置き換わります。本ビットが解除(0)されると、AIN0がアナログ比較器の非反転入力に印加されます。31頁の「内部基準電圧」をご覧ください。

■ ビット5 - ACO: アナログ比較器出力 (Analog Comparator Output)

アナログ比較器の出力は同期化され、その後に直接ACOへ接続されます。この同期化は1~2クロック周期の遅延をもたらします。

■ ビット4 - ACI: アナログ比較器割り込み要求フラグ (Analog Comparator Interrupt Flag)

このビットは比較器出力での出来事がACSRのアナログ比較器割り込み条件(ACIS1,0)ビットによって定義した割り込み方法で起動する時に設定(1)されます。ACSRのアナログ比較器割り込み許可(ACIE)ビットが設定(1)され、ステータス レジスタ(SREG)の全割り込み許可(I)ビットが設定(1)されていると、アナログ比較器割り込みルーチンが実行されます。対応する割り込み処理ベクタを実行すると、ACIはハードウェアによって解除(0)されます。代わりにこのフラグへ論理1を書くことによってもACIは解除(0)されます。

■ ビット3 - ACIE: アナログ比較器割り込み許可 (Analog Comparator Interrupt Enable)

ACIEL *ットが論理1を書かれ、ステータスレシ、スタ(SREG)の全割り込み許可(I)と、ットが設定(1)されていると、アナログ・比較器割り込みが活性(有効)にされます。論理0を書かれると、この割り込みは禁止されます。

■ ビット2 - ACIC: アナログ比較器捕獲起動許可 (Analog Comparator Input Capture Enable)

論理1を書かれると、このビットはアナログ比較器によって起動されるタイマ/カウンタ1の捕獲機能を許可します。この場合、比較器出力は比較器にタイマ/カウンタ1捕獲割り込みの雑音消去機能とエッジ選択機能を利用させる捕獲入力前置論理回路へ直接的に接続されます。 論理0を書かれると、アナログ比較器と捕獲機能間の接続は存在しません。比較器がタイマ/カウンタ1捕獲割り込みを起動するには、タイマ/カウンタ1割り込み許可レジスタ(TIMSK1)の捕獲割り込み許可(ICIE1)ビットが設定(1)されなければなりません。

ATmega8U2/16U2/32U2

■ ビット1,0 - ACIS1,0: アナログ比較器割り込み条件 (Analog Comparator Interrupt Mode Select)

これらのビットは比較器のどの事象がアナログ比較器割り込みを起動するのかを決めます。各種設定は表22-1.で示されます。

ACIS1,ACIS0ビットを変更する時にACSRのアナログ比較器割り込み許可(ACIE)ビットを解除(0)することによってアナログ比較器割り込みが禁止されなければなりません。さもなければ、これらのビットが変更される時に割り込みが起き得ます。

表22-1. アナログ比較器割り込み条件選択								
ACIS1	ACIS0	割り込み発生条件						
0	0	比較器出力の変移(トグル)						
0	1	(予約)						
1	0	比較器出力の下降端						
1	1	比較器出力の上昇端						

22.2.2. アナログ比較器入力多重器選択レジスタ (Analog Comparator Input Multiplexer) ACMUX

ピット	7	6	5	4	3	2	1	0	
(\$1D)	_	_	_	_	_	CMUX2	CMUX1	CMUX0	ACMUX
Read/Write	R	R	R	R	R	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7~3 - Res: 予約 (Reserved) (訳注:共通性から本項追加)

これらのビットは予約されており、常に0として読まれます。

■ ビット2~0 - CMUX2~0: アナログ比較器入力選択 (Analog Cmparator Selection Bits)

これらのビットの値はどのアナログ入力の組み合わせがアナログ比較器へ接続されるかを選びます。

各種設定は表22-2.で示されます。

表22-2. C	表22-2. CMUX2~0設定											
CMUX2	CMUX1	CMUX0	比較器負入力									
0	0	0	AIN1									
0	0	1	AIN2									
0	1	0	AIN3									
0	1	1	AIN4									
1	0	0	AIN5									
1	0	1	AIN6									
1	1	0	(予約)									
1	1	1	(予約)									

22.2.3. デジタル入力禁止レジスタ1 (Digital Input Disable Register 1) DIDR1

ピット	7	6	5	4	3	2	1	0	_
(\$7F)	_	AIN6D	AIN5D	AIN4D	AIN3D	AIN2D	AIN1D	AIN0D	DIDR1
Read/Write	R	R/W							
初期値	0	0	0	0	0	0	0	0	

■ **ビット7** - **Res**: **予約** (Reserved) (**訳注**:共通性から本項追加)

このビットは使用されず、常に0として読まれます。

■ ビット1,0 - AIN6D~AINOD: AIN6~0 デジタル入力禁止 (AIN6~0 Digital Input Disable)

このビットが論理1を書かれると、AINnピンのデジタル入力緩衝部が禁止されます。このビットが設定(1)されると、対応するポート入力レジスタのビット(PINxn)は常に0として読みます。AINnピンにアナログ信号が印加され、そのピンからのデジタル入力が必要とされない時にデジタル入力緩衝部での消費電力を削減するため、このビットは論理1を書かれるべきです。





23. デバッグWIRE 内蔵デバッグ システム

23.1. 特徴

- 完全なプログラムの流れ制御
- RESETピンを除くデジタルとアナログ両方でのチップ全機能のエミュレート
- 実時間(リアル タイム)動作
- シンボリック デ・バック・支援 (アセンブリ及びC言語または他の高位言語)
- 無制限数のプログラム中断点(ブレーク ポイント: ソフトウェア中断点使用)
- 邪魔しない動作
- 実デバイスと同じ電気的特性
- 自動設定システム
- 高速動作
- 不揮発性メモリのプログラミング

23.2. 概要

デバック、WIRE内蔵デバック、システムはCPUでのAVR命令実行、プログラムの流れ制御、各種不揮発性メモリのプログラミングのための1本線の双方向インターフェースを使用します。

23.3. 物理インターフェース

デバック、WIRE許可(DWEN)ヒュース、がプログラム(0)され、施錠ビットが非プログラム(1)にされると、対象デバイス内のデバック、WIREシステムが活性(有効)にされます。RESETポート ピンはプルアップ。許可のANDタイ(オープント・レイン)双方向I/Oピンとして設定され、対象デバイスとエミュレータ間の通信路になります。

図23-1.はエミュレータと許可したデバック、WIREでの対象MCUとの接続の図を示します。システムクロックはデバック、WIREによって影響を及ぼされず、常にCKSELヒュース、で選択したクロック元です。

デバッグWIREが使用されるシステムの設計時、正しい動作のために次の注意点が厳守されなければなりません。

- RESETt°ンのVCCへの直接的な接続では動作しません。
- RESETt°ンに挿入したコンデンサはデバッケWIRE使用時、切断されなければなりません。
- ■全ての外部リセット元は切断されなければなりません。

注: JTAGICEmk II のいくつかの公開版は5V動作時で8~14kΩのプルアップ抵抗を必要とするかもしれません。

23.4. ソフトウェア中断点(ブレーク ホ°イント)

ディック、WIREはAVRのBREAK命令によってプログラム メモリの中断点を支援します。AVR Studio®での中断点設定はプログラム メモリにBREAK命令を挿入します。BREAK命令で置換した(元の)命令は保存されます。プログラム実行が継続されるとき、プログラム メモリから継続される前に保存した命令が実行されます。一時停止(ブレーク)はプログラムにBREAK命令を置くことによって手動で挿入できます。

フラッシュ メモリは中断点が変更される度毎に再書き換えされなければなりません。これはデバッグWIREインターフェースを通してAVR Studio によって自動的に操作されます。従って中断点の使用はフラッシュ メモリのデータ保持力を低下させます。デバッグ目的に使用したデバイスは最終顧客へ出荷すべきではありません。

23.5. デバック WIREの制限

ディック、WIRE通信(dW)ピンは物理的に外部リセット(RESET)と同じピンに配置されます。従ってディック、WIREが許可されると、外部リセット元が支援されません。


デバック、WIREシステムは全速度、換言するとCPUのプログラムが走行する時に全I/O機能を正確エミュレートします。CPUが停止される時にデバッカ、(AVR Studio)経由でいくつかのI/Oレジスタをアクセスする間、注意が祓われなければなりません。この制限の詳細説明についてはデバック、WIRE資料をご覧ください(訳注:共通性から本行追加)。

プログラム(0)にしたDWENヒュース、は全休止形態でクロック系のいくつかの部分の走行を許可します。これは休止間中の消費電力を増加します。従ってDWENヒュース、はデバック、WIREが使用されない場合、禁止されるべきです。


23.6. デバッグWIRE用レジスタ

次項はデバッグWIREで使用するレジスタを記述します。

23.6.1. ティック WIRE データレジスタ (debugWIRE Data Register) DWDR



DWDRはMCU内で走行するプログラムからデバッガへの通信チャネルを提供します。このレジスタはデバッグWIREでだけアクセス可能で、従って通常動作で一般目的レジスタとして使用できません。



24. ブートローダ(書き込み中読み出し可能な自己プログラミング)

24.1. 特徴

- 書き込み中読める(Read-While-Write)自己プログラミング
- 柔軟性のあるブート ローダメモリ容量
- 高い安全性(柔軟な保護用の独立したブート施錠ビット)
- リセット ベクタ選択用の独立したヒューズ
- 最適化されたページ容量(注1)
- 効率的なコート・手法
- 効率的な読み-変更-書き(リート゛モデブァイ ライト)支援

注1: ページはプログラミング中に使用される多数のバイトから成るフラッシュ メモリの区画です(160頁の**表25-7**.参照)。このページ構成は通常動作に影響を及ぼしません。

24.2. 概要

ブートロータ・支援はMCU自身によるプログラムコート・のタ・ウンロート・とアップロート・用の真の書き込み中の読み出しが可能な自己プログラミング機構を提供します。この特徴はフラッシュメモリに常駐するブートロータ・プログラムを使用するMCUによって制御される柔軟な応用ソフトウェア更新を可能にします。フートロータ・プログラムはフラッシュメモリ内にコート・を書き(プログラム)、コート・を読み、またはプログラムメモリからコート・を読むのに、利用可能なデータインターフェースと関連する規約のどれもが使用できます。ブートロータ・領域内のプログラムコート・はフートロータ・メモリを含むフラッシュメモリ全体を書く能力を持ちます。従ってブートロータ・は自身をも変更でき、この機能がそれ以上必要とされないなら、そのコートから自身を消去することもできます。ブートロータ・メモリの容量はヒュース・で設定可能で、ブートロータ・は個別に設定可能な2組の独立したブート施錠ビットを持ちます。これは異なる保護レヘルを選択する独特な柔軟性を使用者に与えます。

24.3. フラッシュ メモリの応用領域とブート ローダ領域

フラッシュ メモリは応用領域とフ・ート ロータ・領域の2つの主な領域で構成されます(図24-2.参照)。各領域の容量は156頁の表24-8.と図24-2.で示されるようにBOOTSZヒュース・によって設定されます。これら2つの領域は個別の施錠ビットの組を持つため、異なる保護レベルを持てます。

24.3.1. 応用領域

応用領域は応用コート・を格納するのに使用されるフラッシュ メモリの領域です。応用領域用保護レベルは応用ブート施錠ビット(ブート施錠ビット0)によって選択できます(149頁の表24-2.参照)。応用領域から実行される時にSPM命令が禁止されるので、応用領域はどんなブートロータ・コート・も決して格納し得ません。

24.3.2. ブート ローダ領域 (BLS)

応用領域が応用コート、格納用に使用されるのに対して、SPM命令はBLSから実行する時にだけプログラミングを始められるので、ブートロータ、ソフトウェアはBLSに格納されなければなりません。SPM命令はBLS自身を含む全てのフラッシュ メモリをアクセスできます。ブートロータ、領域用保護レベルはブートロータ・施錠ビット(ブート施錠ビット))によって選択できます(149頁の表24-3.参照)。

24.4. フラッシュ メモリの書き込み中に読み出し可能な領域と不能な領域

どちらのアトレスがプログラミングされるかによって、CPUが書き込み中の読み出しを支援するか、ブートローダ、ソフトウェアが更新中にCPUが停止されるかのどちらです。上で記述されるようなBOOTSZヒュース、によって設定可能な2つの領域に加え、フラッシュ メモリは書き込み中読み出し可能な(RWW)領域と書き込み中読み出し不能な(NRWW)領域の2つの固定領域にも分けられます。RWWとNRWW領域間の境界は148頁の図24-2.と156頁の表24-9.で与えられます。この2つの領域間の主な違いを次に示します。

- RWW領域側に配置されたページを消去または書くとき、NRWW領域はその動作中に読むことができます。
- NRWW領域側に配置されたページを消去または書くとき、その全ての動作中にCPUは停止されます。

ブートロータ・ソフトウェア動作中、使用者ソフトウェアがRWW領域側に配置されるどのコート・も決して読めないことに注意してください。「書き込み中読み出し可能領域」という記述はプログラミング(消去または書き込み)される領域としての引用で、ブートロータ・ソフトウェアが更新中に実際に読まれる領域ではありません。

訳補: 上の記述はNRWW領域からRWW領域をプログラミングするという前提で、消去または書き込みを行う側ではなく、行われる側でこの名称が定義されていることを意味します。即ち、NRWW領域からRWW領域をプログラミングすると、NRWW領域のプログラムは通常通り動作する(即ち読める)ので、プログラミングされる側はRWW領域と名付けられ、この逆ではCPUが停止する(即ち読めない)ので、NRWW領域と名付けられているという意味です。





24.4.1. 書き込み中読み出し可能 (RWW) 領域


プートローダ、ソフトウェア更新がRWW領域側のペーシ、をプログラミングする場合、フラッシュメモリからコート、を読むことが可能ですが、NRWW領域に配置されるコート、だけです。プログラミング実行中、そのソフトウェアはRWW領域が決して読まれないことを保証しなければなりません。使用者ソフトウェアがプログラミング・中に(例えば、CALL,JMP,LPM系命令または割り込みによって)RWW領域側に配置されるコート、を読もうとすると、そのソフトウェアは未知の状態へ行き着くかもしれません。これを避けるために割り込みは禁止またはブートロータ、領域へ移動のどちらかにされるべきです。ブートロータ、領域は常にNRWW領域に配置されます。RWW領域が読み出しに対して妨げられている限り、SPM命令制御/状態レジスタ(SPMCSR)のRWW領域多忙(RWWSB)と、ットが論理1として読めます。プログラミングが完了した後、RWW領域に配置したコート、を読む前にRWWSBはソフトウェアによって解除(0)されなければなりません。RWWSBを解除(0)する方法の詳細については157頁の「SPM命令制御/状態レジスタ(SPMCSR)」をご覧ください。


24.4.2. 書き込み中読み出し不能 (NRWW) 領域

NRWW領域に配置したコードはブートロータ゛ソフトウェアがRWW領域内のヘ゜ーシ゛を更新する時に読めます。 ブートロータ゛コート゛がNRWW領域を更新するとき、全てのヘ゜ーシ゛消去またはヘ゜ーシ゛書き込み動作中にCPUが停止されます。

表24-1. 書き込み中読み出し可能機能

プログラミング中にZポインタで指定される領域	プログラミング中に読める領域	CPU動作	RWW機能支援
RWW領域	NRWW領域	通常動作	あり
NRWW領域	なし	停止	なし





注: 図内の各パラメータについては156頁の表24-8.で与えられます。

ATmega8U2/16U2/32U2

24.5. ブートローダ施錠ビット

ブート ロータ 能力が必要とされないなら、フラッシュ メモリ全体が応用コート 用に利用可能です。ブート ローダ は個別に設定可能な独立した2組のブート施錠ビットを持ちます。これは異なる保護レベルを選択する独特な柔軟性を使用者に与えます。

使用者は以下を選択できます。

- MCUによって更新するソフトウェアからフラッシュ メモリ全体を保護
- MCUによって更新するソフトウェアからフラッシュ メモリのフート ローダ領域だけを保護
- MCUによって更新するソフトウェアからフラッシュ メモリの応用領域だけを保護
- フラッシュ メモリ全体で更新するソフトウェアを許可

より多くの詳細については表24-2.と表24-3.をご覧ください。ブート施錠ビットはソフトウェアと直列または並列のプログラミング動作で設定(0)できますが、これらのビットはチップ消去指令によってのみ解除(1)できます。一般書き込み禁止(LB動作種別2)はSPM命令によるフラッシュメモリのプログラミングを制御しません。同様に、試みられたなら、一般読み書き禁止(LB動作種別3)はLPM命令とSPM命令による読み込みも書き込みも制御しません。(訳補:一般LBはLPM/SPM命令に関して無関係の意)

表24-2. 応用領域に対する保護種別(0=プログラム、1=非プログラム)

BLB0 動作種別	BLB02	BLB01	保護種別
1	1	1	LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令は応用領域に書くことを許されません。
3	0	0	SPM命令による応用領域への書き込みと、ブートローダ領域でのLPM命令による応用 領域からの読み込みが許されません。(<mark>注</mark>)
4	0	1	ブートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(注)

注: BLB02=0で、割り込みベクタがブート ローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。

表24-3. ブートローダ領域に対する保護種別(0=プログラム、1=非プログラム)

BLB1 動作種別	BLB12	BLB11	保護種別
1	1	1	LPM, SPM命令がブートローダ領域をアクセスすることに対して制限はありません。
2	1	0	SPM命令はブートローダ領域に書くことを許されません。
3	0	0	SPM命令によるブートローダ領域への書き込みと、応用領域でのLPM命令によるブートローダ領域からの読み込みが許されません。(<mark>注</mark>)
4	0	1	応用領域でのLPM命令によるブートローダ領域からの読み込みが許されません。(注)

注: BLB12=0で、割り込みベクタが応用領域に配置されていると、ブートローダ領域での実行時に割り込みが禁止されます。





24.6. ブートローダ プログラムへの移行

ブートローダは3つの異なる状況で実行できます。

24.6.1. 通常応用状況

応用プログラムから無条件分岐(Jump)またはサブルーチン呼び出し(Call)を行ってください。これはUSART、SPIまたはUSB経由で受信した指令のような起点によって始められるかもしれません。

24.6.2. ブート リセット ヒュース゛

リセット後にリセット ベクタがブート ローダ領域開始アトンスを指示するようにブート リセット(BOOTRST)ヒューズをプログラム(0)できます。この場合、ブートローダがリセット後に開始されます。応用コート、が設定された(書かれた)後、そのプログラム(ブートロータ゛)は応用コート、の実行を開始することができます。このヒュースがMCU自身によって変更できないことに注意してください。これは一旦ブートリセット ヒュース、がプログラム(0)されると、リセット ペクタは常にブートロータ゛リセットを指示し、このヒュース、が直列プログラミングまたは並列プログラミング インターフェースを通してのみ変更できることを意味します。

表24-4. ブート リセット ヒュース (0=プログラム、1=非プログラム)

BOOTRST		リセット後実行開始アト゛レス (リセット ヘ゛クタ)
0	ブート ロータ゛リセット	ブートローダ 開始アドレス (156頁の 表24-8 .参照)
1	応用リセット	\$0000


24.6.3. 外部ハート・ウェア状況

リセット下の特別なハート・ウェア条件でブート ローダの実行がリセット後に強制されるようにハート・ウェア ブート許可(HWBE)ヒューズをプログラム(0)できます(表24-5.をご覧ください)。

HWBEヒュース・許可時、ALE/HWBピンはリセット間に入力として設定され、リセットの上昇端中に採取されます。リセットの上昇端の間中でALE/HWBピンが0のとき、リセット ベクタはブート ローダ リセット アドレスとして設定され、ブート ローダが実行されます(図24-3.をご覧ください)。

表24-5. ハート・ウェア ブート許可ヒュース (0=プログラム、1=非プログラム)

HWBE	リセット後実行開始アト゛レス (リセット ヘ゛クタ)
0	PD7/HWBピンはリセット後の強制ブート ローダ実行に使用できません。
1	PD7/HWBピンはリセット後の強制ブート ローダ実行のために、リセットの間に使用されます。




24.7. 自己プログラミング中のフラッシュ メモリのアドレス指定

Zポインタ(レジスタ)はSPM命令でのアドレス指定に使用されます。Zポインタはレジスタ ファイル内のZHとZLのZレジスタから成ります。実際に使用されるビット数は実装依存です。(訳注:共通性から下図追加)

ピット	15	14	13	12	11	10	9	8
ZH (R31)	Z15	Z14	Z13	Z12	Z11	Z10	Z9	Z8
ピット	7	6	5	4	3	2	1	0
ZL (R30)	Z7	Z6	Z5	Z4	Z3	Z2	Z1	Z0

フラッシュ メモリがペーシ で構成されるため(160頁の表25-7.参照)、プログラム カウンタ(アト・レス ポインタ)は2つの違う領域を持つように扱われます。1つの領域は下位側ビットから成り、ペーシ・内の語(ワート・)をアト・レス指定し、一方上位側ビットはそのペーシ・をアト・レス指定します。これは図24-4.で示されます。ペーシ・消去とペーシ・書き込み操作が個別にアト・レス指定されることに注意してください。従ってブートロータ・ソフトウェアはペーシ・消去とペーシ・書き込み操作の両方で同じペーシ・をアト・レス指定することが最も重要です。一旦プログラミング・操作が開始されると、このアト・レスはラッチされ、Zポインタは他の操作に使用できます。

Zポインタを使用しないSPM操作はブート ローダ施錠ビット設定だけです。この操作でZレジスタの内容は無視され、無効です。(<mark>訳注</mark>:共通性から前2行追加)LPM命令はアドレスを格納するのにZポインタを使用します。この命令はフラッシュ メモリのバイト単位をアドレス指定するのでZポインタの最下位ビット(Zo)も使用されます。



24.8. フラッシュ メモリの 自己プログラミング

プログラム メモリはヘーシ 単位形式で更新されます。ヘーシー 時緩衝部へ格納したデータでヘージを書く前にそのヘージが消去されなければなりません。ヘージー 時緩衝部はSPM命令使用時毎の1語(ワート)で満たされ、この緩衝部はヘージ消去命令前、またはヘージ消去とヘージ書き込み操作間のどちらかで満たすことができます。

- 手段1 (ページ消去前の一時緩衝部格納)
 - (1) ページー 時緩衝部を満たしてください。
 - ② ペーシー消去を実行してください。
 - ③ ページ書き込みを実行してください。
- 手段2 (ページ消去後の一時緩衝部格納)
 - (1) ペーシ 消去を実行してください。
 - ② ページー 時緩衝部を満たしてください。
 - ③ ページ書き込みを実行してください。

へ°ーシ'の一部の変更だけが必要な場合、消去前にへ°ーシ'の残す部分は(例えばへ°ーシ'一時緩衝部に)保存されなければならず、その後に改めて書かれます。**手段1**.を使用する場合、初めにへ°ーシ'を読んで必要な変更を行い、その後に変更したデータを書き戻すことを使用者ソフトウェアに許す効率的な読みー修正ー書き(リート' モデ'ファイライト)機能をブート ロータ'が提供します。**手段2**.が使用される場合、へ°ーシ'が既に消去されているため、格納中の旧データを読むことができません。へ°ーシ'一時緩衝部は乱順でアクセスできます。へ°ーシ'消去とへ°ーシ'書き込み操作の両方で使用されるへ°ーシ'アト・レスは同じへ°ーシ'をアト・レス指定することが非常に重要です。アセンブリ言語でのコート'例については155頁の「アセンブリ言語による簡単なブ・トロータ'例」をご覧ください。





24.8.1. SPM命令によるページ消去の実行

へ。一ジ消去を実行するにはZポインタにアドレスを設定してSPM命令制御/状態レジスタ(SPMCSR)に'X0000011'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。ヘ゜ージ゙アドレスはZポインタのPCPAGEに書かれなければなりません。この操作中、Zポインタの他のビットは無視されます。

- RWW領域のページ消去 : ページ消去中、NRWW領域は読めます。
- NRWW領域のページ消去:ページ消去中、CPUは停止されます。

24.8.2. ページー時緩衝部の設定(ページ設定)

命令語(ワード)を(ページ一時緩衝部に)書くにはZポインタにアドレス、R1:R0にデータを設定してSPMCSRに'00000001'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。ZポインタのPCWORDの内容は一時緩衝部のデータのアドレスに使用されます。一時緩衝部はページ書き込み操作後、またはSPMCSRのRWWSREビット書き込みによって自動的に消去されます。システム リセット後も消去されています。一時緩衝部を消去せずに各アドレスへ複数回書くことができないことに注意してください。

注: SPMページ設定操作の途中でEEPROMが書かれると、設定した全データが失われます。

24.8.3. ページ書き込みの実行

ぺーシ`書き込みを行うにはZポインタにアドレスを設定してSPMCSRに'X0000101'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。R1とR0のデータは無視されます。ページ アドレスは(Zポインタの)PCPAGEに書かれなければなりません。Zポインタの他のビットは0を書かれなければなりません。

- RWW領域のページ書き込み:ページ書き込み中、NRWW領域は読めます。
- NRWW領域のページ書き込み:ページ書き込み中、CPUは停止されます。

24.8.4. SPM操作可割り込みの使用法

SPM操作可割り込みが許可されると、SPMCSRのSPMENt'ットが解除(0)されている時にSPM操作可割り込みが継続的に発生します。これはソフトウェアでSPMCSRをホーリングする代わりにこの割り込みが使用できることを意味します。SPM操作可割り込みを使用するとき、割り込みが読み出しに対して防がれる時にRWW領域をアクセスするのを避けるために、割り込み、ブクタはブートローダ領域(BLS)へ移動されるべきです。割り込み(ヘブクタ)の移動法は38頁の「割り込み」で記述されます。

24.8.5. ブートローダ領域更新中の考慮

ブート施錠ビット11(BLB11)が非プログラム(1)にされたままとすることによって使用者がブートローダ領域に更新を許す場合、特別な注意が 祓われなければなりません。ブートローダ自身への予期せぬ書き込みはブートローダ全体を不正にし得て、更にソフトウェアの更新が不可能 になるかもしれません。ブートローダ自体の変更が必要ないなら、内部ソフトウェアのどんな変更からもブートローダを保護するためにブート施錠ビット11(BLB11)をプログラム(0)することが推奨されます。

24.8.6. 自己プログラミング中のRWW領域読み込みの防止

自己プログラミング中(ペーン)消去もペーン・書き込みも)、RWW領域は読み出しに対して常に防がれます。使用者ソフトウェアそれ自身が自己プログラミング操作中にこの領域がアトレス指定されるのを防止しなければなりません。SPMCSRのRWWSBはRWW領域が多忙である限り設定(1)されます。自己プログラミング中の割り込みベクタ表は38頁の「割り込み」で記述されるようにフートローダ領域(BLS)へ移動されるべきか、または割り込みが禁止されなければなりません。プログラミングが完了した後にRWW領域をアトレス指定する前に、使用者ソフトウェアはRWWSREの書き込みによってRWWSBを解除(0)しなければなりません。例については155頁の「アセンブリ言語による簡単なブートローダ例」をご覧ください。

24.8.7. SPM命令によるブートローダ施錠ビットの設定

ブートロータ・施錠ビットを解除(0)するには希望したデータをR0に設定してSPMCSRに'X0001001'を書き、SPMCSR書き込み後4クロック周期内にSPM命令を実行してください。アクセス可能な施錠ビットはMCUによるどのソフトウェア更新からも応用とブートロータ・領域を保護できるブート施錠ビットだけです。

ピット	7	6	5	4	3	2	1	0
R0	1	1	BLB12	BLB11	BLB02	BLB01	1	1

フラッシュ メモリのアクセスに影響を及ぼすブート ローダ施錠ビットの各種設定法については**表24-2**.と**表24-3**.をご覧ください。

R0のビット5~2が解除(0)される場合、SPMCSRでSPMENとプート施錠ビット設定(BLBSET)ビットが設定(1)された後4クロック周期内にSPM命令が実行されると、対応するブート施錠ビットがプログラム(0)されます。この操作中、Zポインタは関係ありませんが、将来との共通性のために(施錠ビット読み出しに使用されるのと同じ)\$0001でZポインタを設定することが推奨されます。将来との共通性のため、施錠ビット書き込み時、R0のビット7,6,1,0は1に設定することも推奨されます。施錠ビットをプログラミングするとき、この操作中に全てのフラッシュメモリは読むことができます。

24.8.8. SPM命令での書き込み時のEEPROM書き込みによる妨害

EEPROM書き込み動作がフラッシュ メモリへの全ソフトウェア プログラミングを妨げることに注意してください。ソフトウェアからのヒューズと施錠ビット読み出しもEEPROM書き込み動作中、妨げられます。使用者はEEPROM制御レジスタ(EECR)のEEPROMプログラム許可(EEPE)ビットを検査し、SPM命令制御/状態レジスタ(SPMCSR)へ書く前にこのビットが解除(0)されているのを確認することが推奨されます。

24.8.9. ソフトウェアからのヒュース、ビットと施錠ビットの読み出し

ソフトウェアからヒューズと施錠ビットの両方を読めます。施錠ビットを読むにはZポインタに\$0001を設定してSPMCSRのSPMENとプート施錠ビット設定(BLBSET)ビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後の3CPU周期内にLPM命令が実行されると、施錠ビットの値が転送先レジスタに格納されます。SPMENとBLBSETビットは施錠ビット読み出しの完了で、または3CPU周期内にLPM命令が実行されないか、または4CPU周期内にSPM命令が実行されない物、または4CPU周期内にSPM命令が実行されない場合、自動的に解除(0)されます。SPMENとBLBSETビットが解除(0)されると、LPMは命令セット手引書で記述されるように動作します。

ピット	7	6	5	4	3	2	1	0
Rd	-	-	BLB12	BLB11	BLB02	BLB01	LB2	LB1

ヒュース・下位ビットを読む手順は上記の施錠ビット読み出しと同様です。ヒュース・下位ビットを読み出すにはZポインタに\$0000を設定してSPM CSRのSPMENとBLBSETビットを設定(1)してください。SPMENとBLBSETビットがSPMCSRに設定された後3CPU周期内にLPM命令が実行されると、以下で示されるようにヒュース・下位ビット(FLB)の値が転送先レジスタに格納されます。ヒュース・下位ビットの配置と詳細な記述については159頁の表25-5.を参照してください。

ピット	7	6	5	4	3	2	1	0
Rd	FLB7	FLB6	FLB5	FLB4	FLB3	FLB2	FLB1	FLB0

同様に、ヒュース・上位ビットを読むにはZポインタに \$0003を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後3周期内にLPM命令が実行されると、以下で示されるようにヒュース・上位ビット(FHB)の値が転送先レシ、スタに格納されます。ヒュース・上位ビットの配置と詳細な記述については159頁の表25-4.を参照してください。

ピット	7	6	5	4	3	2	1	0
Rd	FHB7	FHB6	FHB5	FHB4	FHB3	FHB2	FHB1	FHB0

拡張ヒュース、ビットを読む時はZポインタに<mark>\$0002</mark>を設定してください。SPMENとBLBSETビットがSPMCSRで設定(1)された後3周期内にLPM命令が実行されると、以下で示されるように拡張ヒュース、ビット(EFB)の値が転送先レジスタに格納されます。拡張ヒュース、ビットの配置と詳細な記述については159頁の表25-3.を参照してください。

ピット	7	6	5	4	3	2	1	0
Rd	-	-	-	-	EFB3	EFB2	EFB1	EFB0

プログラム(0)されたヒューズと施錠ビットは0として読めます。 非プログラム(1)にされたヒューズと施錠ビットは1として読めます。

24.8.10. ソフトウェアからの識票列読み出し

ソフトウェアから識票列を読むには表24-6.で与えられる識票バイトアトレスをZポインタに設定して、SPMCSRのSPMENと識票列読み出し(SIGRD)ビットを設定(1)してください。SPMENとSI GRDビットがSPMCSRに設定された後3CPU周期内にLPM命令が実行されると、識票バイト値が転送先レシ、スタに格納されます。SPMENとSIGRDビットは識票バイト読み出しの完了で、または3CPU周期内にLPM命令が実行されない場合、自動的に解除(0)されます。SPME NとSIGRDビットが解除(0)されると、LPMはAVR命令セット手引書で記述されるように動作します。

ATmega8U2/16U2/32U2は識票列に配置された10小小の固有の通番を含みます。この固有通番は装置列挙(接続認識)処理に於けるUSB通番として使用できます。この固有通番をアクセスするためのポインタアトレスは表24-6.で与えられます。

衣24-0. 畝赤列バル人一見							
識票バイト	Zポインタ アドレス						
デバイス識悪バイト1	\$0000						

HeV >1 C I .	21/12/11/27
デバイス識票バイト1	\$0000
デバイス識票バイト2	\$0002
デバイス識票バイト3	\$0004
RC発振器校正値	\$0001
固有の通番	\$000E~\$0018

注: 他の全てのアドレスは将来の使用に 対して予約されています。





24.8.11. フラッシュ メモリ データ化けの防止

低VCCの期間中、CPUとフラッシュメモリの正しい動作に対して供給電圧が低すぎるためにフラッシュメモリのプログラムが不正にされ得ます。これらの問題はフラッシュメモリを使用する基板段階の装置と同じで、同じ設計上の解決策が適用されるべきです。

フラッシュ メモリのプログラム化けは電圧が低すぎる時の2つの状態によって起こされます。1つ目としてフラッシュ メモリへの通常の書き込み手順は正しく動作するための最低電圧が必要です。2つ目として供給電圧が低すぎると、CPU自身が命令を間違って実行し得ます。フラッシュ メモリ化けは次の推奨設計によって容易に避けられます(1つは必須)。

- そのシステムでブート ローダ 更新が必要ない場合、どんなブート ローダ ソフトウェア更新をも防ぐためにブート ローダ 施錠ビットをプログラム(0)してください。
- 不十分な供給電源電圧の期間中、AVR RESETを活性(Low)に保ってください。これは動作電圧が検出電圧と一致するなら、内部 低電圧検出器(BOD)を許可することによって行えます。そうでなければ外部低VCCリセット保護回路が使用できます。書き込み操作 進行中にリセットが起こると、その書き込み動作は供給電源電圧が充分であれば完了されます。
- 低VCCの期間中、AVRコアをパワーダウン休止動作に保ってください。これはCPUが命令の復号と実行を試みるのを防ぎ、SPMCSR 従ってフラッシュ メモリを予期せぬ書き込みから効果的に保護します。

24.8.12. SPM命令使用時のフラッシュ メモリ用プログラミング(書き込み)時間

校正された内蔵RC発振器がフラッシュ メモリ アクセス時間に使用されます。表24-7.はCPUからのフラッシュ メモリ アクセスに対する代表的なプログラミング時間を示します。

表24-7. SPM命令によるフラッシュ メモリのプログラミング時間

項目	Min	Max
SPM命令によるフラッシュ書き込み(ページ消去、ページ書き込み、施錠ビット書き込み)	3.7ms	4.5ms

24.8.13. アセンブリ言語による簡単なブートローダ例

このルーチンはRAMからフラッシュメモリへ1ペーシ、のデータを書きます。RAM内の最初のデータ位置はYレシ、スタによって指示され、フラッシュメモリ内の最初のデータ位置はZレシ、スタによって指示されます。異常処理は含まれません。このルーチン(少なくともSPMJサブルーチン)はブートローダ、領域側に配置されなければなりません。NRWW領域側のコート、だけが自己プログラミング(ペーシ、消去とページ・書き込み)中に読めます。使用レシ、スタはRO,R1,TMP,CNTL,CNTH,SPMCで、レシ、スタの保存と復帰はこのルーチン内に含まれず、使用レシ、スタはコート・量を犠牲にすれば最適化できます。割り込み表がブートローダ、領域に移動されるか、割り込みが禁止されるかのどちらかが前提です。

ページ内データが256バイト以下の場合は計数器上位が不要になります。また関連する命令も変更になります。これらの部分を赤字で示します(訳注:本行は以下のプログラム補正に対応して追加しました)。

ラヘ゛ル	命令		注釈
	. EQU . ORG	PGSZB = PAGESIZE*2 SMALLBOOTSTART	;PGSZBはページ内のバイト数です。(PAGESIZEはワード数) ;
WRPG:	LDI CALL	SPMC, (1< <pgers)+(1<<selfprgen) SPMJ</pgers)+(1<<selfprgen) 	; [^゚ージ消去] ; ^゚ージ消去SPMCSR値を取得 ; ^゚ージ消去 ; [RWW領域読み出し再許可]
	LDI CALL	SPMC, (1< <rwwsre)+(1<<selfprgen) spmj<="" td=""><td>;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;[RAMからフラッシュ ヘーシー・中緩衝部へ転送]</td></rwwsre)+(1<<selfprgen)>	;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;[RAMからフラッシュ ヘーシー・中緩衝部へ転送]
WLP:	LDI LDI LD LD LDI CALL ADIW SBIW BRNE	CNTL, LOW (PGSZB) CNTH, HIGH (PGSZB) RO, Y+ R1, Y+ SPMC, (1< <selfprgen) 2="" cnth:="" cntl,="" spmj="" td="" wlp<="" zh:="" zl,=""><td>, 「(AMM)・3/9/9/1代)</td></selfprgen)>	, 「(AMM)・3/9/9/1代)
	SUBI SBCI LDI CALL	ZL, LOW (PGSZB) ZH, HIGH (PGSZB) SPMC, (1< <pgwrt)+(1<<selfprgen) spmj<="" td=""><td>;フラッシュメモリページ書き込み</td></pgwrt)+(1<<selfprgen)>	;フラッシュメモリページ書き込み
	LDI CALL	SPMC, (1< <rwwsre)+(1<<selfprgen) SPMJ</rwwsre)+(1<<selfprgen) 	;[RWW領域読み出し再許可] ;RWW領域読み出し許可SPMCSR値を取得 ;RWW領域読み出し許可 ;[読み戻し照合(任意)]
	LDI LDI SUBI SBCI	CNTL, LOW (PGSZB) CNTH, HIGH (PGSZB) YL, LOW (PGSZB) YH, HIGH (PGSZB)	; ハイト計数器を初期化 ; (削除) ; RAMデータ先頭にポインタを復帰
RLP:	LPM LD CPSE JMP	RO, Z+ R1, Y+ RO, R1 ERROR	; フラッシュ メモリから1バイト取得(ポインタ進行) ; RAMから1バイト データを取得(ポインタ進行) ; 値一致でスキップ ; 不一致で異常処理へ
;	SBIW BRNE	CNTH:CNTL, 1 RLP	;計数器を減数 (SUBI) ;指数器を減数 (Media)
RTN:	IN SBRS RET	TMP, SPMCSR TMP, RWWSB	; [RWW領域へ復帰] ; SPM命令制御/状態レシ、スタ値を取得 ; RWW領域多忙でスキップ。 ; 準備可で呼び出し元へ復帰
,	LDI CALL RJMP	SPMC, (1< <rwwsre)+(1<<selfprgen) SPMJ RTN</rwwsre)+(1<<selfprgen) 	; [RWW領域読み出し再許可] ; RWW領域読み出し許可SPMCSR値を取得 ; RWW領域読み出し許可 ; RWW領域準備可まで待機へ ; [SPM命令実行サブルーチン]
SPMJ:	IN SBRC RJMP	TMP, SPMCSR TMP, SELFPRGEN SPMJ	, [SFM 市 元 美 1] リアルーリン] ; SPM 命 令 制 御 / 状態レシ ブスタ値 を 取 得 ; 操 作 可 能 (直 前 の SPM 完 了) で スキップ ; 操 作 可 ま で 待 機
;	IN	TMP, SREG	; ステータス レシ スタ値を保存
WAIT:	CLI SBIC RJMP	EECR, EEPE WAIT	;全割り込み禁止 ;EEPROMプログラミンク・中以外でスキップ ;EEPROMプログラミンク・完了まで待機
;	OUT SPM	SPMCSR, SPMC	;SPM動作指定 · 対CSDM動作字行
	OUT RET	SREG, TMP	;対応SPM動作実行 ;ステータス レジスタ値を復帰 ;呼び出し元へ復帰

(訳注) ATmega8U2では上記のCALL,JMP命令をRCALL,RJMP命令に置換してください。





24.8.14. ATmega8U2/16U2/32U2用ブートローターのパラメータ

自己プログラミングの記述で使用したパラメータは表24-8.~10.で与えられます。

表24-8. 応用領域とブートローダ領域の分割設定 (上段:ATmega8U2、中段:ATmega16U2、下段:ATmega32U2)

DOOTS71	BOOTSZ1 BOOTSZ0		ダ領域	アト・レス範囲					
6001321	6001320	容量(ワード)	ページ数	応用プログラム領域	ブート ローダプログラム領域	ブート リセット アトレス			
1	1	256	4	\$0000~\$0EFF \$0000~\$1EFF \$0000~\$3EFF	\$1F00~\$1FFF \$1F00~\$1FFF \$3F00~\$3FFF	\$0F00 \$1F00 \$3F00			
1	0	512	8	\$0000~\$0DFF \$0000~\$1DFF \$0000~\$3DFF	\$0E00~\$0FFF \$1E00~\$1FFF \$3E00~\$3FFF	\$0E00 \$1E00 \$3E00			
0	1	1024	16	\$0000~\$0BFF \$0000~\$1BFF \$0000~\$3BFF	\$0C00~\$0FFF \$1C00~\$1FFF \$3C00~\$3FFF	\$0C00 \$1C00 \$3C00			
0	0	2048	32	\$0000~\$07FF \$0000~\$17FF \$0000~\$37FF	\$0800~\$0FFF \$1800~\$1FFF \$3800~\$3FFF	\$0800 \$1800 \$3800			

(ペーシ 容量=64語=128 バイト)

注: 各種BOOTSZヒュース、設定は図24-2.で示されます。

表24-9. RWW領域とNRWW領域の範囲(上段:ATmega8U2、中段:ATmega16U2、下段:ATmega32U2)

領域	ページ数	アドレス範囲
書き込み中読み出し可能(RWW)領域	32 96 224	\$0000~\$07FF \$0000~\$17FF \$0000~\$37FF
書き込み中読み出し不能(NRWW)領域	32	\$0800~\$0FFF \$1800~\$1FFF \$3800~\$3FFF

注: これら2つの領域についての詳細に関しては148頁の「書き込み中読み出し可能(RWW)領域」と「書き込み中読み出し不能 (NRWW)領域」をご覧ください。

表24-10. 図24-4.で使用した各変数説明とZポインタの配置(上段:ATmega8U2、中段:ATmega16U2、下段:ATmega32U2)

亦料々	対応	値	意味				
変数名	PC	Zポインタ (注)	志 怀				
PCMSB	PC11 PC12 PC13		(プログラム カウンタは12ビット、PC11~0) プログラム カウンタの最上位ビット。(プログラム カウンタは13ビット、PC12~0) (プログラム カウンタは14ビット、PC13~0)				
PAGEMSB	PC5		1〜〜・ジ内に使用される語(ワード)アドレスの最上位ビット。 (〜゚ージ内の64語(ワード)には6ビット PC5〜0が必要)				
ZPCMSB		Z12 Z13 Z14	PCMSBに配置される(対応する)Zレジスタ内のビット。 (Z0が使用されないため、ZPCMSB=PCMSB+1)				
ZPAGEMSB		Z6	PAGEMSBに配置される(対応する)Zレジスタ内のビット。 (Zoが使用されないため、ZPAGEMSB=PAGEMSB+1)				
PCPAGE	PC11~6 PC12~6 PC13~6	Z12~7 Z13~7 Z14~7	プログラム カウンタ ペーシ゛アト゛レス:ペーシ゛消去とペーシ゛書き込み用のペーシ゛選択				
PCWORD	PC5~0	Z6~1	プログラム カウンタ 語(ワート)アドレス:一時緩衝部格納用語(ワート)選択 (ペーシ)書き込み操作中は0でなければなりません。)				

注: ZPCMSBより上位のビットは常に無視されます。

Z0:全てのSPM命令に対してOであるべきで、LPM命令に対するバイ選択です。

自己プログラミング中のZポインタの使用についての詳細に関しては151頁の「**自己プログラミング中のフラッシュ メモリのアドレス指定**」をご覧ください。

(訳注) 原書に於ける表23-8.,11.,14.、表23-9.,12.,15.、表23-10.,13.,16.は各々表24-8.、表24-9.、表24-10.として纏めました。

24.9. ブートローダ関係レジスタ

24.9.1. SPM命令制御/状態レジスタ (Store Program Memory Control and Status Register) SPMCSR

このレジスタはブートローダ動作を制御するために必要とされる制御ビットを含みます。

ピット	7	6	5	4	3	2	1	0	
\$37 (\$57)	SPMIE	RWWSB	SIGRD	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	SPMCSR
Read/Write	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	
初期値	0	0	0	0	0	0	0	0	

■ ビット7 - SPMIE: SPM操作可割り込み許可(SPM Interrupt Enable)

SPMIEL「ットが1を書かれ、ステータスレジスタ(SREG)の全割り込み許可(I)じットが設定(1)されているなら、SPM操作可割り込みが許可されます。SPM操作可割り込みはSPMCSRのSPM操作許可(SPMEN)じットが解除(0)されている限り実行されます。

■ ピット6 - RWWSB : RWW領域多忙 (Read-While-Write Section Busy)

RWW領域に自己プログラミング(ペーシ)消去またはページ書き込み)操作が開始されると、RWWSBがハートウェアによって設定(1)されます。 RWWSBビットが設定(1)されると、RWW領域はアクセスできません。自己プログラミングが完了された後にRWWSREビットが1を書かれると、このRWWSBビットは解除(0)されます。同様に、ページ設定操作が開始されると、RWWSBビットは自動的に解除(0)されます。

■ ビット5 - SIGRD: 識票列読み出し(Signature Row Read)

このビットがSPMENと同時に1を書かれると、次の3クロック周期内のLPM命令は識票列からバイトを転送先レジスタに読みます。詳細については153頁の「ソフトウェアからの識票列読み出し」をご覧ください。SIGRDとSPMENが設定(1)された後の4クロック周期内のSPM命令は無効です。この操作は将来の使用に対して予約されており、使用されるべきではありません。

■ ビット4 - RWWSRE: RWW領域読み出し許可 (Read-While-Write Section Read Enable)

RWW領域にプログラミング(ペーシ)消去またはペーシi書き込み)すると、RWW領域は(RWWSBがハートウェアによって設定(1)され)読み出しに対して防がれます。RWW領域を再許可するために使用者ソフトウェアはプログラミングが完了(SPMENが解除(0))されるまで待たねばなりません。その後、RWWSREtットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令がRWW領域を再許可します。ペーシ消去またはペーシi書き込みでフラッシュメモリが多忙(SPMEN=1)の間、RWW領域は再許可できません。フラッシュメモリが設定されている間にRWWSREtットが書かれると、フラッシュメモリ設定操作は失敗し、設定したデータが失われます。

■ ビット3 - BLBSET : プート施錠ビット設定 (Boot Lock Bits Set)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はR0のデータに従ったブート施錠ビットを設定します。R1のデー タとZポインタのアドレスは無視されます。BLBSETビットは施錠ビットの設定完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。

SPMCSRでBLBSETとSPMENが設定(1)された後の3クロック周期内の(E)LPM命令は(ZポインタのZ0によって)ヒューズビットまたは施錠ビットのどちらかを転送先レジスタに読みます。詳細については153頁の「ソフトウェアからのヒューズビットと施錠ビットの読み出し」をご覧ください。

■ ビット2 - PGWRT : ページ書き込み (Page Write)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令は一時緩衝部に格納したデータでページ書き込みを実行します。 ページアドレスはZポインタの上位部から取得されます。RIとROのデータは無視されます。PGWRTビットはページ書き込みの完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の書き込み動作中にCPUは停止されます。

■ ビット1 - PGERS: ページ消去 (Page Erase)

このビットがSPMENと同時に1を書かれると、次の4クロック周期内のSPM命令はページ消去を実行します。 ページアドレスはZポインタの上位部から取得されます。R1とR0のデータは無視されます。PGERSビットはページ消去の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。NRWW領域がアドレス指定されると、ページ全体の消去中にCPUは停止されます。

■ ビットO - SPMEN: SPM操作許可 (Store Program Memory Enable)

このビットは次の4クロック周期間のSPM命令を許可します。このビットがRWWSRE、BLBSET、PGWRT、PGERSのどれかと共に1を書かれると、続くSPM命令は特別な意味を持ちます(上の記述をご覧ください)。SPMENだけが書かれると、続くSPM命令はZポインタによってアトレス指定したページ一時緩衝部へR1:R0の値を格納します。Zレジスタの最下位ビットは無視されます。SPMENビットはSPM命令の完了で、または4クロック周期内にSPM命令が実行されない場合、自動的に解除(0)されます。ページ消去とページ書き込み中、SPMENビットはその動作が完了されるまで1に留まります。

下位6ビットに100001, 010001, 001001, 000101, 000011, 000001以外のどんな組み合わせを書いても無効です。

注: 常に1つのSPM命令だけが活動すべきです。





25. メモリ プログラミング

25.1. プログラム メモリとデータ メモリ用施錠ビット

ATmega8U2/16U2/32U2は非プログラム(1)のままか、表25-2.で一覧される付加機能を得るためにプログラム(0)できる6つの施錠ビットを提供します。この施錠ビットはチップ消去指令でのみ1に消去できます。

表25-1. 施錠ビット バイの内容

名称	ビット番号	意味	既定值 (<mark>注</mark>)
_	7		1 (非プログラム)
_	6		1 (非プログラム)
BLB12	5	ブート ロータ 領域に対する保護用ブート施錠ビット	1 (非プログラム)
BLB11	4	ノードローグ 頃域に対する深暖用ノーN旭英に外	<mark>0</mark> (プログラム)
BLB02	3	応用領域に対する保護用ブート施錠ビット	1 (非プログラム)
BLB01	2	心用関域に対する保護用ノート地域に外	1 (非プログラム)
LB2	1	フラッシュとEEPROMメモリに対する一般保護用施錠ビット	<mark>0</mark> (プ [°] ログ [・] ラム)
LB1	0	//yvucbbrnowruncki y 3 一放水暖用地鉄ビッド	<mark>0</mark> (プ [°] ログ [・] ラム)

注: 0はプログラム、1は非プログラムを意味します。

表25-2 施錠ビットの保護種別

	仅20~2. 旭蜒に クドロン 体設性別					
	メモリ施錠ビット	•	保護種別			
LB 種別	LB2	LB1	直列、並列、またはデバッグWIRE経由プログラミングに対する保護			
1	1	1	メモリ施錠機能は機能しません。			
2	1	0	フラッシュ、EEPROMの更なるプログラミング(書き込み)が禁止されます。 ヒュース ビットが固定されます。 (<mark>注1</mark>)			
3	0	0	フラッシュ、EEPROMの更なるプログラミング(書き込み)と照合(読み出し)が禁止されます。 ヒュース・ ヒットとブート施錠ビットが固定されます。 (<mark>注1</mark>)			
LB0 種別	BLB02	BLB01	フラッシュ メモリの応用プログラム領域に対する保護			
1	1	1	LPM, SPM命令が応用領域をアクセスすることに対して制限はありません。			
2	1	0	SPM命令は応用領域に書くことを許されません。			
3	0	0	SPM命令による応用領域への書き込みと、ブートローダ領域でのLPM命令による応用領域からの読み込みが許されません。(<mark>注2</mark>)			
4	0	1	ブートロータ、領域でのLPM命令による応用領域からの読み込みが許されません。(注2)			
LB1 種別	BLB12	BLB11	フラッシュ メモリのブート ローダ プログラム領域に対する保護			
1	1	1	LPM, SPM命令がブートロータ領域をアクセスすることに対して制限はありません。			
2	1	0	SPM命令はブート ローダ領域に書くことを許されません。			
3	0	0	SPM命令によるブートローダ領域への書き込みと、応用領域でのLPM命令によるブートローダ 領域からの読み込みが許されません。(注3)			
4	0	1	応用領域でのLPM命令によるブートロータ、領域からの読み込みが許されません。(注3)			

注: 0はプログラム、1は非プログラムを意味します。

注1: 施錠ビットを書く前にヒューズビットとブート施錠ビットを書いてください。 デバッグWIREは全面的に禁止されます。

注2: BLB02=0で、割り込みベクタがブート ローダ領域に配置されていると、応用領域での実行時に割り込みが禁止されます。 **注3**: BLB12=0で、割り込みベクタが応用領域に配置されていると、ブート ローダ領域での実行時に割り込みが禁止されます。

25.2. ヒュース゛ヒ゛ット

ATmega8U2/16U2/32U2には3つのヒュース、ハイトがあります。**表25-3.~5**.は全てのヒュース、の概略機能とヒュース、ハイト内でどのように配置されるかを示します。ヒュース、はプログラムされると、論理0として読まれることに注意してください。

表25-3. 拡張ヒューズバイト一覧

名称	ビット	意味	既定値 (\$F4)
_	7		1 (非プログラム)
_	6		1 (非プログラム)
_	5		1 (非プログラム)
_	4		1 (非プログラム)
HWBE	3	ハートヴェアブート許可。	<mark>0</mark> (プログラム) HWBt°ン有効
BODLEVEL2	2		1 (非プログラム)
BODLEVEL1	1	低電圧検出(BOD)リセットの制御と検出電圧選択。 (注1)	<mark>0</mark> (プ [°] ロケ [*] ラム)
BODLEVEL0	0		<mark>0</mark> (プ [°] ログ [*] ラム)

注1: BODLEVELヒューズの符号化については173頁の表26-4.をご覧ください。

表25-4. ヒュース、上位バイト一覧

名称	ピット	意味	既定值 (\$D9)
DWEN (注4)	7	デ゙バッグWIRE機能許可。	1 (非プログラム) ディブックWIRE不許可
RSTDISBL	6	PC1がI/OピンかまたはRESETピンかを選択します。	1 (非プログラム) PC1はRESETtプン
SPIEN (注1)	5	直列プログラミング許可。	0 (プログラム) 直列プログラミング許可
WDTON (注3)	4	ウォッチドッグタイマ常時有効。	1 (非プログラム) WDTはWDTCSRで許可
EESAVE	3	チップ消去からEEPROM内容を保護。	1 (非プログラム) EEPROMは未保護
BOOTSZ1	2	ブートローダ 容量選択。(表24-8 .参照) (注2)	<mark>0</mark> (プ [°] ロク [*] ラム)
BOOTSZ0	1	/ 「	<mark>0</mark> (プ [°] ロク [*] ラム)
BOOTRST	0	リセット ベクタ(応用領域またはブート ローダ領域)選択。	1 (非プログラム) 応用領域

注1: SPIENヒュース は直列プログラミングでアクセスできません。

注2: BOOTSZ1,0既定値は最大ブートローダ容量になります。156頁の表24-8.をご覧ください。

注3: 詳細については34頁の「ウォッチト・ック、タイマ制御レシ、スタ(WDTCSR)」をご覧ください。

注4: 施錠ビットやRSTDISBLヒューズの設定に拘らず、DWENヒューズがプログラム(0)された製品の出荷は決してありません。プログラム(0) されたDWENヒュース゛は全休止形態でクロック系の一部を許可します。これは消費電力の増加になってしまいます。

表25-5. ヒューズ下位バイト一覧

名称	ピット	意味	既定値 (\$5E)
CKDIV8 (注4)	7	システム クロック 8分周選択。	0 (プログラム) 8分周
CKOUT (注3)	6	システム クロック出力許可。	1 (非プログラム) 不許可
SUT1	5	 起動時間選択。	<mark>0</mark> (プ [°] ロク [*] ラム)
SUT0	4		1 (非プログラム)
CKSEL3	3		1 (非プログラム)
CKSEL2	2	 クロック種別選択。	1 (非プログラム)
CKSEL1	1	プロックイ里が1、2000年代。 (注2)	1 (非プログラム)
CKSEL0	0		<mark>0</mark> (プ [°] ロク [*] ラム)

注1: SUT1,0の既定値は最大起動時間になります。詳細については19頁の表8-4.をご覧ください。

注2: CKSEL3~0の既定設定は外部クリスタル用発振器になります。詳細については18頁の表8-1.をご覧ください。

注3: CKOUTはポートC7に出力することをシステム クロックに許します。詳細については21頁の「クロック出力緩衝部」をご覧ください。

注4: 詳細については21頁の「システム クロック前置分周器」をご覧ください。

ヒュース゛ビットの状態はチップ消去によって影響されません。施錠ビット1(LB1)がプログラム(0)されると、ヒュース゛ビットが固定されることに注意してください。施錠ビットをプログラム(0)する前にヒュース゛ビットをプログラミング(書き込み)してください。

25.2.1. ヒュース のラッチ

ヒュース^{*}値はデ゙ハ イスがプログラミング動作へ移行する時にラッチされ、ヒュース^{*}値の変更はデ゙ハ イスがプログラミング動作を去るまで無効です。これは一旦プログラム(0)されると直ぐに効果があるEESAVEヒュース^{*}には適用されません。ヒュース^{*}は通常動作での電源投入でもラッチされます。





25.3. 識票バイ

全てのATMELマイクロ コントローラはデバイスを識別する3バイトの識票符号を持ちます。この 符号は直列と並列の両プログラミング動作で、またデバイスが施錠されていても読めます。 この3バイトは分離された空間に存在します。ATmega8U2/16U2/32U2の識票バイトに ついては表25-6.で示されます。

表25-6. デバイスの識別番号(ID)					
部品番号	識男	ミバイト アト	・・レス		
中四街方	\$0000	\$0001	\$0002		
ATmega8U2	\$1E	\$93	\$89		
ATmega16U2	\$1E	\$94	\$89		
ATmega32U2	\$1E	\$95	\$8A		

25.4. 発振校正値バイ

ATmega8U2/16U2/32U2には内蔵RC発振器用に1バイトの校正値があります。このバイトは識票アドレス空間でアドレス\$0000の上位バイト にあります。リセット中、校正付き内蔵RC発振器の正しい周波数を保証するために、このバイトが発振校正(OSCCAL)レジスタへ自動的に 書かれます。

25.5. ヘージ 容量 表25-7. フラッシュ メモリのヘージ 数とヘージ の語数

デバイ ス	全容量	ページ容量	PCWORD	ページ数	PCPAGE	PCMSB
ATmega8U2	4Kワート (8Kハ イト)	64ワート	PC5∼0	64	PC11∼6	11
ATmega16U2	8Kワード(16Kハ・イト)	64ワート	PC5∼0	128	PC12∼6	12
ATmega32U2	16Kワート (32Kハ イト)	64ワート	PC5∼0	256	PC13∼6	13

表25-8. EEPROMメモリのページ数とページの語数

The state of the s						
テ゛ハ゛イス	全容量	ページ容量	PCWORD	ページ数	PCPAGE	EEAMSB
ATmega8U2	512バイト	4バイト	EEA1∼0	128	EEA8∼2	8
ATmega16U2	512バイト	4バイト	EEA1∼0	128	EEA8∼2	8
ATmega32U2	1Kバイト	4バイト	EEA1∼0	256	EEA9~2	9

25.6. 並列プログラミング


本項はATmega8U2/16U2/32U2のプログラム用フラッシュ メモリ、データ用EEPROM、メモリの施錠ビット、ヒュース、ビットの並列プログラミングと照合 の方法を記述します。特記事項を除いて、パルス幅は最低250nsと仮定されます。

25.6.1. 信号名

この項でATmega8U2/16U2/32U2のいくつかのピンは並列プログラミング 中の機能を表す信号名で参照されます。図25-1.と表25-9.をご覧くださ い。後続の表で示されないピンはピン名によって参照されます。

XA0とXA1ピンはXTAL1ピンが正パハスを与えられる時に実行される動作 を決めます。このビット符号化は表25-12.で示されます。

WRまたはOEパルス送出時、設定された指令が決める動作が実行され ます。各種指令は表25-13.で示されます。



注: 未使用ピンは浮き状態のままにすべきです。

表25-9. 信号名とピン名の関係

信号名	ピン名	入出力	機能	
RDY/BSY	PD1	出力	0(Low): 多忙(プログラミング中) 1(High): 準備可(指令受付可)	
ŌĒ	PD2	入力	出力許可(負論理)	
WR	PD3	入力	書き込みパルス(負論理)	
BS1	PD4	入力	ハ・小選択1 (表25-10 .参照)	
XA0	PD5	入力	XTAL動作ビット0	
XA1	PD6	入力	XTAL動作ビット1	
PAGEL	PD7	入力	プログラム メモリとEEPROMデータをヘーシー 一時緩衝部に設定	
BS2	PC6	入力	バ仆選択2 (表25-10 .参照)	
DATA	PB7∼0	入出力	双方向データ バス (OE=Low時出力)	

表25-10. BS2とBS1の符号化(機能)

BS2	1	1	0	0
BS1	1	0	1	0
フラッシュ/EEPROMアドレス設定	(予約)	拡張上位バイト	上位バイト	下位バイ
フラッシュ メモリ データ設定/読み出し	(予約)	(予約)	上位バイト	下位バイト
ヒューズ書き込み	(予約)	拡張ヒューズバイト	ヒューズ上位バイト	ヒューズ下位バイト
ヒューズ/施錠ビット読み出し	ヒューズ上位バイト	拡張ヒューズバイト	施錠ビット	ヒュース・下位バイト

表25-11. プログラミング動作移行時のピン値

ピン名	シンホ゛ル	値
PAGEL	Prog_enable[3]	0
XA1	Prog_enable[2]	0
XA0	Prog_enable[1]	0
BS1	Prog_enable[0]	0

表25-12. XA0とXA1の符号化(機能)

XA1	XA0	XTAL1パルス時の動作
0	0	フラッシュまたはEEPROMのアドレス設定(上位/下位はBS1,2で指定)
0	1	テータ設定 (フラッシュの上位/下位はBS1で指定)
1	0	指令設定
1	1	アイドル(動作なし)

表25-13. 指令バイのビット符号化

指令バイト	指令の機能	指令バイ	指令の機能
\$80 (1000 0000)	チップ消去	\$08 (0000 1000)	識票バイト、校正値読み出し
\$40 (0100 0000)	ヒューズビット書き込み	\$04 (0000 0100)	ヒューズビット、施錠ビット読み出し
\$20 (0010 0000)	施錠ビット書き込み	\$02 (0000 0010)	フラッシュ メモリ読み出し
\$10 (0001 0000)	フラッシュ メモリ書き込み	\$03 (0000 0011)	EEPROM読み出し
\$11 (0001 0001)	EEPROM書き込み		





25.7. 並列プログラミング手順

25.7.1. 並列プログラミング動作への移行

次に示す方法がデバイスを並列プログラミング動作にします。

- ① VCCとGND間に4.5~5.5Vを印加します。
- ② RESETをLow(0)にし、XTAL1を少なくとも6回、交互に(High/Low)切り替えます。
- ③ 161頁の表25-11.で一覧されるProg_enablet°ンを全てLow(0)に設定し、最低100ns待ちます。
- ④ RESETに11.5~12.5Vを印加します。+12VがRESETに印加されてしまった後100ns以内のProg_enabletプンのどんな動きも、デバイスのプログラミング動作への移行を失敗させます。
- (5) 新規指令送出前に少なくとも50 µs間待ちます。

25.7.2. 効率的なプログラミングへの考慮

設定した指令とアドレスはプログラミング中、維持されます。効率的なプログラミングを行うために次を考慮すべきです。

- 複数のメモリ領域を読み書きする時に指令設定は一度だけ必要です。
- チップ消去後のフラッシュ メモリと(EESAVEヒュース・がプログラム(0)されている場合を除き)EEPROM全体の内容は\$FFなので、値が\$FFのデータ書き込みを飛ばします。
- アトンス上位バイトはフラッシュ メモリで新規256語(ワート) 枠、EEPROMで新規256バイト枠の読み書き前に一度だけ必要です。この考慮は 識票バイト読み出しにも適用されます。

25.7.3. チップ 消去

チップ消去はフラッシュ メモリ、EEPROM(<mark>注1</mark>)、施錠ビットを消去します。施錠ビットはプログラム メモリが完全に消去されてしまうまでリセット(消去)されません。ヒュース、ビットは変更されません。チップ消去はフラッシュ メモリやEEPROMが再書き込みされる前に実行されなければなりません。

注1: EESAVEヒューズがプログラム(0)されていると、EEPROMはチップ消去中、保護されます。

「チップ消去」指令設定

- ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
- ② BS1をLow(0)に設定します。
- ③ DATAを\$80(1000 0000)に設定します。これはチップ消去指令です。
- ④ XTAL1に正パルスを与えます。これはチップ消去指令を設定します。
- ⑤ WRに負パルスを与えます。これはチップ消去を開始します。RDY/BSYがLow(0)になります。
- ⑥ 次の指令を設定する前にRDY/BSYがHigh(1)になるまで待ちます。

(訳注) 原書に於いて、フラッシュ メモリ プログラミング時のアドレス指定が拡張アドレスまで指定するようになっています。然しながらプログラミング 時のアドレス指定は語(ワード)単位で行うため、64K語(128Kバイト)までの場合は16ビット幅以内なので、基本的に拡張アドレス指定は必要ない筈です。これは128K語(256Kバイト)用のデバイス記述を複写し、修正を忘れたものと思われます。けれども、将来の展開を予想し、64K語(128Kバイト)を越えるデバイス用の回路を採用したため、拡張アドレスの明示的な指定が必要になった、と考えることもできます。

本書では原則的に原書に従いますが、独自追加部分は拡張アドレス指定なし、として記述しました。

25.7.4. フラッシュ メモリ書き込み (図25-3.タイミングを参照)

フラッシュ メモリはヘージで構成されます(160頁の表25-7.参照)。フラッシュ メモリへ書く時にプログラム データはヘージ 緩衝部にラッチされます。これは同時に書かれることをプログラム データの1ヘージに許します。 次の手順は完全なフラッシュ メモリの書き込み方法を記述します。


- A. 「フラッシュ メモリ書き込み」指令設定
 - ① XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
 - ② BS1をLow(0)に設定します。
 - ③ DATAを\$10(0001 0000)に設定します。これはフラッシュ メモリ書き込み指令です。
 - ④ XTAL1に正パルスを与えます。これはフラッシュ メモリ書き込み指令を設定します。
- B. アト・レス下位ハ・イト (アト・レス ビット7~0) 設定
 - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
 - ② BS2をLow(0)、BS1をLow(0)に設定します。これは下位アドレス(バイ)を選択します。
 - **③** DATAにアドレス下位ハイ(\$00~\$FF)を設定します。
 - ④ XTAL1に正パルスを与えます。これはアドレス下位バイを設定します。
- C. データ下位バイト設定
 - ① XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
 - ② DATAにデータ下位バイト(\$00~\$FF)を設定します。
 - ③ XTAL1に正パルスを与えます。これはデータ下位バイを設定します。
- D. データ上位バイト設定
 - ① BS1をHigh(1)に設定します。これは上位バイを選択します。
 - ② XA1をLow(0)、XA0をHigh(1)に設定します。これはデータ設定を許可します。
 - ③ DATAにデータ上位ハーイト(\$00~\$FF)を設定します。
 - ④ XTAL1に正パルスを与えます。これはデータ上位バイを設定します。
- E. 語(ワート)データをヘーン一時緩衝部に設定
 - ① BS1をHigh(1)にします。これは上位ハイトを選択します。
 - ② PAGELに正パルスを与えます。これは語データをページー時緩衝部にラッチ(設定)します。
- F. 緩衝部全体が満たされるか、または(必要な)全てのデータが緩衝部内に設定されるまで、B~Eを繰り返し


アト・レス内の下位ビットがヘーシ・内の語(ワート)位置を指示する一方、上位ビットがフラッシュ メモリ内のヘージをアト・レス指定します。これは次頁の図25-2.で図示されます。ヘージ・内の語アト・レスに8ビット未満が必要とされる場合(ヘージ・容量く256)、アト・レス下位ハーイの最上位(側)ビットがヘージ・書き込み実行時のヘージ・アト・レスに使用されることに注意してください。

- G. アトレス上位バイト (アトレス ビット15~8) 設定
 - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアドレス設定を許可します。
 - ② BS2をLow(0)、BS1をHigh(1)に設定します。これは上位アドレス(バイト)を選択します。
 - ③ DATAにアトレス上位ハイト(\$00~\$0F/\$1F/\$3F)を設定します。
 - ④ XTAL1に正パルスを与えます。これはアドレス上位バイトを設定します。
- H. アト・レス上位拡張バイト (アト・レス ビット23~16) 設定
 - ① XA1をLow(0)、XA0をLow(0)に設定します。これはアトレス設定を許可します。
 - ② BS2をHigh(1)、BS1をLow(0)に設定します。これは上位拡張アドレス(バイ)を選択します。
 - ③ DATAにアトレス上位バイト(\$00)を設定します。
 - ④ XTAL1に正パルスを与えます。これはアドレス上位拡張バイトを設定します。
- I. ページ書き込み
 - (1) BS1をLow(0)に設定します。
 - ② WRに負パルスを与えます。これはデータのページ全体の書き込みを開始します。RDY/ \overline{BSY} がLow(0)になります。
 - ③ RDY/BSYがHigh(1)になるまで待ちます。
- J. フラッシュ メモリ全部が書かれるか、または(必要な)全データが書かれてしまうまで、B~Iを繰り返し
- K. ページ書き込み終了
 - (1) XA1をHigh(1)、XA0をLow(0)に設定します。これは指令設定を許可します。
 - ② DATAを\$00(0000 0000)にします。これは無操作指令です。
 - ③ XTAL1に正パパスを与えます。これは無操作指令を設定し、内部書き込み信号がリセットされます。










注: xx値は無関係です。A~Iは前記プログラミングを参照してください。

25.7.5. EEPROM書き込み

EEPROMはペーシで構成されます(160頁の表25-8.参照)。EEPROMを書く時にデータはペーシ、緩衝部にラッチされます。これは同時に書かれることをデータの1ペーシ、に許します。データ用EEPROMメモリの書き込み方法は次の通りです。(指令、アトレス、データ設定の詳細については163頁の「フラッシュメモリの書き込み」を参照。図25-4.タイミング参照。)

- 1. EEPROM書き込み指令\$11(0001 0001)を設定します。(「フラッシュ メモリ書き込み | のAを参照)
- 2. アドレス上位ハイト(\$00~\$01/\$01/\$03)を設定します。(「フラッシュ メモリ書き込み」のGを参照)
- 3. アドレス下位ハイト(\$00~\$FF)を設定します。(「**フラッシュ メモリ書き込み**」の**B**を参照)
- 4. データ バイト(\$00~\$FF)を設定します。(「フラッシュ メモリ書き込み」のCを参照)
- 5. データをラッチします(PAGELに正パルスを与えます)。(「フラッシュ メモリ書き込み」のEを参照)
- L. 緩衝部全体が満たされるまで3~5を繰り返します。
- M. EEPROMページ書き込み
 - ① BS2をLow(0)、BS1をLow(0)に設定します。
 - ② WRに負パルスを与えます。これはEEPROMページ書き込みを開始します。RDY/BSYがLow(0)になります。
 - ③ 次のヘージを書く前に、RDY/BSYがHigh(1)になるまで待ちます。



25.7.6. フラッシュ メモリ読み出し

フラッシュ メモリの読み出し方法は次の通りです。(指令とアドレス設定の詳細については163頁の「フラッシュ メモリの書き込み」を参照。)

- 1. フラッシュ メモリ読み出し指令\$02(0000 0010)を設定します。(「フラッシュ メモリ書き込み | のAを参照)
- 2. アドレス拡張バイ(\$00)を設定します。(「フラッシュ メモリ書き込み」のHを参照)
- 3. アドレス上位ハーイト(\$00~\$0F/\$1F/\$3F)を設定します。(「フラッシュ メモリ書き込み」のGを参照)
- **4.** アト・レス下位へ、イト(\$00~\$FF)を設定します。(「フラッシュ メモリ書き込み」のBを参照)
- 5. BS1をLow(0)、OEをLow(0)に設定します。フラッシュ メモリ語(ワート)の下位バイが直ぐにDATAで読めます。
- 6. BS1をHigh(1)に設定します。フラッシュ メモリ語(ワート)の上位バイトが直ぐにDATAで読めます。
- 7. OEをHigh(1)に設定します。DATAはHi-Zになります。

25.7.7. EEPROM読み出し

EEPROMの読み出し方法は次の通りです。(指令とアドレス設定の詳細については163頁の「フラッシュ メモリの書き込み」を参照。)

- 1. EEPROM読み出し指令\$03(0000 0011)を設定します。(「フラッシュ メモリの書き込み」のAを参照)
- 2. アドレス上位バイト(\$00~\$01/\$01/\$03)を設定します。(「フラッシュ メモリの書き込み」のGを参照)
- 3. アドレス下位ハイト(\$00~\$FF)を設定します。(「フラッシュ メモリの書き込み」のBを参照)
- 4. BS1をLow(0)、OEをLow(0)に設定します。EEPROMのハイトデータが直ぐにDATAで読めます。
- 5. OEをHigh(1)に設定します。DATAはHi-Zになります。






25.7.8. ヒューズビット書き込み (訳注:原書での拡張/上位/下位ヒューズ項を1つに纏めました。)

各ヒューズバイトの書き込み方法は次の通りです。(指令とデータ設定の詳細については163頁の「フラッシュ メモリの書き込み」を参照。)

- 1. ヒュース ビット書き込み指令\$40(0100 0000)を設定します。(「フラッシュ メモリ書き込み」のAを参照)
- 2. データ下位バイトを設定します。 0=プログラム、1=非プログラム(消去)です。 (「フラッシュ メモリ書き込み |のCを参照)
- 3. BS1とBS2を右表の目的バインに対応する設定にします。
- 4. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。
- 5. 3.でHighに設定したBS1、BS2をLow(0)に戻します。これはデータ下位バイを選択します。

表A. ヒューズバイト対応BS1,BS2設定						
ヒュース゛ハ゛イト	BS1	BS2				
拡張バイト	Low(0)	High(1)				
上位バイ	High(1)	Low(0)				
下位バイト	Low(0)	Low(0)				



25.7.9. 施錠ビット書き込み

施錠ビットの書き込み方法は次の通りです。(指令とデータ設定の詳細については163頁の「フラッシュメモリの書き込み」を参照。)


- 1. 施錠ビット書き込み指令\$20(0010 0000)を設定します。(「フラッシュ メモリの書き込み」のAを参照)
- 2. データ下位バイト(としてデータ)を設定します。0=プログラム,1=無変化です。LB保護種別3が設定(LB1とLB2がプログラム(0))されると、どの外部的なプログラミング動作種別によってもブート施錠ビットはプログラミングできません。(「**フラッシュ メモリの書き込み**」のCを参照)
- 3. WRに負パルスを与え、RDY/BSYがHighになるまで待ちます。

施錠ビットはチップ消去の実行によってのみ解除(1)できます。

25.7.10. ヒュース ビットと施錠ビットの読み出し

ヒューズ ビットと施錠ビットの読み出し方法は次の通りです。(指令設定の詳細については163頁の「フラッシュ メモリの書き込み」を参照。)

- 1. ヒュース ビットと施錠ビットの読み出し指令\$04(0000 0100)を設定します。(「**フラッシュ メモリの書き込み**」のAを参照)
- 2. BS1とBS2をLow(0)、OEをLow(0)に設定します。ヒュース、下位ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 3. BS1とBS2をHigh(1)、OEをLow(0)に設定します。ヒュース、上位ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 4. BS1をLow(0)、BS2をHigh(1)、OEをLow(0)に設定します。拡張ヒュース ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 5. BS1をhigh(1)、BS2をLow(0)、OEをLow(0)に設定します。施錠ビットの状態が直ぐにDATAで読めます。(0=プログラム)
- 6. OEをHigh(1)に設定します。DATAはHi-Zになります。



ATmega8U2/16U2/32U2

25.7.11. 識票バ 小読み出し

識票バイの読み出し方法は次の通りです。(指令とアドレス設定の詳細については163頁の「フラッシュ メモリの書き込み」を参照。)

- 1. 識票バイト読み出し指令\$08(0000 1000)を設定します。(「フラッシュ メモリの書き込み」のAを参照)
- 2. アドレス下位ハイト(\$00~\$02)を設定します。(「フラッシュ メモリの書き込み」のBを参照)
- 3. BS1をLow(0)、○EをLow(0)に設定します。選択した識票バイが直ぐにDATAで読めます。
- 4. OEをHigh(1)に設定します。DATAはHi-Zになります。

25.7.12. 発振校正値読み出し

発振校正値の読み出し方法は次の通りです。(指令とアドレス設定の詳細については163頁の「フラッシュ メモリの書き込み」を参照。)

- 1. 発振校正値読み出し指令\$08(0000 1000)を設定します。(「フラッシュ メモリの書き込み」のAを参照)
- 2. アドレス下位バイトに\$00を設定します。(「フラッシュ メモリの書き込み」のBを参照)
- 3. BS1をHigh(1)、OEをLow(0)に設定します。発振校正値バイトが直ぐにDATAで読めます。
- 4. OEをHigh(1)に設定します。DATAはHi-Zになります。





25.8. 直列プログラミング

フラッシュ メモリとEEPROMの両方はRESETがGNDに引かれている間に直列SPIハ、スを使用してプログラミングできます。この直列インターフェースはSCK入力、PDI入力、PDO出力から成ります。RESETがLowに設定された後、書き込み/消去操作が実行され得るのに先立ってプログラミング許可命令が初めに実行されるのを必要とします。注意、表25-14.でSPIプログラミング用のピン配置が一覧されます。全てのデバイスが内部SPIインターフェースに対する専用SPIピンを使用するとは限りません。


25.8.1. 直列プログラミング用ピン配置

来25-1	1	古列っ	°ロカ゛ニミ	`, <i>h</i> ` 田	ピン配置
オマノコート	4.	旧がし	ロソ フミ	ノソ HH	

信号名	ピン名	入出力	機能
SCK	PB1	入力	直列クロック
PDI/MOSI	PB2	入力	直列データ入力
PDO/MISO	PB3	出力	直列データ出力

EEPROMをプログラミングする時に自動消去周期が自動書き込み動作内に組み入れられ(直列プログラミングのみ)、チップ消去命令を初めに実行する必要がありません。チップ消去操作はプログラム(フラッシュ メモリ)とEEPROM両方の全てのメモリ位置の内容を\$FFにします。

CKSELヒュース による有効なクロックが与えられなければなりません。直列クロック(SCK)入力のLowとHighの区間の最小値は次のように定義されます。



注1: デバイスが内蔵発振器で動作する場合、XTAL1 ピンにクロック元を接続する必要はありません。

注2: VCC-0.3V<AVCC<VCC+0.3Vですが、AVCCは 常に2.7~5.5V内にすべきです。

 $f_{\rm CK} < 12 {\rm MHz}: Low区間> 2 {\rm CPU}$ クロック周期 $f_{\rm CK} < 12 {\rm MHz}: High区間> 2 {\rm CPU}$ クロック周期 $f_{\rm CK} \ge 12 {\rm MHz}: Low区間> 3 {\rm CPU}$ クロック周期 $f_{\rm CK} \ge 12 {\rm MHz}: High区間> 3 {\rm CPU}$ クロック周期

25.9. 直列プログラミング手順(**訳注**:本項の一部を矛盾回避のため修正しました。)

ATmega8U2/16U2/32U2に直列データを書く時にデータはSCKの上昇端で行われ、ATmega8U2/16U2/32U2から読む時にデータはSCKの下降端で行われます。タイシングの詳細については図25-8.をご覧ください。

直列プログラミング動作でのプログラミングと照合は次の手順が推奨されます(4小小命令形式は表25-16.を参照)。

1. 電源投入手順:

RESETとSCKがLow(0)に設定されている間にVCCとGND間へ電源を印加します。いくつかのシステムで電源投入中、SCKがLowに保持されるのを書き込み器が保証できません。この場合、SCKがLow(0)に設定されてしまった後、RESETは最低2CPUクロック周期幅の正パルスを与えられなければなりません。

- 2. 最低20ms待ち、PDIピンにプログラミング許可命令を送ることによって直列プログラミングを許可してください。
- 3. 通信が同期を外していると、直列プログラミング命令は動作しません。同期していると、プログラミング許可命令の第3小小送出時に第2 ハベト(\$53)が戻ります。この戻りが正しいかどうかによらず、命令の4小小全てが送信されなければなりません。\$53が戻らない場合、 RESETに正パルスを与え、新規プログラミング許可命令を行ってください。
- 4. フラッシュ メモリは1~・ジ単位で書かれます。~・ジ容量は160頁の表25-7.で得られます。このメモリ~・・ジは~・ジ設定命令と共にアドレスの下位6+1ビットとデータを供給することによって1~・イトづつ設定されます。~・ジが正しく設定されるのを保証するため、与えられたアドレスでのデータ上位ハ・イト適用前にデータ下位ハ・イトが設定されなければなりません。プログラムメモリの~・ジはアドレスの上位6/7/8 ビット(PC11/12/13~6)を含む~・・ジ書き込み命令の設定によって(フラッシュ メモリに)格納されます。この命令が行なわれる前に拡張アトレスハ・イト設定命令がアドレスのMSB定義に使用されていることに注意してください。拡張アドレスハ・イトは本命令が再実行されるまで保存されます。換言すると、本命令は初回~・・・ジと64K語(ワート・)境界を過ぎる時にだけ実行される必要があります。ホーリンク・(BSY/RDY)が使用されない場合、使用者は次の~・・ジを行う前に最低twp_Flash(表25-15.参照)待たなければなりません。フラッシュ書き込み操作完了前の(ホーリング)以外の)直列プログラミング・インターフェースでのアクセスは不正な書き込み結果になり得ます。
- 5. EEPROMはペーシー単位かハイト単位のどちらかでプログラミングできます。

バイト単位: EEPROMは適切なEEPROM書き込み命令と共にアドレスとデータを供給することによって1バイト単位で書かれます。EEPR OMのメモリ位置は新規データが書かれるのに先立って始めで自動的に消去されます。ポーリング(BSY/ \overline{RDY})が使用されない場合、次のバイトを行う前に最低twp_EEPROM(表25-15.参照)待たなければなりません。


ページ単位: EEPROMの1ページはEEPROMぺージ設定命令と共にアドレスの下位2ビットとデータを供給することによって1バイトづつ設定されます。EEPROMぺージはアドレスの上位7/7/8ビットを含むEEPROMぺージ書き込み命令によって(EEPROMに)格納されます。EEPROMぺージアクセス使用時、EEPROMぺージ設定命令で設定したバイト位置だけが変更されます。残りの位置は無変化で留まります。ポーリング(BSY/ \overline{RDY})が使用されない場合、次ページ(表25-8.参照)を行う前に最低twp_eeprom(表25-15.参照)待たなければなりません。チップ消去されたデバイスでの\$FFデータは書かれる必要がありません。

6. どのメモリ位置も選択したアドレスの内容を直列出力PDOに読み戻す読み出し命令を使用することで照合できます。フラッシュ メモリ読み出し時、フラッシュ メモリ読み出し命令内に含まれない上位アドレス バイト定義に拡張アドレス バイト設定命令を使用してください。拡張アド レス バイトはこの命令が再実行されるまで保存されます。換言すると、本命令は初回ページと64K語(ワード)境界を過ぎる時にだけ実行される必要があります。

- 7. プログラミング作業終了時、 $\overline{\text{RESET}}$ は通常動作を開始するため、 $\text{High}(\frac{1}{2})$ に設定できます。
- 8. 電源OFF手順(必要とされるならば)
 - ① RESETをHigh(1)に設定します。
 - ② VCC電源をOFFにします。

表25-15. ヒューズ, フラッシュ, EEPROM書き込み待機時間

シンホ゛ル	最低待機時間	備考
two_fuse	4.5ms	ヒュース゛書き込み
two_flash	4.5ms	フラッシュ メモリ書き込み
twd_eeprom	9.0ms	EEPROM書き込み
twd_erase	9.0ms	チップ消去



25.9.1. 直列プログラミング命令セット(訳注:命令一覧は新記述形式に変更しました。)

表25-16.と次頁の図25-9.は命令セットを記述します。

表25-16. 直列プログラミング命令セット

AA	命令形式				│ - 備考		
命令	第1バイト	第2バイト	第3バイト	第4バイト	1佣名		
プログラミング許可	\$AC	\$53	\$00	\$00			
チップ消去	\$AC	\$80	\$00	\$00			
多忙/準備可検査	\$F0	\$00	\$00	状態値	最下位ビットが多忙フラグ。		
設定系命令							
拡張アドレス設定(<mark>注1</mark>)	\$4D	\$00	拡張アドレス	\$00			
フラッシュページ内上位バイ設定	\$48	アドレス上位	アドレス下位	上位バイ			
フラッシュヘ゜ーシ・内下位バイト設定	\$40	アドレス上位	アドレス下位	下位バイ			
EEPROMページ内バイト設定	\$C1	\$00	ページ内位置	バイト	注 :ページ内指示以外のビットは <mark>0</mark> 。		
読み出し命令							
フラッシュ メモリ上位バ 仆読み出し	\$28	アドレス上位	アドレス下位	上位バイト			
フラッシュメモリ下位バイ・読み出し	\$20	アドレス上位	アドレス下位	下位バイ			
EEPROM読み出し	\$A0	アドレス上位	アドレス下位	バ仆			
施錠ビット読み出し	\$58	\$00	\$00	施錠ビット値			
識票バイト読み出し	\$30	\$00	アドレス	識票バイト			
ヒュース・下位読み出し	\$50	\$00	\$00	ヒューズ下位			
ヒューズ上位読み出し	\$58	\$08	\$00	ヒューズ上位			
拡張ヒューズ読み出し	\$50	\$08	\$00	拡張ヒューズ			
発振校正値読み出し	\$38	\$00	\$00	発振校正値			
書き込み命令							
フラッシュページ書き込み	\$4C	アドレス上位	アドレス下位	\$00			
EEPROMバイト書き込み	\$C0	アドレス上位	アドレス下位	バイト			
EEPROMページ書き込み	\$C2	アドレス上位	アドレス下位	\$00	注:ページ指示以外のアドレス ビットは0。		
施錠ビット書き込み	\$AC	\$E0	\$00	施錠ビット値			
ヒューズ下位書き込み	\$AC	\$A0	\$00	ヒューズ下位			
ヒューズ上位書き込み	\$AC	\$A8	\$00	ヒューズ上位			
拡張ヒューズ書き込み	\$AC	\$A4	\$00	拡張ヒューズ			

注1:全命令が全デバイスで利用可能な訳ではありません。

- **注**:・施錠ビットとヒューズ値はプログラムが0、非プログラムが1です。将来との互換性のため、未使用のヒューズと施錠ビットは非プログラム(1)にすべきです。
 - ・ヒュース、施錠ビット、識票バイト、発振校正値、ページ容量については対応項目を参照してください。
 - ・プログラミングと書き込み器に関する応用記述については http://www.atmel.com/avr をご覧ください。
 - ・第4バイトの赤背景はホスト読み込み(デバイス出力)を示します。






多忙/準備可検査バイト データ出力のLSBが1なら、プログラミング操作が未だ保留(動作中)です。次の命令が実行される前に本ビットが0に戻るまで待ってください。

同じページ内で、下位バイト データは上位バイト データに先行して格納されなければなりません。

データがページ、緩衝部に格納された後にEEPROMページをプログラムしてください。図25-9.をご覧ください。



(<mark>訳補</mark>) フラッシュ メモリ、EEPROM、ペーシ、緩衝部内のアト・レス(位置)指定に使用するビットはメモリ容量とペーシ、構成に依存します。ATmega8 U2/16U2/32U2でのこれらの指定方法は次表で要約されます。

表B.	アト レス((第2,3バイ	'卜')指定法

命令	第2バイト	第3バイト	備	考
拡張アドレス設定	_	_	該当命令なし	
フラッシュヘ゜ーシ・内バイ設定	0000 0000	OOLL LLLL	ATmega8U2/16U2/32U2	: L=PC5~0
EEPROMページ内バイ設定	0000 0000	0000 00LL	ATmega8U2/16U2/32U2	: L=EEA1~0
フラッシュ メモリ読み出し	0000 HHHH 000H HHHH 00HH HHHH	LLLL LLLL	ATmega8U2 ATmega16U2 ATmega32U2	: H=PC11~8,L=PC7~0 : H=PC12~8,L=PC7~0 : H=PC13~8,L=PC7~0
EEPROM読み出し	0000 000H 0000 00HH	LLLL LLLL	ATmega8U2/16U2 ATmega32U2	: H=EEA8,L=EEA7~0 : H=EEA9~8,L=EEA7~0
フラッシュ ヘ゜ージ・書き込み	0000 HHHH 000H HHHH 00HH HHHH	LL00 0000	ATmega8U2 ATmega16U2 ATmega32U2	: H=PC11~8,L=PC7 : H=PC12~8,L=PC7 : H=PC13~8,L=PC7
EEPROMバイ書き込み	0000 000H	LLLL LLLL	ATmega8U2/16U2/32U2	: H=EEA8,L=EEA7∼0
EEPROMページ書き込み	0000 000H 0000 00HH	LLLL LL00	ATmega8U2/16U2 ATmega32U2	: H=EEA8,L=EEA7~2 : H=EEA9~8,L=EEA7~2

25.9.2. 直列プログラミング特性

SPI部の特性については174頁の「SPIタイミング特性」を参照してください。

ATmega8U2/16U2/32U2

26. 電気的特性

(重要注意) 本書内の全DC特性はシミュレーションと同じ製法技術で製造された他のAVRマイクロ コントローラの 特性に基いています。これらの値は設計目標を示す暫定値で、実デバイスの特性付け後に

26.1. 絶対最大定格 (警告)

更新されます。

動作温度 ・・・・・・・・・・ -55℃ ~ +125℃
保存温度 ・・・・・・・・・・ -65℃ ~ +150℃
RESET,UVCCを除くピン許容電圧 ・・・・ -0.5V ~ VCC+0.5V
RESETピン許容電圧 ・・・・・・・・・ −0.5V ~ +13.0V
UVCCt°ン許容電圧
最大動作電圧 ····· 6.0V
入出力ピン出力電流 ・・・・・・・・・・・ 40.0 mA
消費電流 ······ 200.0 mA

絶対最大定格を超える負担はデバイスに定常的な損傷を与え ます。絶対最大定格は負担の定格を示すためだけのもので、 この値または、この仕様書の動作特性で示された値を超える 条件で動作することを示すものではありません。長時間の最 大定格での使用はデバイスの信頼性を損なう場合があります。

26.2. DC特性

	項目		条件	Min	Тур	Max	単位
VIL	標準I/Oピン(<mark>注5</mark>)Low	レベル入力電圧	VCC=2.7∼5.5V	-0.5		0.2VCC (注1)	
V _{IL1}	XTAL1ピン Lowレベルノ	入力電圧	VCC=2.7∼5.5V	-0.5		0.1VCC (注1)	
VIL2	RESETピン Lowレヘブル)	入力電圧	VCC=2.7∼5.5V	-0.5		0.1VCC (注1)	
Vih	標準I/Oピン(<mark>注5</mark>)High	nレベル入力電圧	VCC=2.7∼5.5V	0.6VCC (注2)		VCC+0.5	
V _{IH1}	XTAL1ピン Highレヘブル	入力電圧	VCC=2.7∼5.5V	0.7VCC (注2)		VCC+0.5	V
VIH2	RESETピン Highレベハレ	入力電圧	VCC=2.7∼5.5V	0.9VCC (注2)		VCC+0.5	V
Vol	標準I/O(<mark>注5</mark>),MOSI/	MISOピン	IOL=10mA, VCC=5V			0.7	
VOL	Lレベル出力電圧(注3	3)	IOL=5mA, VCC=3V			0.5	
Vон	標準I/O(<mark>注5</mark>),MOSI/	′MISOピン	IOH=-10mA, VCC=5V	4.2			
VOH	Hレベル出力電圧 (注 4	4)	IOH=-5mA, VCC=3V	2.3			
I _{IL}	I/OビンLowレベル入力	漏れ電流	VCC=5.5V			1	
I _{IH}	I/OビンHighレベル入力]漏れ電流	確実なH/L範囲			1	μ
RRST	RESETピン プルアップ担	氐抗		30		60	
Rpu	I/Oピン プルアップ抵抗			20		50	1.0
D D. D.	TICD DIHITITA 17 7	°+rr.+	アイドル形態	0.9		1.5	kΩ
PUDP	USB D+内部プルアップ	抵抗	データ流れ形態	1.425		3.090	
	活動動作 (注6)	VCC=3V, 8MH	z, 電圧調整器禁止		4	6	
	消費電流 (注)	VCC=5V, 16MF	Hz, 電圧調整器許可		13.5	21	
	アイ・ル動作 (注6)	VCC=3V, 8MH	z, 電圧調整器禁止		0.8	1.2	m.
	消費電流 (注6)	VCC=5V, 16MF	Hz, 電圧調整器許可		3.2	4.0	
ICC	°>> 4%L ≤1/4	VCC=3V, WDT	/電圧調整器禁止		5	10	
	パワーダウン動作 消費電流	VCC=3V, WDT	許可, 電圧調整器禁止		10	15	
	伯負 电弧	VCC=5V, WDT	/BOD/電圧調整器許可		40	65	μ
	スタンハ・イ動作消費	VCC=3V, WDT	/BOD許可,電圧調整器禁止	1	250		
	電流(8MHzクリスタル)	VCC=5V, WDT	/BOD/電圧調整器許可		350		
ACIO	アナログ比較器入力オブ		Mag FM M. Mag/9		<10	40	m ^v
ACLK	アナログ比較器入力漏	れ電流	VCC=5V, Vin=VCC/2	-50		50	n/
	マナッグに禁甲戸極温	7元 11土目目	VCC=2.7V		750		
ACPD	アナログ比較器伝播遅	延时间	VCC=4.0V		500		ns
	外部USB直列抵抗				22±5%		Ω

注1: Lowレベルの認識が保証される最高電圧です。

注2: Highレベルの認識が保証される最低電圧です。

(注3)~(注7)は次頁をご覧ください。

UVCC UVCC入力電圧



5.5



注3: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=3Vで10mA,VCC=5Vで20mA)よりも多くのシンク電流を流すことができますが、次の条件を厳守しなければなりません。

① ポートB7~0、C7~0、D7~0のIOLの合計が150mAを超えるべきではありません。

IOLが検査条件を超える場合、VOLも仕様書での値を超えます。表の検査条件よりも大きなシンク電流を流すことは保証されません。

注4: 各I/Oポートは安定状態(非過渡時)に於いて検査条件(VCC=3Vで10mA,VCC=5Vで20mA)よりも多くのソース電流を流すことができますが、次の条件を厳守しなければなりません。

(1) ポートB7~0、C7~0、D7~0のIOHの合計が150mAを超えるべきではありません。

IOHが検査条件を超える場合、VOHも仕様書での値を超えます。表の検査条件よりも大きなソース電流を流すことは保証されません。

注5: 標準I/OピンはXTAL1とRESETピンを除きます。

注6: 電力削減レシ、スタ(PRR0,PRR1)での値は禁止(\$00)です。

注 $7: USB電気的特性節で詳述されるようにD+/D-パッドは22<math>\Omega$ の直列抵抗器を通して印加する-1Vへの電圧低下に耐えます。

26.3. 速度勾配

最高周波数は動作電圧に依存します。**図26-1**.で示されるように最高周波数対動作電圧曲線は2.7~4.5V間で直線です。



26.4. クロック特性

26.4.1. 校正付き内蔵RC発振器精度

表26-1. 校正付き内蔵RC発振器の校正精度

	National State of the Control of the					
校正種別	周波数	VCC	温度	校正精度		
工場校正	8.0MHz	3V	25℃	±10%		
使用者校正	7.3~8.1MHz	1.8~5.5V	-40∼85°C	±1%		

26.4.2. 外部クロック信号駆動




表26-2. 外部クロック特性

5.5. 4 *11	シンボル 項目	VCC=2.	7 ~ 5.5∨	VCC=4.	単位	
クンホ ル		Min	Max	Min	Max	中心
$1/t_{CLCL}$	クロック周波数	0	8	0	16	MHz
tCLCL	クロック周期	125		62.5		
tchcx	Highレヘル時間	50		25		ns
tclcx	Lowレヘール時間	50		25		
tclch	上昇時間		1.6		0.5	
tchcl	下降時間		1.6		0.5	μs
⊿tclcl	隣接クロック周期間の変化率		2		2	%

注: 詳細については21頁の「外部クロック信号」を参照してください。

26.5. システムとリセットの特性

表26-3. リセット、低電圧検出(BOD)、内部基準電圧の特性

シンホ゛ル	項目	条件	Min	Тур	Max	単位
V_{POT}	上昇時電源ONリセット閾値電圧			1.4	2.3	
VPOT	下降時電源ONリセット閾値電圧(注1)			1.3	2.3	V
V _{POR}	内部電源ONJセット信号を保証するVCC開始電圧		-0.1		0.1	
V _{CCRR}	内部電源ONJセット信号を保証するVCC上昇速度		0.3			V/ms
t _{RST}	リセット ハ°ルス幅	5V, 25℃		400		ns
V _{HYST}	低電圧検出ヒステリシス電圧			50		mV
$t_{ m BOD}$	最小低電圧検出時間			-		μs
V_{BG}	基準電圧	VCC=2.7~5.5V	1.0	1.1	1.2	V
t _{BG}	起動時間			40	70	μs
I _{BG}	消費電流			10		μΑ

注1: 供給電圧がこの電圧以下にならないと、上昇時の電源ONリセットは動作しません。

表26-4. BODLEVELヒューズ(VBOT) 設定 (注1)

BODLEVEL2~0	0 0 0	0 0 1	0 1 0	0 1 1	1 0 0	101	1 1 0	111
Min	4.1	-		-	1		2.5	K Z Z IV III
Тур	4.3	4.0	(予約)	3.5	3.0	(予約)	2.7	低電圧検出 (BOD)リセット
Max	4.5	_		-	-		2.9	禁止
単位				V				が正

注1: 検査はBODLEVEL=000と110を使用して実行されます。

26.6. 外部割り込み特性


表26-5. 非同期外部割り込み特性

	シンホ゛ル	項目	Min	Тур	Max	単位
ı	t_{INT}	非同期外部割り込み最小パルス幅		50		ns





26.7. SPIタイミング 特性






表26-6. SPI タイミング 特性

番号	項目	動作種別	Min	Тур	Max	単位
1	SCK周期	主装置		表17-5.参照		
2	SCK High/Low期間	主装置		50%デューティ比		
3	SCK上昇/下降時間	主装置		TBD		
4	入力データ セットアップ・時間	主装置		10		
5	入力データ 保持時間	主装置		10		
6	出力からSCK変移時間	主装置		0.5t _{SCK}		ns
7	SCKからの出力遅延時間	主装置		10		
8	SCKからのHigh出力時間	主装置		10		
9	SS↓からの出力遅延時間	従装置		15		
10	SCK周期	従装置	4tcK			
11	SCK High/Low期間 (注)	従装置	2tck			
12	SCK上昇/下降時間	従装置		TBD		μs
13	入力データセットアップ。時間	従装置	10			
14	入力データ 保持時間	従装置	tck			
15	SCKからの出力遅延時間	従装置		15		ne
16	SCKからのSS↑遅延時間	従装置	20			ns
17	SS↑からの出力Hi-Z遅延時間	従装置		10		
18	SS↓からのSCK遅延時間	従装置	20			

注: SPIプログラミングでの最小SCK High/Low期間は、2tCLCL(tCK<12MHz)、3tCLCL(tCK≥12MHz)です。

26.8. ハート・ウェア ブート受付タイミング特性






表26-7. ハート・ウェア フ・ート タイミンク・						
シンホ゛ル	項目	Min	Max	単位		
tshrh	RESET↑前Low確保時間	0		ns		
t _{HHRH}	RESET↑後Low保持時間	付加起動遅延時間 (SUTによるCK計数+WDT計数)				

26.9. 並列プログラミング特性





注: 図26-6.で示されるタイミング必要条件(即ち、^tDVXH、^tXHXL、^tXLDX)は設定操作にも適用されます。






表26-8. 並列プログラミング特性 (VCC=5V±10%)

シンホ゛ル	項目	Min	Тур	Max	単位
Vpp	プログラミング許可電圧	11.5		12.5	V
Ipp	プログラミング許可電流			250	μA
t _{DVXH}	XTAL1↑に対するデータと制御のセットアップ時間	67			
t _{XLXH}	XTAL1↓から次XTAL1↑までの待機時間	200			
txhxL	XTAL1 Highパルス幅	150			
txLDX	XTAL1パルス↓後のデータと制御の保持時間	67			
txLwL	XTAL1パハス↓後のWR↓待機時間	0			
t _{XLPH}	XTAL1パルス↓後のPAGELパルス↑待機時間	0			
t _{PLXH}	PAGELパルス↓後のXTAL1パルス↑待機時間	150			
t _{BVPH}	PAGELパルス↑に対するBS1セットアップ時間	67			ns
tphpl	PAGEL Highパルス幅	150			
t _{PLBX}	PAGELパルス↓後のBS1保持時間	67			
twlbx	WRパルス↓後のBS1,BS2保持時間	67			
t _{PLWL}	PAGELパルス↓後のWRパルス↓待機時間	67			
t _{BVWL}	WRパルス↓に対するBS1セットアップ・時間	67			
twlwh	WR Lowパルス幅	150			
twlrl	WRパハス↓後のRDY/BSY↓遅延時間	0		1	μs
twlrh	書き込み時間(WR↓からRDY/BSY↑) (注1)	3.7		4.5	
twlrh_ce	チップ消去時間(WR↓からRDY/BSY↑) (注2)	7.5		9	ms
t _{XLCL}	XTAL1パハス↓後のŌE↓待機時間	0			
t _{BVDV}	BS1有効からのDATA遅延時間	0		250	
toldv	OE ↓後のDATA出力遅延時間			250	ns
tohdz	OE↑後のDATAフローティング遅延時間			250	

注1: フラッシュ メモリ、EEPROM、ヒューズビット、施錠ビット書き込み指令に対して有効です。 注2: チップ消去指令に対して有効です。

27. 代表特性

以下の図は代表的な特性を示します。これらの図は製造中に検査されていません。全ての消費電流測定は全I/Oピンを入力として設定した内部プルアップ許可で行われています。電源幅振幅の方形波発振器がクロック源として使用されています。

活動動作とアイドル動作の消費電流測定は電力削減レシ、スタ(PRR)で全ビットが設定(1)で行なわれ、従って関係周辺機能部はOFFにされます。アナログ比較器もこれらの測定中に禁止されます。

パワーダウン動作での消費電力はクロック選択と無関係です。


消費電流は動作電圧、動作周波数、I/Oピンの負荷、I/Oピンの切り替え速度、命令実行、周囲温度のような様々な要素の関数です。 支配的な要素は動作電圧と動作周波数です。


容量性負荷の \mathfrak{l}° ンの引き込み電流は(1つの \mathfrak{l}° ンに対して) $CL(負荷容量) \times VCC(動作電圧) \times f(I/O\mathfrak{l}^{\circ}$ ンの平均切り替え周波数) として推測できます。

デバイスは検査範囲よりも高い周波数特性を示します。デバイスは注文番号が示す周波数よりも高い周波数での機能特性を保証されません。

ウォッチト、ック、タイマ許可のパワーダウン動作での消費電流とウォッチト、ック、タイマ禁止のパワーダウン動作での消費電流間の違いは、ウォッチト、ック、タイマによって引き込んだ(消費した)差電流を表します。

27.1. 活動動作消費電流













27.2. アイドル動作消費電流







27.3. パワーダウン動作消費電流








27.4. ピン プルアップ













27.5. ピン駆動能力



















27.6. ピン 閾値とヒステリシス







27.7. 低電圧検出器(BOD)閾値


















27.8. 内部発振器周波数













27.9. 周辺機能部消費電流










27.10. リセット消費電流とリセット パルス幅



28. レジスタ要約

拡張I/Oレ	ンスタ領域 (1/	/3)								
アト・レス	レジスタ略称	L "ット7	ピット6	ピット5	じット4	ピット3	ピット2	ピット1	ヒ゛ット0	頁
(\$FF)	予約									·
(\$FE)	予約									
(\$FD)	予約									
(\$FC)	予約									10-
(\$FB)	UPOE	UPWE1	UPWE0	UPDRV1	UPDRV0	-	-	DPI	DMI	125
(\$FA)	予約									
(\$F9) (\$F8)	<u>予約</u> 予約									
(\$F7)	予約									
(\$F6)	予約									
(\$F5)	予約									
(\$F4)	UEINT	_	_	_	EPINT4	EPINT3	EPINT2	EPINT1	EPINT0	143
(\$F3)	予約									
(\$F2)	UEBCLX				イントX バイト言					143
(\$F1)	UEDATX	DI DDDD	NIATZINIE		/ドポイントX テ			CEALL PDP	TO AND	143
(\$F0)	UEIENX	FLERRE	NAKINE	-	NAKOUTE -	RXSTPE -		STALLEDE		142
(\$EF) (\$EE)	UESTA1X UESTA0X	CFGOK	OVERFI	UNDERFI	_	DTSEQ1	CTRLDIR DTSEQ0		CURRBK0 NBUSYBK0	141 140
(\$ED)	UECFG1X	-	EPSIZE2	EPSIZE1	EPSIZE0	EPBK1	EPBK0	ALLOC	NDUST DKU	139
(\$EC)	UECFG0X	EPTYPE1	EPTYPE0	- LI UIZLI		- -	- EI DIX0	-	EPDIR	139
(\$EB)	UECONX	-	-	STALLRQ	STALLRQC	RSTDT	-	-	EPEN	138
(\$EA)	UERST	-	-	-	EPRST4	EPRST3	EPRST2	EPRST1	EPRST0	138
(\$E9)	UENUM	-	-	-	-	-	EPNUM2	EPNUM1	EPNUM0	138
(\$E8)	UEINTX	FIFOCON	NAKINI	RWAL	NAKOUTI	RXSTPI	RXOUTI	STALLEDI	TXINI	141
(\$E7)	予約									
(\$E6)	UDMFN	-	-	-	FNCERR	-	- V+ PP - 1	- T. D. L. A. (D.	-	137
(\$E5)	UDFNUMH	-	-	- 14: 四		- (上 (DNI I) (4		番号上位 (F	NUM10~8)	137
(\$E4) (\$E3)	UDFNUML UDADDR	ADDEN		- 装直	フレーム番号	アル(FNUM) アドレス (UADI	(~ 0)		+	137
(\$E2)	UDIEN	ADDEN -	UPRSME	EORSME	WAKEUPE		SOFE	-	SUSPE	136
(\$E1)	UDINT	-	UPRSMI	EORSMI	WAKEUPI		SOFI	_	SUSPI	135
(\$E0)	UDCON	-	-	-	-	-	RSTCPU	RMWKUP		135
(\$DF)	予約									
(\$DE)	予約									
(\$DD)	予約									
(\$DC)	予約									
(\$DB) (\$DA)	予約									
(\$DA) (\$D9)	<u>予約</u> 予約									
(\$D8)	USBCON	USBE	_	FRZCLK	_	_	_	_	_	125
(\$D7)	予約	CODE		TRECER						120
(\$D6)	予約									
(\$D5)	予約									
(\$D4)	予約									
(\$D3)	予約							DOON	DVMCN	00
(\$D2)	CLKSTA	DCCKCEI o	DCCKCEL o	RCCKSEL1	DCCKCEL A	EVCKCELO	EVCKCELO	RCON	EXTON	23 23
(\$D1) (\$D0)	CLKSEL1 CLKSEL0	RCCKSEL3 RCSUT1	RCCKSEL2 RCSUT0	EXSUT1	EXSUT0	RCE	EXCKSEL2 EXTE	EXCKSELI -	CLKS	23 22
(\$D0) (\$CF)	予約	103011	105010	LASUIT	LASUIU	NCE	LATE		CLIVO	44
(\$CE)	UDR				USART デ	ータ レシ・スタ				107
(\$CD)	UBRRH	-	-	-	-		ボーレートレシ゛	スタ上位 (UB	RR11~8)	
(\$CC)	UBRRL			USART	ボーレート レシ゛					110
(\$CB)	UCSRD	-	-	-	-	-	-	CTSEN	RTSEN	109
(\$CA)	UCSRC	UMSEL1	UMSEL0	UPM1	UPM0	USBS	UCSZ1	UCSZ0	UCPOL	108
(\$C9)	UCSRB	RXCIE	TXCIE	UDRIE	RXEN	TXEN	UCSZ2	RXB8	TXB8	108
(\$C8)	UCSRA	RXC	TXC	UDRE	FE	DOR	UPE	U2X	MPCM	107
(\$C7)	予約									
(\$C6) (\$C5)	予約 									
(\$C4)	予約									
(\$C3)	一 学》									
(\$C3) (\$C2)	<u>予約</u> 予約									





拡張I/Oレ	ジスタ領域 (2,	/3)								
アトレス	レジスタ略称	ピット7	じット6	じット5	じット4	ピット3	じット2	じット1	じット0	頁
(\$BF)	予約									
(\$BE) (\$BD)	<u>予約</u> 予約									
(\$BC)	予約									
(\$BB)	予約									
(\$BA) (\$B9)										
(\$B8)	予約									
(\$B7)	予約									
(\$B6)	予約									
(\$B5) (\$B4)	<u>予約</u> 予約									
(\$B3)	予約									
(\$B2)	予約									
(\$B1) (\$B0)										
(\$AF)	予約									
(\$AE)	予約									
(\$AD)	予約									
(\$AC) (\$AB)	<u>予約</u> 予約									
(\$AA)	予約									
(\$A9)	予約									
(\$A8) (\$A7)	<u>予約</u> 予約									
(\$A6)	予約									
(\$A5)	予約									
(\$A4) (\$A3)	<u>予約</u> 予約									
(\$A2)	予約									
(\$A1)	予約									
(\$A0)	予約									
(\$9F) (\$9E)	<u>予約</u> 予約									
(\$9D)	予約									
(\$9C)	予約									
(\$9B) (\$9A)	<u>予約</u> 予約									
(\$99)	予約									
(\$98)	予約									
(\$97) (\$96)										
(\$95)	予約									
(\$94)	予約									
(\$93) (\$92)	<u>予約</u> 予約									
(\$92)	予約									
(\$90)	予約									
(\$8F)	<u>予約</u> 予約									
(\$8E) (\$8D)	プ約 OCR1CH			タイマ/	 「カウンタ1 比較	Cレジスタ 上イ	ブンブイト			
(\$8C)	OCR1CL		1	タイマ/	カウンタ1 比較	Cレジスタ下位	アバイト			86
(\$8B)	OCR1BH		1	9/7/	カウンタ1 比較	Bレジスタ上位	が小			86
(\$8A) (\$89)	OCR1BL OCR1AH			タイマ/	カウンタ1 比較 カウンタ1 比較	Bレン スタ ト亿	レハ イト ブバイト			
(\$88)	OCR1AL		1	タイマ/	カウンタ1 比較	Aレシブスタ下化	アベイト			86
(\$87)	ICR1H			タイマ	/カウンタ1 捕獲	美レシ ブスタ上位	バイト			86
(\$86) (\$85)	ICR1L TCNT1H		1	<i>タイマ</i>	/カウンタ1 捕獲	窶レジスタ下位 1 上位バイト	ハ 仆			
(\$84)	TCNT1H TCNT1L		1	1	タイマ/	<u>- エルハイト</u> 1 下位バイト	-	1	1	85
(\$83)	予約					. ,				
(\$82)	TCCR1C	FOC1A	FOC1B	FOC1C	- WCM10	- WCM10	- CC10	- CC11	- CC10	85
(\$81) (\$80)	TCCR1B TCCR1A	ICNC1 COM1A1	ICES1 COM1A0	COM1B1	WGM13 COM1B0	WGM12 COM1C1	CS12 COM1C0	CS11 WGM11	CS10 WGM10	84 83
(ψΟΟ)	TOORIN	OUNTITIE	USWIII	COMIDI	COMILDO	COMITOI	00111100	,, GMIII	,, GIVI10	00

ATmega8U2/16U2/32U2

アトレス	ジスタ領域(3, ┃ レジスタ略称	L "ット7	じット6	L "y\5	Ľ"yŀ4	ヒ゛ット3	Ľ"yŀ2	Ľ"yŀ1	ビット 0	頁
(\$7F)	DIDR1	-	AIN6D	AIN5D	AIN4D	AIN3D	AIN2D	AIN1D	AIN0D	145
(\$7E)	予約		1111102	1111102	1111112	1111102	1111112	111.112	1111102	
(\$7D)	ACMUX	-	-	-	-	-	CMUX2	CMUX1	CMUX0	145
(\$7C)	予約									
(\$7B)	予約									
(\$7A)	予約									
(\$79)	予約									
(\$78)	予約									
(\$77)	予約									
(\$76)	予約									
(\$75)	予約									
(\$74)	予約									
(\$73)	予約									
(\$72)	予約									
(\$71)	予約									
(\$70)	予約 TIMEK1			ICIE1		OCIE1C	OCIE1D	OCIE1A	TOIE1	07
(\$6F)	TIMSK1	-	-	ICIE1	-	OCIE1C	OCIE1B	OCIE1A	TOIE1	87 68
(\$6E) (\$6D)	TIMSK0 予約	_	_	_	_	_	OCIE0B	OCIE0A	TOIE0	08
(\$6C)	PCMSK1	_	_	_	PCINT12	PCINT11	PCINT10	PCINT9	PCINT8	42
(\$6B)	PCMSK1	PCINT7	PCINT6	PCINT5	PCINT12 PCINT4	PCINT3	PCINT10	PCINT9	PCINTO	42
(\$6A)	EICRB	ISC71	ISC70	ISC61	ISC60	ISC51	ISC50	ISC41	ISC40	41
(\$69)	EICRA	ISC31	ISC30	ISC21	ISC20	ISC11	ISC10	ISC01	ISC00	41
(\$68)	PCICR	-	-	-	-	-	-	PCIE1	PCIE0	42
(\$67)	予約							TOILI	1 CILO	10
(\$66)	OSCCAL			内蔵	RC発振器 夠	を振校正値と	ジスタ			23
(\$65)	PRR1	PRUSB	-	-	-	-	_	-	PRUSART	28
(\$64)	PRR0	-	-	PRTIM0	-	PRTIM1	PRSPI	-	-	27
(\$63)	REGCR	_	-	-	-	-	-	-	REGDIS	126
(\$62)	WDTCKD	-	-	WDEWIFCL	WCLKD2	WDEWIF	WDEWIE	WCLKD1	WCLKD1	34
(\$61)	CLKPR	CLKPCE	-	-	-	CLKPS3	CLKPS2	CLKPS1	CLKPS1	24
(\$60)	WDTCSR	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	34

- 注意: 将来のデバイスとの共通性のため、アクセスされる場合の予約ビットは0を書かれるべきです。予約したI/Oメモリ アドレスは決して書かれるべきではありません。
 - アト・レス範囲\$00~\$1F内のI/Oレシ・スタはSBIとCBI命令を使用する直接ビットアクセスが可能です。これらのレシ・スタではSBISとSBIC命令を使用することによって単一ビット値が検査できます。
 - いくつかの状態ビットはそれらへ論理1を書くことによって解除(0)されます。他の多くのAVRと異なり、CBIとSBI命令は指定ビットだけ操作し、故にこのような状態フラグを含むレジスタで使用できます。CBIとSBI命令は\$00~\$1Fのレジスタだけで動作します。
 - I/O指定命令INとOUTを使用する時はI/Oアドレス\$00~\$3Fが使用されなければなりません。LDとST命令を使用してデータ空間としてI/Oレジスタをアドレス指定する時はこれらのアドレスに\$20が加算されなければなりません。ATmega8U2/16U2/32U2はINとOUT命令で予約した64位置で支援できるよりも多くの周辺部(機能)の複合マイクロ コントローラです。SRAM(データ空間)内の拡張I/O空間はST/STS/STDとLD/LDS/LDD命令だけが使用できます。





アト・レス	ン、スタ領域 レシ、スタ略称	ピット7	ピット6	ピット5	ピット4	ピット3	ピット2	ピット1	ピット0	頁
\$3F (\$5F)	SREG	I J	T	H	S S	V	N	7.	C	
			1					_		1
\$3E (\$5E)	SPH		-	-	- OD:		(SP10)	SP9	SP8	9
3D (\$5D)	SPL	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	
3C (\$5C)	予約									
33B (\$5B)	予約									
3A (\$5A)	予約									
\$39 (\$59)	予約									
\$38 (\$58)	予約									
		CDMIE	DUALCD	CICDD	DUILLICDE	DI DCDT	DCWDT	DOEDC	CDMEN	1
\$37 (\$57)	SPMCSR	SPMIE	RWWSB	SIGRD	RWWSRE	BLBSET	PGWRT	PGERS	SPMEN	157
\$ 36 (\$ 56)	予約									
\$35 (\$55)	MCUCR	-	_	_	PUD	-	-	IVSEL	IVCE	53,39
\$34 (\$54)	MCUSR	-	_	USBRF	_	WDRF	BORF	EXTRF	PORF	33
\$33 (\$53)	SMCR	-	_	_	_	SM2	SM1	SM0	SE	27
\$32 (\$52)	予約					22	5.111	22.20	22	
\$31 (\$51)	DWDR				L デバックWIRE	データコンバフ	'			146
		A CD	ACDC					A CIC:	A CICo	
\$30 (\$50)	ACSR	ACD	ACBG	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0	144
\$2F (\$4F)	予約									
\$2E (\$4E)	SPDR				SPI デー	タレジスタ				94
32D (\$4D)	SPSR	SPIF	WCOL	-			-	-	SPI2X	93
\$2C (\$4C)	SPCR	SPIE	SPE	DORD	MSTR	CPOL	СРНА	SPR1	SPR0	93
\$2B (\$4B)	GPIOR2	DITE	DIL	DOND	汎用I/C		CIIII	DITTI	DITO	16
			1	H	· 汎用I/C			-	1	
\$2A (\$4A)	GPIOR1				0 -7 14 7		DIMPITA	DLLD	DI C CII	16
\$29 (\$49)	PLLCSR	-	-	-	DIV5	DIV3	PINDIV	PLLE	PLOCK	24
\$28 (\$48)	OCR0B				タイマ/カウンタ0					67
\$27 (\$47)	OCR0A		,		マイマ/カウンタ0		7			67
\$26 (\$46)	TCNT0		•		タイマ/フ	カウンタ()			'	67
\$25 (\$45)	TCCR0B	FOC0A	FOC0B	_		WGM02	CS02	CS01	CS00	66
\$24 (\$44)	TCCR0A	COM0A1	COM0A0	COM0B1	COM0B0	VV GIVIOZ	-	WGM01	WGM00	65
			COMOAU	COMODI	COMODO			WGMUI		
\$23 (\$43)	GTCCR	TSM	_	_	-			_	PSRSYNC	56
\$22 (\$42)	EEARH	-	-	-	-	-	_	(EEAR9)	EEAR8	13
\$21 (\$41)	EEARL			_ EEPROM:	アドレス レシブスタ		$EEAR7\sim0$)		1	10
\$20 (\$40)	EEDR				EEPROM	゛ータ レシ゛スタ]				13
\$1F (\$3F)	EECR	_	_	EEPM1	EEPM0	EERIE	EEMPE	EEPE	EERE	13
\$1E (\$3E)	GPIOR0			BBI WII	汎用I/C		BB.vii B	BEI E	BEITE	16
\$1D (\$3D)	EIMSK	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INT0	41
\$1C (\$3C)	EIFR	INTF7	INTF6	INTF5	INTF4	INTF3	INTF2	INTF1	INTF0	42
\$1B (\$3B)	PCIFR	-	-	_	-	_	_	PCIF1	PCIF0	42
\$1A (\$3A)	予約									
\$19 (\$39)	予約									
\$18 (\$38)	予約									
\$17 (\$37)	予約									
		_	_	ICE1		OCE1C	OCE1D	OCE1 A	TOV1	00
\$16 (\$36)	TIFR1			ICF1	-	OCF1C	OCF1B	OCF1A	TOV1	88
\$15 (\$35)	TIFR0	_	_	_	_	_	OCF0B	OCF0A	TOV0	68
\$14 (\$34)	予約									
\$13 (\$33)	予約									
\$12 (\$32)	予約									
\$11 (\$31)	予約									
\$10 (\$30)	予約									
\$0F (\$2F)	予約									
\$0E (\$2E)	予約									
\$0D (\$2D)	予約									
\$0C (\$2C)	予約									
\$0B (\$2B)	PORTD	PORTD7	PORTD6	PORTD5	PORTD4	PORTD3	PORTD2	PORTD1	PORTD0	54
\$0A (\$2A)	DDRD	DDD7	DDD6	DDD5	DDD4	DDD3	DDD2	DDD1	DDD0	54
\$09 (\$29)	PIND	PIND7	PIND6	PIND5	PIND4	PIND3	PIND2	PIND1	PIND0	54
\$08 (\$28)	PORTC	PORTC7	PORTC6	PORTC5	PORTC4	-	PORTC2	PORTC1	PORTC0	53
\$07 (\$27)	DDRC	DDC7	DDC6	DDC5	DDC4	1	DDC2	DDC1	DDC0	53
\$06 (\$26)	PINC	PINC7	PINC6	PINC5	PINC4	_	PINC2	PINC1	PINC0	53
\$05 (\$25)	PORTB	PORTB7	PORTB6	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	53
			<u> </u>							
¢04 (¢94)	DDRB	DDB7	DDB6	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	53
\$04 (\$24)	DINID		PINB6	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	53
\$03 (\$23)	PINB	PINB7	TINDO	TINDO	111101	111110	111.122	1111101	111.12.0	
\$03 (\$23) \$02 (\$22)	PINB 予約	PINDI	TINDO	TINDS	THVDT	TITABO	111,122	THOT	111120	
\$03 (\$23)		PINDI	TINDO	TINDS	TINDI	TINDO	111,03	TIVET	TINDO	

注:()付きビットはATmega32U2でのみ利用できます。

(訳注) 原書本位置の注意は前頁に移動しました。

29. 命令要約 (1/2)

ニーモニック	オペラント゛	意味	動作	フラク゛	クロック
			里演算命令		
ADD	Rd,Rr	汎用レジスタ間の加算	Rd ← Rd + Rr	I,T,H,S,V,N,Z,C	1
ADC	Rd,Rr	キャリーを含めた汎用レジスタ間の加算	$Rd \leftarrow Rd + Rr + C$	I,T,H,S,V,N,Z,C	1
ADIW	Rd,K6	即値の語(ワード)長加算	RdH:RdL ← RdH:RdL + K6	I,T,H,S,V,N,Z,C	2
SUB	Rd,Rr	汎用レジスタ間の減算	Rd ← Rd - Rr	I,T,H,S,V,N,Z,C	1
SUBI	Rd,K	汎用レジスタカンら即値の減算	$Rd \leftarrow Rd - K$	I,T,H,S,V,N,Z,C	1
SBIW	Rd,K6	即値の語(ワード)長減算	RdH:RdL ← RdH:RdL - K6	I,T,H,S,V,N,Z,C	2
SBC	Rd,Rr	キャリーを含めた汎用レジスタ間の減算	$Rd \leftarrow Rd - Rr - C$	I,T,H,S,V,N,Z,C	1
SBCI	Rd,K	汎用レジスタからキャリーと即値の減算	$Rd \leftarrow Rd - K - C$	I,T,H,S,V,N,Z,C	1
AND	Rd,Rr	汎用レジスタ間の論理積(AND)	Rd ← Rd AND Rr	I,T,H,S,0,N,Z,C	1
ANDI	Rd,K	汎用レジスタと即値の論理積(AND)	$Rd \leftarrow Rd \ AND \ K$	I,T,H,S,0,N,Z,C	1
OR	Rd,Rr	汎用レジスタ間の論理和(OR)	Rd ← Rd OR Rr	I,T,H,S,0,N,Z,C	1
ORI	Rd,K	汎用レシブスタと即値の論理和(OR)	Rd ← Rd OR K	I,T,H,S,0,N,Z,C	1
EOR	Rd,Rr	汎用レジスタ間の排他的論理和(Ex-OR)	Rd ← Rd EOR Rr	I,T,H,S,0,N,Z,C	1
COM	Rd	1の補数(論理反転)	Rd ← \$FF - Rd	I,T,H,S,0,N,Z,0	1
NEG	Rd	2の補数	Rd ← \$00 - Rd	I,T,H,S,V,N,Z,C	1
SBR	Rd,K	汎用レジスタの(複数)ビット設定(1)	Rd ← Rd OR K	I,T,H,S,0,N,Z,C	1
CBR	Rd,K	汎用レシブスタの(複数)ビット解除(0)	Rd ← Rd AND (\$FF - K)	I,T,H,S,0,N,Z,C	1
INC	Rd	汎用レシブスタの増加(+1)	Rd ← Rd + 1	I,T,H,S,V,N,Z,C	1
DEC	Rd	汎用レジスタの減少(-1)	Rd ← Rd - 1	I,T,H,S,V,N,Z,C	1
TST	Rd	汎用レシブスタのセブロとマイナス検査	Rd ← Rd AND Rd	I,T,H,S,0,N,Z,C	1
CLR	Rd	汎用レシ、スタの全0設定(=\$00)	Rd ← Rd EOR Rd	I,T,H,0,0,0,1,C	1
SER	Rd	汎用レシブスタの全1設定(=\$FF)	Rd ← \$FF	I,T,H,S,V,N,Z,C	1
	•	分 奶	支 命令		
RJMP	k	相対無条件分岐	$PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	2
IJMP		Zレジスタ間接無条件分岐	PC ← Z	I,T,H,S,V,N,Z,C	2
JMP	k	絶対無条件分岐	PC ← k	I,T,H,S,V,N,Z,C	3
RCALL	k	相対サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow PC + k + 1$	I,T,H,S,V,N,Z,C	3
ICALL		Zレシ、スタ間接サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow Z$	I,T,H,S,V,N,Z,C	3
CALL	k	絶対サブルーチン呼び出し	$STACK \leftarrow PC, PC \leftarrow k$	I,T,H,S,V,N,Z,C	4
RET		サブルーチンからの復帰	PC ← STACK	I,T,H,S,V,N,Z,C	4
RETI		割り込みからの復帰	PC ← STACK	1,T,H,S,V,N,Z,C	4
CPSE	Rd,Rr	汎用レシ、スタ間比較、一致でスキップ。	Rd=Rrなら、PC ← PC + 2or3	I,T,H,S,V,N,Z,C	
CP	Rd,Rr	汎用レシブスタ間の比較	Rd - Rr	I,T,H,S,V,N,Z,C	1
CPC	Rd,Rr	キャリーを含めた汎用レジスタ間の比較	Rd – Rr – C	I,T,H,S,V,N,Z,C	1
CPI	Rd,K	汎用レシブスタと即値の比較	Rd - K	I,T,H,S,V,N,Z,C	1
SBRC	Rr,b	汎用レシ、スタのヒ、ットが解除(0)でスキップ。	Rr(b)=0なら, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	
SBRS	Rr,b	汎用レシ、スタのヒ、ットが設定(1)でスキップ	Rr(b)=1736, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	
SBIC	P,b	I/Oレシ、スタのヒ、ットが解除(0)でスキップ	P(b)=0735, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	
SBIS	P,b	I/Oレシ、スタのヒットが設定(1)でスキップ	P(b)=1725, PC ← PC + 2or3	I,T,H,S,V,N,Z,C	
BRBS	s,k	ステータス フラグが設定(1)で分岐	SREG(s)=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRBC	s,k	ステータス フラグが解除(0)で分岐	SREG(s)=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BREQ	k	一致で分岐	Z=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	,
BRNE	k	不一致で分岐	Z=07\$6, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRCS	k	キャリー フラク が設定(1)で分岐	C=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRCC	k	キャリー フラク が解除(0)で分岐	C=0%5, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRSH	k	符号なしの≧で分岐	C=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRLO	k	符号なしのくで分岐	C=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRMI	k	-(マイナス)で分岐	N=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRPL	k	+(プラス)で分岐	N=0736, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRGE	k	符号付きの≧で分岐	(N EOR V)=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRLT	k	符号付きの<で分岐	(N EOR V)=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRHS	k	ハーフキャリー フラク が設定(1)で分岐	H=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	_
BRHC	k	ハーフキャリー フラグが解除(0)で分岐	H=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRTS	k	一時7ラグが設定(<u>1</u>)で分岐	T=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	_
BRTC	k	一時フラグが解除(0)で分岐	T=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRVS	k	2の補数溢れフラグが設定(1)で分岐	V=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	1/2
BRVC	k	2の補数溢れフラグが解除(0)で分岐	V=0なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRIE	k	割り込み許可で分岐	I=1なら, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
BRID	k	割り込み禁止で分岐	I=0'ζ\$, PC ← PC + K + 1	I,T,H,S,V,N,Z,C	
	•		・汎用レジスタ(R0~R31) X Y 7・X Y 7レ		

K6, K: 6, 8ビット定数 P: I/Oレジスタ Rd, Rr: 汎用レジスタ(R0~R31) X, Y, Z: X, Y, Zレジスタ

b:t゙ット(0~7) k:アドレス定数(7,12,16t゙ット) q:符号なし6t゙ット定数(変位) s:ステータス フラグ(C,Z,N,V,X,H,T,I)





命令要約 (2/2)

ニーモニック	オペラント゛	意味	動作	フラク゛	クロック
		データ移	動命令		
MOV	Rd,Rr	汎用レジスタ間の複写	Rd ← Rr	I,T,H,S,V,N,Z,C	1
MOVW	Rd,Rr	汎用レジスタ対間の複写	$Rd+1:Rd \leftarrow Rr+1:Rr$	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	1
LDI LD	Rd,K Rd,X	即値の取得 Xレジスタ間接での取得	$Rd \leftarrow K$ $Rd \leftarrow (X)$	I, I, H, S, V, N, Z, C	1 2
LD	Rd,X+	事後増加付きXレジスタ間接での取得	$Rd \leftarrow (X), X \leftarrow X + 1$	I,T,H,S,V,N,Z,C	2
LD	Rd,-X	事前減少付きXレジスタ間接での取得	$X \leftarrow X - 1, Rd \leftarrow (X)$	I.T.H.S.V.N.Z.C	2
LD	Rd,Y	Yレジスタ間接での取得	$Rd \leftarrow (Y)$	I,T,H,S,V,N,Z,C	2 2
LD	Rd,Y+	事後増加付きYレジスタ間接での取得	$Rd \leftarrow (Y), Y \leftarrow Y + 1$	I,T,H,S,V,N,Z,C	2
LD	Rd,-Y	事前減少付きYレシブスタ間接での取得	$Y \leftarrow Y - 1$, $Rd \leftarrow (Y)$	I,T,H,S,V,N,Z,C	2
LDD	Rd,Y+q	変位付きYレジスタ間接での取得	$Rd \leftarrow (Y + q)$	I,T,H,S,V,N,Z,C	2
LD LD	Rd,Z+	Zレジスタ間接での取得 事後増加付きZレジスタ間接での取得	$Rd \leftarrow (Z)$ $Rd \leftarrow (Z), Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	2 2
LD	Rd,-Z	事前減少付きZレジスタ間接での取得	$Z \leftarrow Z - 1$, $Rd \leftarrow (Z)$	I, T, H, S, V, N, Z, C	2
LDD	Rd,Z+q	変位付きZレジスタ間接での取得	$Rd \leftarrow (Z + q)$	I,T,H,S,V,N,Z,C	2
LDS	Rd,k	データ空間(SRAM)から直接取得	$Rd \leftarrow (k)$	I,T,H,S,V,N,Z,C	2
ST	X,Rr	Xレジスタ間接での設定	$(X) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 2
ST	X+,Rr	事後増加付きXレジスタ間接での設定	$(X) \leftarrow Rr, X \leftarrow X + 1$	I,T,H,S,V,N,Z,C	2
ST	-X,Rr	事前減少付きXレシ、スタ間接での設定	$X \leftarrow X - 1, (X) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2 2
ST	Y,Rr	Yレジスタ間接での設定	$(Y) \leftarrow Rr$ $(Y) \leftarrow Rr, Y \leftarrow Y + 1$	I,T,H,S,V,N,Z,C	2
ST ST	Y+,Rr -Y,Rr	事後増加付きYレジスタ間接での設定 事前減少付きYレジスタ間接での設定	$(Y) \leftarrow Rr, Y \leftarrow Y + 1$ $(Y) \leftarrow Y - 1, (Y) \leftarrow Rr$	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	2
STD	Y+q,Rr	要前減少れされて A7 間接 Cの設定 変位付きYレジスタ間接での設定	$(Y + q) \leftarrow Rr$	I, T, H, S, V, N, Z, C	2
ST	Z,Rr	Zレジスタ間接での設定	$(Z) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2
ST	Z+,Rr	事後増加付きZレジスタ間接での設定	$(Z) \leftarrow Rr, Z \leftarrow Z + 1$	I,T,H,S,V,N,Z,C	2
ST	−Z,Rr	事前減少付きZレジスタ間接での設定	$Z \leftarrow Z - 1$, $(Z) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2
STD	Z+q,Rr	変位付きZレジスタ間接での設定	$(Z + q) \leftarrow Rr$	I,T,H,S,V,N,Z,C	2
STS	k,Rr	データ空間(SRAM)へ直接設定	(k) ← Rr	I,T,H,S,V,N,Z,C	2
LPM	215	プログラム領域からZレジスタ間接での取得	$R0 \leftarrow (Z)$	I,T,H,S,V,N,Z,C	3
LPM	Rd,Z	同上(任意のレジスタへ)	$Rd \leftarrow (Z)$	I,T,H,S,V,N,Z,C	3
LPM SPM	Rd,Z+	同上(事後増加付き) プログラム領域へZレジスタ間接での設定	$Rd \leftarrow (Z), Z \leftarrow Z + 1$ $(Z) \leftarrow R1:R0$	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	3
IN	Rd,P	I/Oレジスタからの入力	$Rd \leftarrow P$	I.T.H.S.V.N.Z.C	1
OUT	P,Rr	I/Oレジスタ〜の出力	P ← Rr	I,T,H,S,V,N,Z,C	1
PUSH	Rr	汎用レジスタをスタックへ保存	STACK ← Rr	I,T,H,S,V,N,Z,C	2
POP	Rd	スタックから汎用レジスタへ復帰	Rd ← STACK	I,T,H,S,V,N,Z,C	2
		L [*] ット関	係命令		
SBI	P,b	I/Oレシ、スタのビット設定(1)	$I/O(P,b) \leftarrow 1$	I,T,H,S,V,N,Z,C	2
CBI LSL	P,b Rd	I/Oレジ、スタのビット解除(0) 論理的左シフト	$I/O(P,b) \leftarrow 0$ $Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$	I,T,H,S,V,N,Z,C I,T,H,S,V,N,Z,C	2
LSR	Rd	論理的右シフト	$Rd(n) \leftarrow Rd(n+1), Rd(0) \leftarrow 0$	I,T,H,S,V,N,Z,C	
ROL	Rd	キャリーを含めた左回転	$Rd(0) \leftarrow C, Rd(n+1) \leftarrow Rd(n), C \leftarrow Rd(7)$	I,T,H,S,V,N,Z,C	1
ROR	Rd	キャリーを含めた右回転	$Rd(7) \leftarrow C$, $Rd(n) \leftarrow Rd(n+1)$, $C \leftarrow Rd(0)$	I,T,H,S,V,N,Z,C	1
ASR	Rd	算術的右シフト	$Rd(n) \leftarrow Rd(n+1), n=0 \sim 6$	I,T,H,S,V,N,Z,C	1
SWAP	Rd	ニブル(4ビット)上位/下位交換	$Rd(7\sim4) \Leftrightarrow Rd(3\sim0)$	I,T,H,S,V,N,Z,C	1
BSET	S	ステータス レジスタのビット設定(1)	$SREG(s) \leftarrow 1$	1,T,H,\$,Y,N,Z,C	1
BCLR	S	ステータス レジスタのビット解除(0)	$SREG(s) \leftarrow 0$	0,0,0,0,0,0,0,0	
BST BLD	Rr,b Rd,b	汎用レジスタのビットを一時フラグへ移動 一時フラグを汎用レジスタのビットへ移動	$T \leftarrow Rr(b)$ $Rd(b) \leftarrow T$	I, T ,H,S,V,N,Z,C	1
SEC	Nu,D	一時ブリケを汎用レンスタのにットへ移動 キャリーフラグを設定(1)	$C \leftarrow 1$	I, I, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	1
CLC		キャリー フラグを解除(0)	C ← 0	I,T,H,S,V,N,Z, 0	1
SEN		負フラグを設定(1)	N ← 1	I,T,H,S,V,N,Z,C	1
CLN		負フラグを解除(<mark>0</mark>)	$N \leftarrow 0$	I,T,H,S,V,0,Z,C	1
SEZ		ゼロ フラグを設定(1)	Z ← 1	I,T,H,S,V,N,I,C	1
CLZ		ゼロフラグを解除(0)	$Z \leftarrow 0$	I,T,H,S,V,N,Ø,C	1
SEI CLI		全割り込み許可	$ \begin{array}{c} I \leftarrow 1 \\ I \leftarrow 0 \end{array} $	1,T,H,S,V,N,Z,C	1
SES		全割り込み禁止 符号フラグを設定(1)	$S \leftarrow 1$	0 ,T,H,S,V,N,Z,C I,T,H,\$,V,N,Z,C	1
CLS		符号フラグを解除(0)	$S \leftarrow 0$	I, T, H, θ, V, N, Z, C	1
SEV		2の補数溢れフラグを設定(1)	V ← 1	I,T,H,S,Y,N,Z,C	1
CLV		2の補数溢れフラグを解除(0)	V ← 0	I,T,H,S, V ,N,Z,C	1
SET		一時フラグを設定(1)	T ← 1	I,T,H,S,V,N,Z,C	1
CLT		一時フラグを解除(0)	$T \leftarrow 0$	I, 0 ,H,S,V,N,Z,C	1
SEH		ハーフキャリー フラグを設定(1)	H ← 1	I,T,H,S,V,N,Z,C	1
CLH		ハーフキャリー フラク・を解除(0)	<u>H←0</u> 刊御命令	I,T, 0 ,S,V,N,Z,C	1
NOP		■ MCU n 無操作	CL tiln thal full	I,T,H,S,V,N,Z,C	1
SLEEP		無保日 休止形態開始	休止形態参照	I, T, H, S, V, N, Z, C I, T, H, S, V, N, Z, C	1
WDR		ウォッチト、ック、タイマ リセット	ウォッチトック・タイマ参照	I,T,H,S,V,N,Z,C	1
BREAK		一時停止	内蔵デバッグWIRE機能専用	I,T,H,S,V,N,Z,C	


30. 注文情報

デバイ ス	速度(MHz)	電源電圧	注文コード	外囲器	動作範囲	
ATmega8U2	16	2.7~5.5V	ATmega8U2-AU	32A	工業用 (-40℃~85℃)	
	16		ATmega8U2-MU	32M1-A	工未用(-40℃/-05℃)	
ATmega16U2	16	2.7~5.5V	ATmega16U2-AU	32A	工業用 (-40℃~85℃)	
ATmega1002		2.7~5.5V	ATmega16U2-MU	32M1-A	工未用(-40℃/-00℃)	
A.T.m. o. gro 2.21.12	16	2.7 a.5.5V	ATmega32U2-AU	32A	工类田 (10℃ 00℃)	
ATmega32U2	10	2.7~5.5V	ATmega32U2-MU	32M1-A	工業用 (-40℃~85℃)	


	外囲器形式
32A	32リード7×7×1.2mm 0.8mmピッチ 薄型4方向平板外囲器 (TQFP)
32M1-A	32パッド5×5×1mm 0.5mmピッチ 4方向平板リードなし外囲器 (QFN)

31. 外囲器情報

31.1. 32A(TQFP32)



31.2. **32M1-A**(QFN32)







32. 障害情報 この章の改訂番号はATmega8U2/16U2/32U2デバイスの改訂版を参照してください。

ATmega32U2 改訂C : 既知の障害はありません。

■ 全振幅発振器

8U2-A/B,16U2-A/B,32U2-A/B

1. 全振幅発振器 (8U2-A/B,16U2-A/B,32U2-A/B)

クリスタル用全振幅発振器の最大周波数は8MHzです。クリスタル周波数>8MHzに対してクリスタル用全振幅発振器は正しい動作が保証されません。

対策/対処

クリスタルが周波数>8MHzで使用される場合、代わりにクリスタル用低電力発振器が使用されるべきです。デバイスのクロック任意選択の概要については表8-1.をご覧ください。クリスタル用低電力発振器がXTAL2ピンに於いて電源電圧一杯の振幅を提供しないことに注意してください。クルスタル用低電力発振器からの走行中に他のクロック入力を駆動するためにシステムクロック出力が必要とされるなら、CKOUTヒューズをプログラム(0)することによってPC7にシステムクロックを出力することができます。

33. データシート改訂履歴

この章内の参照頁番号はこの資料が参照されていることに注意してください。この章内の改訂番号は資料の改訂番号を参照してください。

33.1. 7799A-03/09

1. 初版

33.2. 7799B-06/09

1. 177頁の「代表特性」を更新

33.3. 7799C-12/09

1. 1頁の「特徴」を更新

2. 4頁に「AVCC」の記述を追加

3. 11頁の図7-2.を更新

4. 120頁の図20-3.と図20-4.を更新

5. 159頁の「ヒュース´ ビット」を更新

6. 171頁の「DC特性」を更新

7. VRSTを削除することにより、173頁の表26-3.を更新

8. 173頁の表26-4.を更新

9. 177頁の「代表特性」を更新

10. 194頁に「障害情報」を追加

33.4. 7799D-11/10

1. 2頁の脚注を更新、脚注からVFQPを削除

2. 120頁の「図20-4. 3.3V入出力での代表的バス給電応用」を更新

3. UVCCを3~3.6V電源へ接続することにより、120頁の図20-6.を更新

4. 139頁の表21-2.を更新、01:等時(Isochronuos),10:大量(Bulk)

5. 171頁の「**電気的特性**」を更新、USB D+内部プルアップ(データ流れ形態)を追加

6. 171頁の「**電気的特性**」にUVCC限度を追加

7. 185頁で「**図27-26**. **USB電圧調整器消費電流対入力電圧**(75Ω負荷)」を削除

8. 189頁の「レシ、スタ要約」を更新、DIDR1(アト・レス:\$7F)を追加

33.5. 7799E-09/12

1. 2頁の図で外囲器をVQFP32からTQFP32に改名

2. 誤植修正





目次

	特徴 ······ 1		11.3. 割り込みベクタ移動関係レジスタ ・・・・・・・・・・	
1.	ピン配置 ・・・・・・・・ 2	12.	外部割り込み・・・・・・・・・・・・・・・・・	10
•	1.1. お断り ···································		12.1. 概要 ••••••	40
2	概要 •••••• 3		12.2. 外部割り込み用レジスタ・・・・・・・・・・・・・	41
۷.	2.1 . 構成図 ···································	13	入出力ポート ・・・・・・・・・・・・・・・・ 4	
	2.1. 情放図 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	10.	13.1. 概要	13 13
_			13.2. 標準デジタル入出力としてのポート・・・・・・・・	
	資料 ······ 5		13.3. 交換ポート機能 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	45 46
	コート 例 ・・・・・・・・・・・・・・・ 5		13.4. I/Oポート用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
5.	ri-9保持力 ······ 5	4.4		
6	AVR CPU 17 6	14.	タイマ/カウンタ0,1の前置分周器・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	ახ
υ.	6.1. 序説 ···································		16.1. 概要 · · · · · · · · · · · · · · · · · ·	55
			16.1. 内部クロック元・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	55
	6.2. 構造概要 · · · · · · · · · · · · · · · · · · ·		16.2. 前置分周器リセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	55
			16.3. 外部クロック元・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
			16.4. タイマ/カウンタ前置分周器制御用レシ、スタ・・・・・・!	
		15.	8ビット タイマ/カウンタ0 (PWM) ・・・・・・・ 5	57
	6.6. スタック ポインタ · · · · · · · · · · · · · · · · · · ·		15.1. 特徴 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	57
	6.7. 命令実行タイミング・・・・・・・9		15.2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	57
	6.8. リセットと割り込みの扱い・・・・・・9		15.3. タイマ/カウンタのクロック・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	58
7.	AVRのメモリ · · · · · · · 11		15.4. 計数器部 ••••••	
	7.1. 実装書き換え可能なプログラム用フラッシュ メモリ ・・・ 11		15.5. 比較出力部 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	7.2. データ用SRAMメモリ ・・・・・・・・・・ 11		15.6. 比較一致出力部	
	7.3 . データ用EEPROMメモリ・・・・・・・・ 12		15.7. 動作種別	
	7.4. I/Oメモリ (レジスタ) ······ 12		15.8. タイマ/カウンタのタイミング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	7.5. メモリ関係レジスタ・・・・・・・・・・・13		15.9. 8ピット タイマ/カウンタ0用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
8.	システム クロックとクロック選択 ・・・・・・ 17	16	16E*** \$4\(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\frac{1}{2}\)/ \(\	
٥.	8.1. クロック系統とその配給・・・・・・・・・・17	10.	16.1. 特徴・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・)9 co
	8.2. クロック切り替え · · · · · · · · · · · · · · · · · · ·		16.2. 概要・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	8.3. クロック元 ・・・・・・・・・・・・・・・・・18			
	8.4. クリスタル用低電力発振器・・・・・・・・・19		16.3. 16ピットレジスタのアクセス・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	71
	8.5. クリスタル用全振幅発振器 · · · · · · · · 20		16.4. タイマ/カウンタのクロック・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	73
	8.6. 校正付き内蔵RC発振器 ························20		16.5. 計数器部	
	8.7. 外部クロック信号 ・・・・・・・・・・・・・・・21		16.6. 捕獲入力部	
	8.8. システム クロック出力緩衝部・・・・・・・・・・・・21		16.7. 比較出力部	75
	8.9. システム クロック前置分周器 ・・・・・・・・・・・・・・21		16.8. 比較一致出力部 · · · · · · · · · · · · · · · · · · ·	77
	8.10. PLL ··································		16.9. 動作種別	
	8.10. PLL		16.10. タイマ/カウンタのタイミング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
_			16.11. 16ビット タイマ/カウンタ1 用レジスタ ・・・・・・・・・・・・・・・	
9.	電力管理と休止形態 ・・・・・・・・・・ 25	17.	SPI (直列周辺インターフェース) ・・・・・・・・・ 8	39
	9.1. 概要 25		17.1. 特徴 ••••••	89
	9.2. 休止形態種別 25		17.2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	9.3. ア小動作 ・・・・・・・・・・ 25		17.3. SSピンの機能 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	91
	9.4. パワーダウン動作 ・・・・・・・・・・25		17.4. データ転送形式 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	92
	9.5 . パプーセープ 動作 ・・・・・・・・・ 25		17.5. SPI用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	93
	9.6. スタンバイ動作 ・・・・・・・・・・ 25	18	USART	95
	9.7. 拡張スタンハ イ動作 ・・・・・・・・・・ 26	10.	18.1. 特徴	
	9.8. 電力削減(電力削減レジスタ) ・・・・・・・・・ 26		18.2. 概要 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	9.9. 消費電力の最小化 ・・・・・・・・・・ 26		18.3. クロック生成・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	9.10. 電力管理用レジスタ ・・・・・・・・・・ 27		18.4. フレーム形式・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
10.	システム制御とリセット・・・・・・・・ 29		18.5. USARTの初期化 ·······	
	10.1. AVRのリセット · · · · · · 29		18.6. USARTのデータ送信 ·······	
	10.2. リセット元 · · · · · · · · 29		18.7. USARTのデータ受信 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	10.3. 内部基準電圧 31		18.7. USARTのナーダ受信・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	10.4. ウォッチト・ック・タイマ · · · · · · 31		18.8. 非问期受信 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	10.5. リセット関係レジスタ・・・・・・・・・・33		18.9. ハート ウェア流れ(ブロー) 制御 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
11	割り込み ・・・・・・・・・・・・・・・・38		18.10. 侵致ノロゼッア通信 助作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
٠٠.	11.1. 概要 ············ 38		18.11. USART 用レンスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	11.1. 恢安 11.1. では 11.2. ATmega8U2/16U2/32U2の割り込みへつか 11.2. 38	4.5		
	11.Z. A 1 mega8UZ/10UZ/3ZUZの制り込みへり *** 38	19.	USARTでのSPI動作 ・・・・・・・ 11	13

ATmega8U2/16U2/32U2

	19.1.	特徴 ····································	• 113
	19.2.	概要 ••••••	• 113
	19.3.	クロック生成 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 113
	19.4.	データ転送形式 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 113
	19.5.	フレーム形式・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 114
	19.6.	データ転送 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 115
	19.7.	MSPIMでのUSART用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 116
	19.8.		
20.	USB#	御器 ••••••	119
	20.1.	特徵	• 119
	20.2.	概要	• 119
	20.3.	USARTでのMSPIMとSPIの比較・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 119
	20.4.	一般的な動作・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 121
	20.5.	電力動作種別 •••••	• 123
	20.6.	メモリ 管理 · · · · · · · · · · · · · · · · · ·	• 123
	20.7.	パッパ 休止 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 124
	20.8.	D+/D-読み書き ····································	• 124
	20.9.	USBソフトウェア操作種別 ・・・・・・・・・・・	• 124
	20.10.	USB一般用レジスタ · · · · · · · · · · · · · · · · · · ·	• 125
21.	USB對	も置動作 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	127
	21.1.	概要 ······	• 127
	21.2.	電源ONとリセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 127
	21.3.	エント 木 イント リセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	127
	21.4.	USBJセット・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 127
	21.5.	エンドポイント選択・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	127
	21.6.	アル゛ぉ゚ハルの 千性ル (右	. 198
	21.7.	アドレス設定・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 128
	21.8.	休止、起動復帰と再開 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1 29
	21.9.	分離(切り離し) ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1 29
	21.10.		1 29
	21.11.	不能応答(STALL)要求 ••••••	 129
	21.12.	制御エンドポイント管理・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	1 30
	21.13.	OUTェンバ・ホーイント 管理・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 131
	21.14.	INエンドポイント管理・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	 132
	21.15.	等時(Isochronous)動作 · · · · · · · · · · · · · · · · · · ·	• 133
		オーバーフロー ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	21.17.	装置割り込み・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 134
	21.18.	USB装置一般用レジスタ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 135
	21.19.	USB装置エンドポイント用レジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 138
22.	アナロク	"比較器 ····································	144
	22.1.	概要 ••••••	• 144
	22.2.	アナログ比較器用レジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 144
23.	デバッ	がWIRE内蔵デバッグ機能・・・・・・・・・・ 特徴・・・・・・・・・・・・・・・・・・・・・・・・・・	146
	23.1.	特徵	• 146
	23.2.	概要 ••••••	• 146
	23.3.	物理インターフェース・・・・・・・・・・・・・・・・・・	• 146
	23.4.	ソフトウェア中断点・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 146
	23.5.	デバッグWIREの制限	• 146
	23.6.	デバッグWIRE用レジスタ ・・・・・・・	1 46
24.	ブート	ローダ- RWW 自己プログラミング・・・・・・	147
	24.1.	特徵	 147
	24.2.	概要	• 147
	24.3.	フラッシュ メモリの応用領域とブート ローダ領域・・	
	24.4.	書き中に読みが可能な領域と不能な領域・	
	24.5.	ブートローダ施錠ビット ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 149
	24.6.	ブートローダブプログラムへの移行・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 150
	24.7.	自己プログラミングでのフラッシュアトレス指定・・・	• 151
	24.8.	フラッシュ メモリの自己プログラミング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 151
	24.9.	ブートローダ関係レジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	• 157

25.	メモリフ	プログラミング・・・・・・・・・・・・・・ 158	8
	25.1.	プログラム メモリとデータ メモリ用施錠ビット ・・・・・・ 15	8
	25.2.	נ ישל יישל יישל נישל ב-ג' ב'של ב'של ב'של ב'של ב'של ב'של ב'של ב'ש	9
	25.3.	識票 バイト ・・・・・・ 16	0
	25.4.	校正值ni仆 ······· 16	
	25.5.	^゚−ジ容量・・・・・・・・・ 16	
	25.6.	並列フ[゚]ログラミング・・・・・・・ 16	
	25.7.	並列プログラミング手順 ・・・・・・・・・・・・・ 16	
	25.8.	直列プログラミング・・・・・・・・・ 16	
	25.9.	直列プログラミング手順・・・・・・・・・ 16	8
26.	電気的	的特性 •••••• 17	_
	26.1.	- 施対最大定格 ······ 17	
	26.2.	DC特性 · · · · · · · · · 17	
	26.3.	速度勾配 ・・・・・・・ 17	
	26.4.	クロック 特性 ・・・・・・・ 17	
	26.5.	システムとリセットの特性 ・・・・・・・・・17	
	26.6.	ソステムとりせずりの特性 17 外部割り込み特性 17 SPI タイミング特性 17 ハート・ウェア ブート受付タイミング特性 17	
	26.7.	SPI タイミング特性 ・・・・・・・・ 17	
	26.8.	ハート・ウェア ブート受付タイミング 特性 ・・・・・・・・ 17	
	26.9.	並列プログラミング特性 ・・・・・・・・ 17	
27.	代表特		
	27.1.	活動動作消費電流 ********** 17	
	27.2.	アイル動作消費電流・・・・・・・・・・17	
	27.3.	パワーダウン動作消費電流 ・・・・・・・ 17	
	27.4.	ヒ ゚ン プルアップ・・・・・・ 17	
	27.5.	ピン駆動能力・・・・・・・ 18	
	27.6.	ピン 閾値とヒステリシス ・・・・・・・・ 18	
	27.7.	低電圧検出器(BOD)閾値 · · · · · 18	
	27.8.	内部発振器周波数 ******** 18	
	27.9.	周辺機能部消費電流	
		リセット消費電流とリセット パルス幅 ・・・・・・・・ 18	
28.	レジスタ	岁要約・・・・・・・・・・・ 18'	7
29.	命令		1
30.	注文	青報・・・・・・・・・・・・・・・ 19:	3
31.	外囲	器情報····································	3
32.	障害		4
33.	データシ	ント改訂履歴 ······ 19	





Atmel Corporation

www.atmel.com

2325 Orchard Parkway San Jose, CA 95131 USA TEL (+1)(408) 441-0311 FAX (+1)(408) 487-2600

Atmel Asia Limited

FAX (+852) 2722-1369

Unit 01-5 & 16, 19F BEA Tower, Millennium City 5 418 Kwun Tong Road Kwun Tong, Kowloon HONG KONG TEL (+852) 2245-6100

Atmel Munich GmbH

Business Campus Parking 4 D-85748 Garching b. Munich GERMANY TEL (+49) 89-31970-0 FAX (+49) 89-3194621

Atmel Japan

141-0032 東京都品川区 大崎1-6-4 新大崎勧業ピル 16F アトメル ジャパン合同会社 TEL (+81)(3)-6417-0300 FAX (+81)(3)-6417-0370

© 2012 Atmel Corporation. 全権利予約済

ATMEL®、ロゴとそれらの組み合わせ、それとその他はATMEL Corporationの登録商標または商標またはその付属物です。他の用語と製品名は一般的に他の商標です。

お断り: 本資料内の情報はATMEL製品と関連して提供されています。本資料またはATMEL製品の販売と関連して承諾される何れの知的所有権も禁反言あるいはその逆によって明示的または暗示的に承諾されるものではありません。ATMELのウェブサイトに位置する販売の条件とATMELの定義での詳しい説明を除いて、商品性、特定目的に関する適合性、または適法性の暗黙保証に制限せず、ATMELはそれらを含むその製品に関連する暗示的、明示的または法令による如何なる保証も否認し、何ら責任がないと認識します。たとえATMELがそのような損害賠償の可能性を進言されたとしても、本資料を使用できない、または使用以外で発生する(情報の損失、事業中断、または利益と損失に関する制限なしの損害賠償を含み)直接、間接、必然、偶然、特別、または付随して起こる如何なる損害賠償に対しても決してATMELに責任がないでしょう。ATMELは本資料の内容の正確さまたは完全性に関して断言または保証を行わず、予告なしでいつでも製品内容と仕様の変更を行う権利を保留します。ATMELはここに含まれた情報を更新することに対してどんな公約も行いません。特に別の方法で提供されなければ、ATMEL製品は車載応用に対して適当ではなく、使用されるべきではありません。ATMEL製品は延命または生命維持を意図した応用での部品としての使用に対して意図、認定、または保証されません。

© HERO 2015.

本データシートはATMELのATmega8U2/16U2/32U2英語版データシート(Rev.7799E-09/12)の翻訳日本語版です。日本語では不自然となる重複する形容表現は省略されている場合があります。日本語では難解となる表現は大幅に意訳されている部分もあります。必要に応じて一部加筆されています。頁割の変更により、原本より頁数が少なくなっています。

汎用入出力ポートの出力データレジスタとピン入力は、対応関係からの理解の容易さから出力レジスタと入力レジスタで統一表現されています。一部の用語がより適切と思われる名称に変更されています。必要と思われる部分には()内に英語表記や略称などを残す形で表記しています。

青字の部分はリンクとなっています。一般的に赤字の0,1は論理0,1を表します。その他の赤字は重要な部分を表します。 原書に対して若干構成が異なるため、一部の節/項番号が異なります。更に一部の図表番号も異なります。