
CIRCUITOS LOGICOS DIGITALES



UNIVERSIDAD PERUANA DE CIENCIAS APLICADAS

Laureate International Universities®

REGISTROS DE DESPLAZAMIENTO

CICLO ACADÉMICO: 2024-I

REGISTROS DE DESPLAZAMIENTO (SHIFT REGISTER) – DEFINICIÓN

Los registros de desplazamiento son circuitos secuenciales conformados por biestables o Flip-Flops (FFs), generalmente del tipo D, que almacenan y transmiten datos de forma secuencial. Generalmente los FFs que la conforman están conectados en serie y con una circuitería adicional que controla la manera de cargar datos y también de acceder a los datos que están almacenados.

En los registros de desplazamiento se transfiere información de un Flip-Flop hacia el adyacente, dentro del mismo registro, o desde su entrada o salida.


La capacidad de almacenamiento de un registro está determinada por el número total de bits que este puede contener.

Los registros de desplazamiento son ampliamente usados en una variedad de aplicaciones; p.e., para la transferencia de datos, la rotación de bits, la implementación de máquinas de estado finito (FSM), etc.

REGISTROS DE DESPLAZAMIENTO: FUNCIONAMIENTO

El funcionamiento de un registro de desplazamiento se da de forma síncrona al momento de recibir una señal de disparo o de reloj.

La mayoría de los registros de desplazamiento que se comercializan mediante un IC incluyen una entrada asíncrona \overline{RESET} o \overline{CLEAR} el cual pone de forma simultánea todas las salidas a "0" o a su estado bajo sin necesidad de que el registro cargue 0s. Esta entrada síncrona también permite limpiar rápidamente el registro de desplazamiento mediante la activación con un nivel bajo de la entrada asíncrona \overline{CLEAR} . Esta funcionalidad es muy importante a nivel práctico.








**CIRCUITO LÓGICO
REGISTRO SISO/SRR 1-BIT**

REGISTROS DE DESPLAZAMIENTO:

TIPOS

SRL: Shift Register Left
SRR: Shift Register Right


RL: Left Rotation
RR: Right Rotation

SISO (SRL/SRR) Entrada en serie, salida en serie	
PISO: Entrada en paralelo, salida en serie	
SIPO: Entrada en serie, salida en paralelo	
PIPO: Entrada en paralelo, salida en paralelo	
RRS (RL/RR) Registro de desplazamiento circular	


REGISTROS DE DESPLAZAMIENTO: SISO 4-BITS SERIAL INPUT-SERIAL OUTPUT

En un registro tipo SISO (que puede ser SRL/SRR), se introducen n datos en serie de forma secuencial y se distribuyen en n FF tras recibir n señales de disparo o reloj de forma síncrona. Es decir, al recibir n señales de forma simultánea los n FFs se introducirán los n datos, bit por bit, por una única línea, en el sentido que corresponda (derecha o izquierda) y luego, si se desea extraer los datos, con n señales de disparo más se reflejarán en la salida también bit por bit. Si deseamos borrar la información almacenada en el registro, activamos con un nivel bajo la entrada asíncrona \overline{CLEAR} .


**Inicialmente,
el registro está
borrado: 0000**




**Bit registrado:
CLK1 → D0=0**



CLK2 → D1=1



CLK3 → D2=0



REGISTROS DE DESPLAZAMIENTO: SISO 4-BITS SERIAL INPUT-SERIAL OUTPUT

CLK4 → D3=1 → Cuarto bit de datos = 1

NOTA: Hasta aquí el registro tiene almacenado 4-bits (D3-D0). Si desea extraer los datos almacenados; con 4-señales de disparo más se podrá desplazar en serie todos los bits almacenados hacia la salida del registro.


Información registrada: 1010
Bit extraído: D0=0

CLK5 → D1=1

CLK6 → D2=0


CLK7 → D3=1

CLK8
Registro borrado: 0000



REGISTROS DE DESPLAZAMIENTO: SISO 5-BITS SERIAL INPUT-SERIAL OUTPUT


EJEMPLO 1: Obtener los estados del registro de desplazamiento de 5 bits que tiene las señales de entrada de datos y de disparo o impulso de reloj mostrados en la figura. Asuma que, inicialmente, el registro está borrado, es decir, todo su contenido es 0.



REGISTROS DE DESPLAZAMIENTO: SIPO 4-BITS



SERIAL INPUT-PARALLEL OUTPUT

En un registro tipo SIPO, luego de que los datos han sido almacenados tras recibir n señales de disparo o reloj de forma síncrona; las salidas de cada FF, que representan los bits que tiene el registro, estarán disponibles al mismo tiempo.



REGISTROS DE DESPLAZAMIENTO: SIPO 4-BITS SERIAL INPUT-PARALLEL OUTPUT

EJEMPLO 2: Obtener los estados del registro de desplazamiento de 4 bits para las señales de entrada de datos y de disparo o impulso de reloj que se muestran en la figura.




REGISTROS DE DESPLAZAMIENTO:

PISO 4-BITS

PARALLEL INPUT-SERIAL OUTPUT



En un registro PISO los bits de datos ingresan al registro de forma simultáneamente desde sus líneas de entrada paralela (en lugar de que lo hagan bit por bit) después de recibir 1 señal de disparo o reloj de forma síncrona siempre y cuando la entrada \overline{LOAD} o de carga se encuentre habilita con un nivel bajo.

Si se desea extraer los datos almacenados; estos se reflejarán en la salida, bit por bit, de forma síncrona al recibir n señales de disparo (n representa el número de bits que puede almacenar el registro) siempre y cuando la entrada $SHIFT$ o de desplazamiento se encuentre habilita con un nivel alto.



REGISTROS DE DESPLAZAMIENTO: PISO 4-BITS PARALLEL INPUT-SERIAL OUTPUT

EJEMPLO 3: Determinar la forma de onda de la salida de datos de un registro PISO de 4 bits cuya formas de onda de las señales de entrada de datos, impulso de reloj y $SHIFT/\overline{LOAD}$ se muestran a continuación.



**CIRCUITO LÓGICO
REGISTRO PISO 4-BITS
CON ENTRADAS $SHIFT/\overline{LOAD}$**


$SHIFT$: Entrada de desplazamiento de datos, se activa con un nivel alto.

\overline{LOAD} : Entrada de carga de datos, se activa con un nivel bajo.

REGISTROS DE DESPLAZAMIENTO: PISO 8-BITS IC 74HC165

PARALLEL INPUT-SERIAL OUTPUT

Para ejemplificar el funcionamiento de un registro de desplazamiento de 8-bits con carga de datos en paralelo, \overline{PL} , analizaremos el funcionamiento del IC 74HC165



\overline{PL} : Entrada de carga de datos paralelo, activa con un nivel bajo.

\overline{CE} : Entrada de habilitación de señal de disparo (reloj), activa con un nivel bajo.

DS: Entrada de datos en serie.

CP: Entrada de señal de disparo, activa con flanco ascendente.

Q7: Salida de datos en serie del ultimo estado.

D0 ... D7: Entrada paralela, 8-bits.

CIRCUITO LÓGICO
REGISTRO PISO 8-BITS 74HC165

REGISTROS DE DESPLAZAMIENTO:

PISO 8-BITS IC 74HC165

PARALLEL INPUT-SERIAL OUTPUT

Funcionamiento:

El IC 74HC165 posee una entrada de carga de datos en paralelo, \overline{PL} , el cual activa todas las puertas NAND con un nivel bajo permitiendo cargar los datos ubicadas en las entradas paralelas.


Cuando la entrada es “1”, ese “1” activa la entrada asíncrona SET del FF que recibe dicha entrada debido al nivel bajo de la puerta superior.

Por el contrario cuando la entrada es “0”, ese “0” activa la entrada asíncrona RESET del FF que recibe dicha entrada debido al nivel bajo de la puerta inferior.

Este dispositivo tiene la opción de introducir datos en serie a través de la entrada Ds convirtiendo a este registro en uno del tipo SISO/SR. Las salidas de datos serie que representan el ultimo estado (y el complemento de dicho estado) del registro son $Q7$ y $\overline{Q7}$.

REGISTROS DE DESPLAZAMIENTO: PIPO 4-BITS PARALLEL INPUT-PARALLEL OUTPUT

En un registro tipo PIPO los bits de datos ingresan y salen del registro forma simultánea desde sus líneas de entrada/salida en paralelo, en lugar de que lo hagan bit por bit; luego de recibir 1 señal de disparo o reloj de forma síncrona. De esta manera todos los bits de salida estarán disponibles al mismo tiempo.



CIRCUITO LÓGICO
REGISTRO PIPO 4-BITS

REGISTROS DE DESPLAZAMIENTO

BIDIRECCIONALES:

FUNCIONAMIENTO

Son aquellos registros donde los bits de datos pueden desplazarse en ambas direcciones: a la izquierda (SL) o la derecha (SR).


Se pueden implementar empleando puertas lógicas para que posibiliten la transferencia de un bit de datos de una etapa a la siguiente hacia la izquierda o hacia la derecha; dependiendo de la señal de control que se establezca para determinar la dirección de desplazamiento.

Posee una entrada que a nivel alto hace que los bits almacenados en el registro se desplacen hacia la derecha y, por el contrario, a nivel bajo hace que los bits almacenados se desplacen hacia la izquierda.

En el caso de SR; se desplaza a la derecha debido a que dicha entrada en alto hace que las puertas impares estén activas y a consecuencia de ello el estado de la salida de cada FF pase a la entrada D del FF siguiente. Finalmente, cuando el registro reciba una señal de disparo simultánea, los bits se desplazarán una posición a la derecha.

En el caso de SL; se desplaza hacia la izquierda debido a que dicha entrada en bajo hace que las puertas pares estén activas y a consecuencia de ello el estado de la salida de cada FF pase a la entrada D del FF anterior. Finalmente, cuando el registro reciba un disparo de manera simultánea, los bits se desplazarán una posición a la izquierda.

REGISTROS DE DESPLAZAMIENTO BIDIRECCIONALES, 4-BITS: CIRCUITO LÓGICO




REGISTROS DE DESPLAZAMIENTO: APLICACIONES


Algunas de las aplicaciones en las cuales se usan los registros de desplazamiento son las siguientes:

- En la comunicación serial.
- En el desplazamiento y rotación de bits: muy importante en operaciones aritméticas como la multiplicación, la división por potencias de 2.
- En las maquinas de estado: usado en la implementación de FSM.
- En el procesamiento de datos en cadena.
- En la eliminación de ruido.
- En la captura de datos en serie: mediante el almacenamiento y transmisión de datos en serie.
- Como almacenador temporal de un conjunto de bits sobre los que se está realizando algún procesamiento.
- En el desplazamiento de datos a lo largo de los FFs.
- Como conversor serie/paralelo: mediante el traspase de una información de serie a paralelo.

REGISTROS DE DESPLAZAMIENTO UNIVERSAL: IC 74LS194



**SIMBOLO LÓGICO
REGISTRO UNIVERSAL 4-BITS
IC 74LS194**



**CIRCUITO LÓGICO
REGISTRO UNIVERSAL 4-BITS
IC 74LS194**

REGISTROS DE DESPLAZAMIENTO

UNIVERSAL:

IC 74LS194 - FUNCIONAMIENTO

En la lamina anterior se mostraron el simbolo y el circuito lógico de un registro de desplazamiento universal de 4 bits IC 74LS194. Este tipo de registro cuenta con 10 entradas y 4 salidas; en el caso de las salidas, están interconectadas con las salidas de cada uno de los FFs que la componen (**QA, QB, QC y QD**).

- **A, B, C y D**: son las entradas donde se cargan los datos al registro de forma paralela.
- **SR/SI y SL/SI**: son las entradas en donde se introducen los datos al registro de forma serial (bit por bit). **SR/SI** es la entrada serial de desplazamiento hacia la derecha y la salida serial se obtiene por QA cuando $S1S0=01$. Si se introducen los bits de datos por la posición QD, cuando $S1S0=01$, se genera un registro de desplazamiento circular hacia la derecha.
- **SL/SI** es la entrada serial de desplazamiento a la izquierda y la salida serial se obtiene por QD cuando $S1S0=10$. Si se introducen los bits de datos por la posición QA, cuando $S1S0=10$, se genera un registro de desplazamiento circular hacia la izquierda.
- **CP**: Es la entrada de la señal de disparo o de reloj que reciben los FFs de forma simultánea o síncrona mediante un flanco ascendente del pulso de reloj.
- **MR**: Es la entrada asíncrona CLEAR (o MASTER CLEAR) el cual, al activarlo usando un nivel bajo, pone todas las salidas de los FFs a cero.
- **S1 y S0**: Son las entradas de control; elegiremos la combinación de acuerdo con la manera que deseamos que el registro funcione: SIPO/SR($S1S0=01$), SIPO/SL($S1S0=10$) o PIPO($S1S0=11$).

REGISTROS DE DESPLAZAMIENTO

UNIVERSAL:

IC 74LS194 - FUNCIONAMIENTO

Inputs										Outputs			
Clear	Mode		Clock	Serial		Parallel				Q _A	Q _B	Q _C	Q _D
	S1	S0		Left	Right	A	B	C	D				
L	X	X	X	X	X	X	X	X	X	L	L	L	L
H	X	X	L	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}
H	H	H	↑	X	X	a	b	c	d	a	b	c	d
H	L	H	↑	X	H	X	X	X	X	H	Q _{An}	Q _{Bn}	Q _{Cn}
H	L	H	↑	X	L	X	X	X	X	L	Q _{An}	Q _{Bn}	Q _{Cn}
H	H	L	↑	H	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	H
H	H	L	↑	L	X	X	X	X	X	Q _{Bn}	Q _{Cn}	Q _{Dn}	L
H	L	L	X	X	X	X	X	X	X	Q _{A0}	Q _{B0}	Q _{C0}	Q _{D0}

PIPO

SIPO/SR

SIPO/SL

H = HIGH Level (steady state)

L = LOW Level (steady state)

X = Don't Care (any input, including transitions)

↑ = Transition from LOW-to-HIGH level

a, b, c, d = The level of steady state input at inputs A, B, C or D, respectively.

Q_{A0}, Q_{B0}, Q_{C0}, Q_{D0} = The level of Q_A, Q_B, Q_C, or Q_D, respectively, before the indicated steady state input conditions were established.

Q_{An}, Q_{Bn}, Q_{Cn}, Q_{Dn} = The level of Q_A, Q_B, Q_C, respectively, before the most-recent ↑ transition of the clock.