

#### **TD 2 : Architecture des ordinateurs**

## **Exercice 1**

Un concepteur de compilateur essaie de choisir entre deux séquences de code pour une machine donnée. Les concepteurs du matériel ont fourni les informations suivantes :

Classe d'instruction	CPI pour cette classe
A	1
В	2
C	3

Pour une expression particulière d'un langage de haut niveau, le concepteur du compilateur envisage deux séquences de code qui nécessitent les nombres d'instructions suivantes :

	Nombre d'instructions pour la classe d'instruction		
Séquence de code	A	В	C
1	2	1	2
2	4	1	1

- 1. Quelle séquence de code exécute le plus d'instructions ? Laquelle sera la plus rapide ?
- 2. Quel est le CPI de chaque séquence ?

#### Exercice 2

Calculez l'accélération totale selon la loi d'Amdahl et l'efficacité du système avec 8 processeurs, et 80% pour la partie parallélisable.

#### Exercice 3

- 1. Expliquez le rôle des directives suivantes utilisées dans le langage d'assemblage MIPS: .data; .text; .byte; .asciiz; .space; .word.
- 2. Donnez un exemple d'utilisation de chaque directive.

Exercice 4 fragment de code qui affiche un message.

- 1. Écrire le fragment de code qui permet la lecture d'un nombre du clavier.
- 2. Écrire le fragment de code qui affiche un nombre.
- 3. Écrire le fragment de code qui met fin à l'exécution du programme.

# Exercice 5

1. Commenter le programme suivant et indiquer ce que fait la fonction F(X,Y,Z). On suppose que la variable X se trouve dans le registre \$3, Y dans \$2 et Z dans le registre \$5 et le résultat dans \$7.



2. Déterminer la durée d'exécution de ce programme sur processeur à un cycle par instruction ayant une fréquence d'horloge 1Ghz.

#### Exercice 6

Supposez que vous voulez multiplier deux variables **a** et **b**, stockées dans les positions de mémoire M[adr] et M[adr +4], respectivement, pour affecter cette valeur à la variable Val, stockée à la position de mémoire M[adr+8] C'est-à-dire, vous voulez effectuer l'opération:

Val = 
$$a*b$$
 ou: M[adr+8] = M[adr]\*M[adr+4]. Avec adr =  $0x10010000$ .

Le processeur possède 8 registres (R0...R7). Les instructions du langage machine du processeur sont:

	<b>LOAD</b>	R1, M[adr]	# R1 ← a
	<b>LOAD</b>	R2, M[adr+4]	# R2 ← b
	ADD	R3, R0, R0	# R3 ← 0
	BZ	R1, write	# IF a == 0, ranger le résultat dans la mémoire
etiq:	BZ	R2, write	# IF b == 0, ranger le résultat dans la mémoire
	ADD	R3, R3, R1	$\#$ R3 $\leftarrow$ R3 + a
	DEC	R2	# b ← b − 1
	<b>JMP</b>	etiq	
write:	STORE	R3, M[adr+8]	# M[adr] ← R3

Avant d'écrire le programme, nous devons trouver un algorithme réalisant la tâche voulue.

- 1. Représentez l'algorithme de ce programme.
- 2. Donnez le code correspondant à cet algorithme en langage d'assemblage MIPS.

## Exercice 7

Supposons que le registre R0 de taille 32bits d'un microprocesseur supportant le système de stockage des données *big* et *little-endian*, est initialisé par la valeur 0x23456789. Donner le contenu du R1 après exécution du programme ci-dessous en *big-endian* (*gros-boutiste*). Même question dans le cas où le programme soit exécuté en *little-endain* (*petit-boutise*).

STORE Word R0, MEM[\$0] → charger dans la mémoire le mot 0x23456789 à l'adresse (\$0)

LOAD BYTE R1, MEM[1 + \$0] → charger dans R1 le byte qui se trouve dans la mémoire à l'adresse (1+ \$0)

### Exercice 8

- 1. Quel est l'avantage de l'alignement des mots mémoires ?
- 2. Étant donné les adresses mémoires suivantes :
  - (a) 12345678
- (c) 9128ADCC
- (b) ABCD755A
- (d) 38B0F050
- Déduire si les 32-bits stockés en mémoire sont alignés ou non.
- Même question dans le cas des 64-bits.

### Exercice 9



Pour chacune des transferts ci-dessous, écrire l'instruction d'assemblage correspondant dans le cas où les opérandes sont signés, puis dans le cas où ils sont non signés.

## Exercice 10

- 1. Quelle est la différence entre les instructions de saut suivantes ?
  - 1. j etiquette
  - 2. jr \$31
  - 3. jal proc1
- 2. Supposons que A est un ensemble de 100 mots et que le compilateur a associé les variables g et h aux registres \$s1 et \$s2. Supposons aussi que l'adresse du premier élément du tableau A est en \$s3.

$$g = h + A[8];$$

• Écrire le code d'assemblage MIPS correspondant.

## Exercice 11

• Écrire l'instruction MIPS correspondante à chaque. Dans tous les cas l'étiquette "suite" figurera dans l'instruction de branchement.

	Struction de dianchement.
1. if $\$7 < 0$ then	
instructions	
end if	
suite:	
Suite.	
2. if $\$15 \ge 0$ then	
instructions	
end if	
suite:	
Suite.	
2 :f \$11 < 0 th an	
3. if \$11 $\leq$ 0 then	
instructions	
end_if	
suite:	
4. if \$2 == \$10 then	
instructions	
end if	
suite:	
Suite.	



• Ecrire les deux instructions MIPS de chaque condition de test ci-dessous. On utilisera le registre \$1 comme registre intermédiaire :

1. if \$21 < \$17 then	
instructions	
end_if	
suite:	
2. if $$18 \ge $13$ then	
instructions	
end_if	
suite:	
3. if \$21 > \$17 then	
instructions	
end_if	
suite:	
4. if $$18 \le $13$ then	
instructions	
end_if	
suite:	

## **Exercice 12**

Écrire en langage d'assemblage MIPS le fragment C suivant :

```
if (t1 < t2)
{
    t3 = t1;
    else
    t3 = t2;
}
```

Même question pour le fragment suivant :

```
t2 = 0;
while (t1 > 0)
{
    t2 = t2 + t1;
    t1 = t1-1;
}
```