

Trabalho Prático 01 – Circuitos Combinacionais CCF 251 – Introdução aos Sistemas Lógicos Ciência da Computação – Campus UFV-Florestal Prof. José Augusto Miranda Nacif

Um grupo de alunos da CDC é apaixonado por códigos binários, e estão desenvolvendo seu próprio código secreto para compartilharem mensagens entre si, para isto estão usando 5 bits para representar cada letra e número. Os códigos estão fazendo sucesso entre os amigos, e eles decidiram que precisam de uma maneira para poderem ver quais bits representam cada caractere, já que cada um dos amigos possui sua própria ordem. Para isto, resolveram pedir sua ajuda e de seu grupo para descrever um hardware usando **Verilog** ou **SystemVerilog** que irá mostrar em um display de 7 segmentos (Figura 1) os **caracteres correspondentes** à **ordem em bits em que eles estão alocados**. Cada caractere será associado a um código binário de 5 bits, e deverá ser mostrado no display de acordo com os valores lógicos dos 5 bits de entrada.

Os displays de sete segmentos oferecem uma maneira de baixo custo como alternativa a displays mais complexos e caros. Seus segmentos podem ser usados e combinados para criar formas simplificadas de algarismos arábicos.




Figura 1: Display de sete segmentos.

No entanto, existe também um padrão de representação do alfabeto para tais displays, onde é possível de maneira simplificada representar cada uma das 26 letras, conforme ilustra a Figura 2.




Figura 2: Definição dos caracteres.

Para cada grupo será alocado uma ordem diferente de 20 caracteres aleatórios, incluindo números e letras, seguindo sempre a mesma ordem em bits, começando com 00000 e indo até 10011. Quando o módulo receber uma entrada inválida (>19 e < 32), deve-se apresentar todos os segmentos apagados.

Tabela 1 - Subconjunto de caracteres a ser implementado por cada grupo

		00	00		00				01		01			01	01		10	10		
	000	00	01	000	10	001	001	00	00	010	01	01	011	10	11	011	00	00	100	10
Bits	00	1	0	11	0	01	10	111	0	01	0	011	00	1	0	11	0	1	10	011
1	L	٧	Υ	2	I	М	В	W	F	Е	8	Т	S	Κ	Р	0	R	3	D	6
2	С	R	В	Q	N	4	М	3	Α	5	S	7	9	1	0	2	Z	Н	D	K
3	W	Ν	Р	K	2	Х	J	Z	S	R	L	Α	1	Q	6	0	Е	I	Ι	Т
4	S	G	М	С	W	8	Z	В	F	Р	5	Х	K	9	6	٧	Ζ	Q	7	0
5	С	9	0	Т	L	N	Q	1	K	W	4	Υ	Х	R	Е	М	G	S	7	5
6	D	7	8	R	3	K	Р	F	9	Χ	ı	Н	Е	М	В	4	С	0	Z	6
7	3	J	4	R	Т	Z	0	С	8	G	Q	2	Р	N	1	Α	L	6	9	F
8	2	В	K	U	3	N	I	7	9	S	D	Р	Z	5	Т	0	М	G	Х	W
9	Υ	0	М	Е	V	Α	Н	9	N	K	W	6	0	2	Р	3	5	U	Х	Т
10	0	W	0	N	Х	8	G	I	J	Е	K	М	F	Н	Т	C	4	Р	С	2
11	0	3	Ι	9	V	J	Р	2	Е	K	6	0	М	5	J	L	Ν	F	4	7
12	L	6	٧	Р	J	R	7	2	J	В	Z	4	8	W	Е	0	3	Α	0	1
13	V	7	J	5	I	8	G	Р	6	2	W	3	9	Е	Η	Υ	S	K	М	L
14	7	U	0	4	9	Υ	Н	6	Х	J	S	2	0	L	R	5	N	Α	K	В

O que deve ser entregue:

- Uma documentação (em formato PDF) com uma descrição do que foi feito, incluindo tabelas verdade (se utilizadas), e partes importantes do código fonte.
- O código fonte em uma pasta compactada (.zip)
- Um vídeo de 2 a 4 minutos apresentando o trabalho funcionando para (pelo menos) os casos de testes apresentados.

Avaliação:

A distribuição de pontos no trabalho será feita da seguinte forma:

• 60% dos pontos: Código fonte.

20% dos pontos: Vídeo.

• 20% dos pontos: Documentação.

Observações:

- É permitido que grupos comuniquem entre si sobre como resolver o trabalho, mas é PROIBIDA a cópia de quaisquer partes de código fonte e/ou documentação. Cópias serão exemplarmente punidas para quem copiou e quem forneceu o trabalho.
- Como não temos acesso a FPGA, a saída poderá ser mostrada através de 7 saídas binárias, cada uma representando um segmento sendo: 0 para um segmento apagado ou 1 para um segmento aceso.