# Estructura de Computadores 2020/2021 Evaluación Práctica 2 – Modelo A Diseño de un Procesador Sencillo

#### La duración de la prueba será de 60'

En la realización de este examen, se considera una conducta deshonesta el uso de otro material distinto al expresamente facilitado para su realización a través de la plataforma Moodle, o a la intervención de cualquier otra persona.

Al subir a la plataforma Moodle los ejercicios solicitados, el estudiante declara estar cumpliendo con las normas de honestidad a las que obliga la normativa de evaluación de la Universidad.

Un ejercicio con errores graves en la compilación del código se califica con cero puntos.

La evaluación consiste en diseñar una entidad de nivel superior (TOP) denominada "MicroSimple" y un componente de nivel inferior (BOTTOM). Para ello se os facilitan un conjunto de archivos que contienen el diseño de las entidades necesarias. En el caso del componente que debéis programar, el archivo está incompleto, pero se os facilitan las indicaciones necesarias para el diseño de su arquitectura.

Los archivos que deberá completar corresponden a un procesador muy similar al diseñado en las sesiones tutorizadas de esta práctica, similar pero diferente en lo que atañe al nombre y tamaño de las señales. En el esquema adjunto muestran las diferencias con respecto al procesador simplificado desarrollado en las sesiones tutorizadas, destacamos:

- 1. La entidad "MemProg" aparece como un componente en la entidad de nivel superior "MicroSimple".
- 2. Aparece un componente denominado "RutaPC" que en las sesiones de tutorías se diseñó como un elemento lógico y no como un componente dentro de la entidad "MicroSuma".
- 3. Cambian los nombres y el tamaño de alguno de los puertos en alguno de los componentes con respecto al procesador visto en las tutorías de las semanas anteriores.




Fig. 1- Esquema de una entidad "MicroSimple" similar a la que se va desarrollar en esta evaluación

#### **Ejercicio 1 (5 puntos)**

Diseñar en VHDL el banco de registros de propósito general (entidad "GPR") de un microprocesador diferente a MIPS cuyo esquemático muestra en la figura adjunta. Se proporciona el banco de pruebas completo (fichero "GPR\_Tb.vhd").


Este banco consta de **16 registros de 24 bits**, que están identificados del 0 al 15. El **registro 0 siempre tiene el valor de 0**.

El banco permite la **escritura síncrona de un único registro** (registro destino). La dirección de este registro viene dada por la señal de 4 bits "W", que puede tomar valores entre 0 y 15. El valor que tomará el registro se indica en la entrada de 24 bits "Escribir". **La escritura se hace efectiva cuando se produce un flanco ascendente del reloj y está activada la señal de habilitación "We".** 

El banco de registros incluye una señal de reset "**Reset**" activa a nivel alto que inicializará todos los registros a valor 0 cuando sea activada.

Además, este banco permite **la lectura asíncrona de un registro**. La dirección de este registro se indica respectivamente en la señal de entrada de 4 bits: "R". El valor del registro seleccionado es copiado a la salida "Leer".

Para la realización de este primer ejercicio, se le facilita el archivo *GPR.vhd* que contiene la entidad del elemento, así como el archivo de simulación correspondiente *GPR\_Tb.vhd* para comprobar el diseño realizado. Para dar por completada la simulación debe esperar a un mensaje del tipo "SIMULACION COMPLETADA, compruebe los errores detectados y proceda a corregirlos".



### Ejercicio 2 (5 puntos)

En el archivo ("MicroSimple.vhd"), se le facilita el diseño incompleto del microprocesador representado en el esquemático de la figura. Debe completar el archivo dado, siguiendo los apartados comentados en el citado archivo y el esquema facilitado en la figura de la siguiente página.

ATENCIÓN: Se le facilitan la declaración de <u>algunas de las señales auxiliares necesarias</u> para ejecutar el esquema dado. Al incorporar los componentes o nuevos elementos que considere necesarios, puede declarar nuevas señales o eliminar alguna de las dadas, en ambos casos tantas como considere necesarias.

Los **únicos puertos de la entidad** (entradas del microprocesador) son los indicados en el esquema adjunto, la **señal de reset** activa a nivel alto (Reset) y la **señal de reloj** (Clk).

Se le proporciona el archivo "MemProg.vhd" que contiene el diseño completo de la memoria con el programa a ejecutar en la simulación; para ello, también se le proporciona el archivo de simulación "MicroSimple\_Tb.vhd" que instancia el micro a diseñar en el examen.

Se le facilita el archivo "*MicroSimple.vhd*" que contiene la entidad y parte de la arquitectura del microprocesador, **arquitectura que debe completar en este ejercicio**.

Debe **comprobar el correcto funcionamiento** del micro simple y corregir el diseño de este ejercicio. Para dar por completada la simulación debe esperar a un mensaje del tipo "SIMULACION COMPLETADA". Compruebe los errores cometidos y proceda a corregirlos. Compruebe que el resultado de los registros implicados sea el indicado en el archivo "MemProg.vhd".

Se puede utilizar la macro facilitada para las pruebas, pero en ese caso, deberá tener instanciado el banco de Registros como **REG** y la señal auxiliar necesaria en el GPR debe llamarse **dato**.

## Entrega de ficheros

Deben entregarse los ficheros, "GPR.vhd" y "MicroSimple.vhd" en la actividad de Moodle correspondiente antes del tiempo máximo señalado. Antes de entregar no olvide completar la cabecera con su nombre y apellidos. Esta entrega contiene el código que será evaluado. En caso contrario, el examen se considerará no entregado.

La máxima nota de 10 puntos, se alcanza cuando al simular el circuito, en pantalla aparece un mensaje indicando que la simulación ha sido completada, no ha aparecido ningún mensaje de error y además se han alcanzado los resultados esperados en los registros afectados.

Archivo: MicroSimple.vhd Entidad: MicroSimple 24 /-[11:0] 12 Reset Entidad: Entidad: Reset PC\_out Extensión Signo Result Op2 ALU RutaPC Control,4 "0010"**-**Entidad: Arquitectura: Arquitectura: MemAddr Înstruc MemProg CLK Op134 Examen Examen CLK, Arquitectura: Examen [19:16]<sub>R</sub> Entidad: Leer GPR We Reset Arquitectura: Escribir<sup>24</sup> Examen CLK -