

## CURS 7

# ARHITECTURA SETULUI DE INSTRUCȚIUNI

### Conținut:

- I. Introducere în arhitectura setului de instrucțiiuni
- II. Formatul instrucțiunilor
- III. Interdependență set de instrucțiiuni - organizare internă a procesorului

## I. INTRODUCERE ÎN ARHITECTURA SETULUI DE INSTRUCȚIUNI

*Arhitectura setului de instrucțiiuni* specifică unui procesor cuprinde:

- ⇒ setul de instrucțiiuni (instrucțiiuni specifice la nivel mașină) recunoscute de procesor,
- ⇒ tipurile de date care pot fi manipulate cu aceste instrucțiiuni și
- ⇒ contextul în care aceste instrucțiiuni operează.

Arhitectura setului de instrucțiiuni (ASI) este o componentă a mașinii de calcul, vizibilă programatorului la nivel de limbaj de asamblare, componentă care realizează interfață între software și hardware (figura 4.1.).




Figura 4.1. Arhitectura setului de instrucțiiuni ca interfață între hardware și software (adaptată după [Patterson90])

Pentru a putea comanda componenta hardware a unui calculator trebuie cunoscute instrucțiunile recunoscute de acesta la nivelul mașinii de bază. Instrucțiunile implementate hardware pe o anumită mașină formează setul de instrucțiuni, sau limbajul inclus în ASI. De aceea, în figura 4.1. programele în limbaj de nivel înalt (C în figură) sunt compilate pentru a se genera un program recunoscut de mașină, numit în figură program ASI. Acesta este programul în cod binar recunoscut de unitatea de control (UC) și interpretat de către o mașină cu algoritm de tranziție a stărilor internă UC; algoritmul poate fi implementat ca microprogram sau poate fi cablat în hardware. În mod similar programele scrise în limbaj de asamblare (ASM) trebuie translatable cu ajutorul unui program translator numit asamblor în programe executabile, conform ASI specific mașinii.

Setul de instrucțiuni implementat pe un anumit microprocesor poate fi clasificat după mai multe criterii, dintre care menționăm [Patterson90]:

- Numărul de *adrese de operanzi pe instrucțiune*. Numărul de adrese pe instrucțiune afectează în mod direct complexitatea și dimensiunile (în număr de biți) ale unei instrucțiuni. Indiferent de tipul de format ales și de tipul operațiilor numărul maxim de operanzi /adrese) este 3, iar numărul minim este 0.
- *Locul de stocare a operanzilor* pentru instrucțiunile executate de CPU. Operanzii operațiilor aritmetice și logice pot fi imediați, sau se pot găsi în registrele interne UCP, în memoria principală, în spațiul de I/O, sau în memorie de tip stivă. Există arhitecturi care efectuează operații aritmetice și logice doar cu operanzi din registrele interne, iar cu exteriorul permit doar operații de încărcare și stocare a operanzilor (arhitectură load / store<sup>1</sup>). Alte tipuri permit operanzi doar în memoria stivă (stack architecture<sup>2</sup>). Locul de stocare al operanzilor afectează nu numai formatul instrucțiunilor, dar și modurile de adresare ce trebuesc codificate.
- *Tipul operațiilor* efectuate de setul de instrucțiuni. La implementarea unui set de instrucțiuni se urmărește optimizarea operațiilor cele mai frecvent efectuate pe o anumită mașină. Astfel că tipul instrucțiunilor depinde în special de aplicațiile pentru care este destinat procesorul. De exemplu, un microprocesor destinat aplicațiilor de tip DSP (prelucrare a semnalelor digitale) are instrucțiuni ce optimizează operațiile de: adunare, înmulțire, stocare temporară, shift<sup>3</sup>-are și manipulare de matrice.
- *Tipul datelor prelucrate* de unitățile aritmetice și logice. Diferitele mașini pot lucra cu numere în virgulă fixă (întregi sau fracționare) și numere în virgulă mobilă (numere reale).

Setul de instrucțiuni al unui procesor poate avea două caracteristici principale:

1. **regularitate (ortogonalitate)** - această caracteristică impune ca fiecare instrucțiune din setul de instrucțiuni să poată opera cu orice tip de date, conținute în oricare registru sau oricare locație de memorie, și să poată fi adresate prin oricare mod de adresare.
2. **completitudine** - această cerință ar impune ca setul de instrucțiuni să cuprindă tot setul de operatori disponibili într-un limbaj. Dar cuprinderea întregului set de operatori, operatori cu frecvențe foarte diferite de utilizare, ar duce la implementări și performanțe de departe de cele optime. În consecință se introduce o cenzură pentru operatorii cu frecvență scăzută de apariție în programe, în avantajul operatorilor cu frecvență ridicată. Uneori se introduce regula (cam generală dar practică): “*Execută rapid operațiile frecvente și corect pe cele rare*”. În faza de proiectare a unui procesor, setul de instrucțiuni se croiește anticipând spectrul de aplicații ale

---

<sup>1</sup> load / store = încarcă / stochează

<sup>2</sup> stack architecture = arhitectură pe bază de stivă

<sup>3</sup> shift = deplasare a informației dintr-un registru la stânga sau la dreapta cu un anumit număr de poziții binare.

procesorului, astfel ca acestea să poată fi ușor exprimate sau programate. Aceasta este faza în care se pot determina operațiile ce vor fi folosite frecvent.

## II. FORMATUL INSTRUCȚIUNILOR

Formatul instrucțiunilor se reprezintă de obicei în formă grafică sub forma unor dreptunghiuri ce simbolizează câmpurile binare incluse în instrucțiuni. Din punctul de vedere al lungimii instrucțiunilor pot exista două tipuri de ASI:

- arhitecturi la care **lungimea** instrucțiunilor este **fixă**, pentru tot setul recunoscut
- arhitecturi cu **lungime variabilă** a instrucțiunilor recunoscute

La microprocesoarele cu lungime fixă a instrucțiunilor (de exemplu arhitecturile RISC<sup>4</sup>, dar și arhitecturi CISC cum ar fi cea a calculatorului Felix C256) unitatea de control, care interpretează instrucțiunile și lansează comenziile pentru execuția acestora, este mai simplă, dar programele ocupă un spațiu mai mare în memorie. Formatul de lungime variabilă a instrucțiunilor (în general microprocesoare cu arhitectura CISC<sup>5</sup>) implică o complexitate mai mare a unității de control. Lungimea variabilă a instrucțiunilor (lungime mică pentru operații simple și mare pentru cele complexe) permite programe cu cod mai compact (ocupă în general o zonă mai mică de memorie) și de asemenea permite extinderea ușoară a setului de instrucțiuni, pentru o familie de procesoare cu aceeași ASI, pentru că nu mai există limitarea unui număr fix de octeți.

Instrucțiunile se reprezintă în memoria principală ca octeți succesivi (unul sau mai mulți octeți în funcție de tipul de procesor). Scopul fiecărei instrucțiuni recunoscute de procesor este să specifice operația ce trebuie executată de hardware, operanzei utilizări și locul unde se stochează rezultatul operației. Formatul unei instrucțiuni include două tipuri principale de informații:

- codul operației (Op-Code în figura 4.2.) pe care o comandă instrucțiunea respectivă
- câmpuri de adrese pentru specificarea modului de referire la operanze și la locul unde se stochează rezultatul. Vom numi aceste câmpuri specificatori de operanze, pentru că ei indică adresa sau modul de calcul al adresei efective a operanzilor (în figură s-au considerat trei specificatori de adresă de operanze: OP1, OP2, OP3).

Op-Code	OP1	OP2	OP3
---------	-----	-----	-----

Figura 4.2. Exemplu al formatului general pentru o instrucțiune ASI

Primul câmp binar al instrucțiunii reprezintă codul numeric identificator al instrucțiunii (OpCode = codul operației efectuate de instrucțiune). Lungimea acestuia este în general diferită în funcție de complexitatea operației și eventualele informații suplimentare pe care le cuprinde; aceste informații pot fi de exemplu: modul de adresare al operanzilor sursă, un indicator de condiție testat

<sup>4</sup> RISC = Reduced Instruction Set Computer

<sup>5</sup> CISC = Complex Instruction Set Computer

pentru a lua o decizie la execuția instrucțiunii, un prefix al codului operației care modifică modul de lucru al acelei instrucțiuni. Prefixul poate avea efecte diverse, cum ar fi:

- repetare de un număr de ori a instrucțiunii cu prefix,
- indicația că se lucrează cu operanzi sau adrese extinse (dimensiune dublă față de cea normală)
- identifică o instrucțiune specială destinată coprocesorului aritmetic.


Apoi urmează specificatorii pentru operanzi (modul de găsire al operanzilor se numește *mod de adresare* al operanzilor). Ordinea în care sunt dispusi specificatorii de operanzi în formatul instrucțiunii diferă de la procesor la procesor. Vom considera, doar pentru exemplificare, un format de instrucțiune cu trei operanzi, ca cel din figura 4.2, și la care specificatorul OP1 se referă la destinație (aceasta poate fi un registru intern, o locație de memorie sau porturi de I/O<sup>6</sup>), iar OP2 și OP3 sunt specificatori de operanzi sursă (operanzele putând fi date imediate, sau stocați în registre, memorie, ori porturi de I/O).

Instrucțiunea recunoscută de mașină este scrisă deci în cod binar care codifică o acțiune a procesorului. Specificatorii de operand ce apar *explicit* în formatul instrucțiunii după codul operației se referă de obicei la adrese din memoria principală, adrese de porturi, operanzi imediați (date sau adrese imediate), registre interne de uz general ale UCP. Unele din registrele interne ale UCP au funcții specifice în cazul anumitor instrucțiuni, iar prin decodificarea codului operației acestor instrucțiuni, registrele respective fiind recunoscute *implicit* ca sursă sau destinație de operanzi.

După modul în care se stochează în memoria principală adresele operanzilor imediați din câmpul de specificatori, există două convenții. Convenția "Little Endian" (aluzie la șirul indian care are în față pe cel mai mic) plasează întotdeauna pe prima poziție, la adresa cea mai mică, cuvântul cel mai puțin semnificativ al unei adrese multi - cuvânt. Stocarea în memorie se face în ordine, de la cuvântul cel mai puțin semnificativ (adresa mică), către cuvântul cel mai semnificativ stocat la adresa cea mai mare. În figura 4.3. se prezintă un exemplu de stocare în memorie, în convenția "Little Endian", a unui cuvânt de 32 biți. Memoria din figură este organizată pe octet, având deci alocată câte o adresă fiecărui cuvânt de 8 biți. Valorile numerice au fost scrise în hexazecimal.

---

<sup>6</sup> I/O = intrare / ieșire



*Figura 4.3. Exemplu de stocare a unui cuvânt de 32 de biți, într-o memorie organizată pe octet, convenția utilizată fiind Little Endian. Într-o instrucțiune ce adresează această dată pe 32 de biți se va specifica adresa "A", unde este stocat octetul cel mai puțin semnificativ.*

Pentru cealaltă convenție, numită "Big Endian" (marele indian), ordinea este inversă, adică "în față", la adresa cea mai mică se plasează octetul cel mai semnificativ al cuvântului multi-octet.

Legat de convenția de stocare în memorie a informațiilor (instrucțiuni, date, adrese) trebuie menționat aici că la unele microprocesoare accesul la obiecte mai mari decât un octet se poate face doar dacă informația este aliniată. Alinierea se referă la faptul că accesul la un obiect de dimensiunea  $D$  octeți se face prin specificarea adresei  $A$  primului octet ocupat, unde adresa  $A$  respectă ecuația:

$$A \bmod D = 0$$

Considerând o memorie adresabilă la nivel de octet și un microprocesor de 32 biți, alinierea și nealinierea informațiilor pe 32 de biți se exemplifică grafic în figura 4.4.

Nealinierea produce complicații la citirea memoriei și conduce la pierdere de timp. În exemplul din figura 4.4, pentru informația aliniată citirea se poate face într-un singur ciclu de acces la memorie. Pentru informație ne-aliniată trebuie să se facă două cicluri de acces la memorie. Dar situația de ne-aliniere prezentată nu este atât de critică cât ar fi dacă nealinierea s-ar realiza prin stocarea informației pe 32 de biți la adrese successive, de exemplu în ordinea: 0B, 0C, 0D și 0E hex, când citirea ar trebui să fie făcută pentru fiecare octet în parte.




Figura 4.4. Exemplu de adrese de acces la obiecte aliniate și nealiniate. Cuvântul pe 32 de biți nealiniat poate fi citit în cel mai bun caz prin două accesări succesive la memorie pentru citirea a câte 2 octeți.

### III. INTERDEPENDENȚA SET DE INSTRUCȚIUNI - ORGANIZARE INTERNĂ A PROCESORULUI

O sursă de controverse începând de la prima generație de calculatoare a fost: câte *adrese explicite* pentru operanzi să includă o instrucționă? Cu cât sunt mai puține adrese cu atât e mai scurtă instrucționă. Dar limitând numărul de adrese se limitează domeniul de funcții pe care fiecare instrucționă le poate realiza. În general, mai puține adrese înseamnă mai multe instrucții primitive și deci programe mai lungi pentru o anumită sarcină de rezolvat.

În timp ce necesitățile de stocare în memorie pentru instrucții mai scurte și programe mai lungi tind să se echilibreze cu instrucțiunile lungi și programele scurte, programe mai lungi cer un timp mai lung de execuție. Pe de alta parte, instrucțiunile lungi, cu adrese multiple, cer de obicei circuite mai complexe pentru decodare și prelucrare. De multe ori procesoarele sunt clasificate după numărul maxim de adrese de memorie principală în câmpurile instrucțiunilor lor. Calculatoarele conținând un număr diferit de adrese au în general instrucții de lungimi diferite. Instrucțiunile cu doi operanzi necesită cel mult trei adrese. De exemplu, pentru o operație de adunare, simbolizată prin mnemonica "add" pot fi implementate instrucții cu minim 0 și maxim 3 operanzi, așa cum se observă în tabelul 4.1.

Numărul de câmpuri de adresă în formatul instrucționii unui procesor depinde organizarea internă a regiszrelor sale, dar în același timp influențează modul în care este proiectat procesorul ca organizare, din punctul de vedere al regiszrelor interne. Numărul de adrese poate fi diferit, de la instrucționă la instrucționă la același procesor. De exemplu instrucționă de scădere poate avea trei adrese de operanzi (doi sursă și unul destinație), iar instrucționă de complementare poate avea un singur operand (regisztrul sursă este și destinație).

Tabelul 4.1.

Număr adrese	Format instrucțiune	Comentariu
3	<b>add</b> z,x,y	; $z \leftarrow x+y$ , unde x,y,z, sunt locații de memorie, nume de registre, sau date imediate
2	<b>add</b> x,y	; $x \leftarrow x+y$ sau $Ac \leftarrow x+y$ , în funcție de procesor ; ( $Ac$ = registrul acumulator)
1	<b>add</b> x	; $Ac \leftarrow Ac+x$
0	<b>add</b>	; adună primele două articole din vârful stivei și ; stochează rezultatul în noul vârf al stivei

Conform legăturii dintre organizarea UCP și numărul de adrese pe instrucțiune, vom putea încadra cele mai multe procesoare într-una din următoarele trei categorii:

1. *organizare pe bază de registrul acumulator (Ac)* la care pentru majoritatea operațiilor unul dintre operanzi se găsește implicit în accumulator. De asemenea rezultatul operației se 'acumulează' în acest registrul cu funcție specială.
2. *organizare pe bază de registre de utilizare generală (RG)*. La acest tip de organizare operanze sunt explicit localizați fie în registrele interne (fără restricții), fie în registrele din locațiile memoriei principale.
3. *organizare de tip stivă (ST)* la care operanze se găsesc implicit în vârful stivei și tot aici se stochează rezultatul. Există unele procesoare de tip stivă care folosesc două stive: una pentru operații asupra datelor și alta pentru operații asupra adreselor.

Tabelul 4.2. Exemple de instrucțiuni

Tip arhitectură	Instrucțiuni	Comentarii
<b>Ac</b>	add x	; $Ac \leftarrow Ac + x$ sau $Ac \leftarrow Ac + @x$ ; adună la accumulator conținutul registrului x sau al memoriei de la adresa dată de x
<b>RG</b>	add r1,r2,r3 add r1,r2 mov r1,r2 add r1,x	; $r1 \leftarrow r2 + r3$ ; $r1 \leftarrow r1 + r2$ sau $r2 \leftarrow r1 + r2$ ; $r1 \leftarrow r2$ sau invers ; $r1 \leftarrow r1 + @x$
<b>ST</b>	push x add	; trimită cuvântul de adresă x în vârful stivei, ; $VS \leftarrow @x$ ; aduce primele 2 articole din stivă, le adună și ; stochează rezultatul în stivă

Fiecare dintre cele trei tipuri de arhitecturi au avantaje și dezavantaje. Astfel arhitectura pe bază de accumulator conduce la instrucțiuni scurte, pentru că accumulatorul este referit ca registru implicit la multe dintre instrucțiunile mașinii. Conduce și la o densitate relativ mare a codului (programelor) stocate în memorie, dar accumulatorul constituie un puternic factor de limitare al vitezei de lucru al procesorului. Mașinile pe bază de registre de

uz general prezintă avantaje din punctul de vedere al ușurinței generării codului de către programe compilatoare. Dacă nu ar fi existat aceste registre, foarte multe din rezultatele intermediare ar fi trebuit stocate în memoria principală ceea ce ar fi micșorat viteza de prelucrare. Dezavantajul arhitecturilor de tip RG este dat de faptul că fiecare registru trebuie adresat de către instrucțiunea ce-l utilizează, astfel că lungimea instrucțiunilor este relativ mare. Ultimul tip de arhitectură permite o evaluare extrem de ușoară a operațiilor pe baza notației inverse (notația "poloneză" - vezi exemplul de mai jos). Aceasta conduce și la instrucțiuni cu lungime foarte redusă. Din păcate o stivă este mai dificil de adresat în mod aleator, iar codul rezultat este relativ inefficient. Stiva introduce și o limitare în viteză și de aceea acest tip de arhitectură este rar implementat la procesoare de uz general.

În tabelul 4.2. s-au prezentat câteva exemple de instrucțiuni pentru cele trei tipuri de arhitecturi. Multe calculatoare pot fi încadrate în cele 3 categorii de mai sus, dar cele mai multe combină caracteristici din mai multe moduri de organizare.  
Pentru a ilustra influența numărului de adrese în programele executate de procesor vom evalua egalitatea:

$$x = a \times (b + c) \quad (4.1)$$

utilizând exemple de instrucțiuni cu 0, 1, 2, și 3 adrese. Vom folosi simbolurile (mnemonicele):

- add, mul, - pentru operațiile aritmetice elementare de adunare și înmulțire
- load, store - transfer de la/la memorie spre/dinspre accumulator
- push, pop - înscriere respectiv extragere din stivă.
- r# - registre interne ale UCP, unde # este un indice

Presupunem că operanzii a, b și c din relația (4.1) sunt stocați în memorie, în locațiile de adrese a, b, c, iar rezultatul se va introduce la adresa x în memorie.

a) pentru arhitecturi pe baza de registre de uz general:

- instrucțiuni cu 3 adrese care pot efectua operații aritmetice sau logice cu operanzi din memorie (CISC):

add	r1,b,c	;r1 $\leftarrow$ @b + @c
mul	x,r1,a	;@x $\leftarrow$ r1 * @a

Se observă că acest format poate utiliza fiecare câmp de adresă operand pentru a specifica un operand dintr-un registru sau din memorie. Deși programul este foarte scurt, el conține instrucțiuni cu format de lungime mare și se desfășoară relativ lent. Astfel la prima instrucțiune se fac două accesări la memorie pentru citirea operanzilor b și c. La fel pentru a doua instrucțiune sunt necesare două accesări succesive la memorie (operand și rezultat).

- instrucțiuni cu 3 adrese (RISC);

```

load  r1,a      ; r1 ← @a
load  r2,b      ; r2 ← @b
load  r3,c      ;
add   r2,r2,r3  ; r2 ← (r2 + r3)
mul   r1,r1,r2  ; r1 ← (r1 * r2)
store x,r1      ; @x ← r1

```

La acest tip de arhitecturi se folosesc doar instrucțiuni de *load* (încarcă) și *store* (stochează) când se comunică cu memoria, iar toate celelalte instrucțiuni se referă la operanzi din registrele UCP (deci prelucrare foarte rapidă)

- instrucțiuni cu 2 adrese (CISC)

```

load  r1,b      ; r1 ← @b
add   r1,c      ; r1 ← r1 + @c
mul   r1,a      ; r1 ← r1 * @a
store x,r1      ; @x ← r1

```

b) pentru arhitecturi pe baza de acumulator (instrucțiuni cu o adresă, acumulatorul fiind adresat implicit):

```

load  b          ; ac ← @b
add   c          ; ac ← ac + @c
store t          ; @t ← ac
load  a          ; ac ← @a
mul   t          ; ac ← ac * @t
store x          ; @x ← ac

```

unde s-a notat cu “t” adresa unei locații de memorie folosită pentru stocarea temporara a rezultatelor intermediare

c) pentru arhitecturi pe bază de stivă (instrucțiuni cu zero adrese)

```

push  a          ; vs ← @a, fie “adr” adresa curentă a vârfului stivei
                  (vs) ; iar stiva crește spre adrese mici
push  b          ; vs ← @b, la adr-1
push  c          ; vs ← @c, la adr-2
add   b          ; vs ← (b + c), stocat la adr-1      zero adrese
mul   b          ; vs ← a*(b+c), stocat la adr      zero adrese
pop   x          ; @x ← vs, vs pointează la adr+1

```

Pentru a evalua expresiile aritmetice într-un calculator stivă, e necesar să se convertească expresia în notația poloneză (inversă). Ideea a pornit de la matematicianul polonez Lukasiewics J, care a notat o expresie de forma "a + b" ca "ab+".

După același principiu putem exemplifica notația poloneză și pentru alte ecuații:

$$\begin{aligned}x &= a^*( b + c ) &= abc+*. \\x &= (a+b)^*(c+d) &= ab+cd+* \\x &= (a+b)^*(c+d)*(e+f) &= ab+cd+ef+**\end{aligned}$$

După cum se vede, notația poloneză are avantajul că nu folosește paranteze. Ba mai mult, pornind de la stânga la dreapta se indică toate operațiile ce trebuie efectuate, în ordine, pe o arhitectură de tip stivă.