“叩持”企业命题

一、题目名称：基于 RISCV 的 CPU 模块设计

二、参赛组别：仅限 A 组

三、题目内容

多周期 CPU 指将整个 CPU 的执行过程分成几个阶段，每个阶段用一个时钟完成，然后开始下一条指令的执行，由于不同指令的操作需求不同，其总执行周期数也不同（如加法指令可能需 3 个周期，访存指令需 5 个周期），避免了单周期 CPU 因“按最长指令定周期”导致的资源浪费。

本次赛题将按照取指令（Fetch）、指令译码（DCD/RF）、指令执行（Exe）、存储器访问（Mem）、结果写回（WB）五个阶段进行设计，即五级流水线设计。在此架构下，一条指令的执行最长需经历五个时钟周期，而部分指令则不需要五个时钟周期即可完成，最终按具体要求完成一个多周期 CPU 模块的设计。

设计一个指令系统，处理器 CPU 的指令系统中一共设计 12 条指令，主要包括加法指令、减法指令、四种逻辑运算指令、比较、算术移位操作指令、逻辑移位操作指令、数据传输指令、转移类指令、读写指令。包含寄存器寻址、立即数寻址、基址寻址、PC 相对寻址、伪直接寻址共 5 种寻址方式。

四、题目要求

1. 要求的 CPU 设计包含以下 12 指令

符号加法（add）、有符号减法（sub）、按位与（and）、按位或（or）、逻辑左移（sll）、逻辑右移（srl）、立即数按位或（ori）、立即数加法（addi）、字加载（lw）、字存储（sw）、等于转移（beq）、不等于跳转（bne）、跳转并链接（jal）和跳转并链接寄存器版（jalr）指令。

其中，所有指令格式的指令字长度均为 32 位，处理器内部的状态机共包含七个状态。

2. 在设计及仿真自测流程完毕的基础上，后端 flow 完成基于 Innovus 的 APR 环境搭建，完成设计初始化并检查网表、时序等，完成 FloorPlan 阶段对芯片面积规划以及 IO port 的摆放，完成时钟树单元及 NDR 绕线规则的指定、配置 CTS 相关参数及设置，配置 Route 相关 option 及参数并完成最终绕线，完成 postRoute 阶段的优化工作，完成 PR 之后的 STA 相关工作。要求完成后端基本流程实现，并经过多次优化，输出 netlist、def 和 lib 等文件。

五、赛事支持

命题企业提供服务器及仿真相关环境支持，包括：

1. 项目初级、中级、高级阶段所需 EDA 工具支持及部分代码文件，需进入服务器平台进行查看；
2. 项目中级阶段、高级阶段所需 TSMC 65nm 工艺库相关文件；
3. 服务器环境及 EDA 工具支持：VCS、Verdi、Design Compiler、Prime Time、StartRc、Formality、innovus 等。

六、**阶段及提交内容**

（一）初级/初赛

1. PPT，建议在封面或目录后的第 1-2 页项目为重要内容预览页，具体包含团队介绍、团队分工、项目研发情况、设计方案的概要说明、项目成果说明等；
2. 技术文档——项目总结报告，提交 Word 版本及 PDF 版本各 1 份，建议封面或目录后的第 1-2 页项目为重要内容预览页，包含作品重要核心亮点。内容应包含团队介绍、团队分工、项目研发情况、设计方案的概要说明、项目成果说明等；
3. 技术文档——设计方案（模块功能介绍、模块设计架构图、功能划分等）
4. 技术数据，按常用压缩格式打包提交压缩包，内容包含 RTL 代码文件，仿真波形文件及分析报告；

（二）中级/分赛区决赛

1. PPT，建议在封面或目录后的第 1-2 页项目为重要内容预览页，具体包含团队介绍、团队分工、项目研发情况、设计方案的概要说明、项目成果说明等；
2. 技术文档——项目总结报告，提交 Word 版本及 PDF 版本各 1 份，建议封面或目录后的第 1-2 页项目为重要内容预览页，包含作品重要核心亮点。内容应包含团队介绍、团队分工、项目研发情况、设计方案的概要说明、项目成果说明等；
3. 技术文档——设计方案（模块功能介绍、模块设计架构图、功能划分等）
4. 技术数据，按常用压缩格式打包提交压缩包，内容包含 RTL 代码文件，仿真波形文件及分析报告；
5. 后端输出综合结果；

（三）高级/全国总决赛

1. PPT，建议在封面或目录后的第 1-2 页项目为重要内容预览页，具体包含团队介绍、团队分工、项目研发情况、设计方案的概要说明、项目成果说明等；
2. 技术文档——项目总结报告，提交 Word 版本及 PDF 版本各 1 份，建议封面或目录后的第 1-2 页项目为重要内容预览页，包含作品重要核心亮点。内容应包含团队介绍、团队分工、项目研发情况、设计方案的概要说明、项目成果说明等；
3. 技术文档——设计方案（模块功能介绍、模块设计架构图、功能划分等）
4. 技术数据，按常用压缩格式打包提交压缩包，内容包含 RTL 代码文件，仿真波形文件及分析报告；
5. 后端输出 netlist、def 和 lib 等文件；

以上各赛程提交内容应对照评分规则，根据自己作品的情况合理规划设计报告、设计内容以及现场答辩和演示的内容，以便评审专家更好地理解作品。

七、评分规则

（一）初级/初赛

内容	**分值**	**评分要求**
1.完成 RISCV CPU 的设计文档	40 分	1.输出 CPU 模块的设计框图，要求设计框架结构清晰；数据流、控制流标识准确；port 及子模块交互信号标识完整。（15 分） 2.各子模块重点控制信号在设计文档中应有时序说明及设计思路详解（25 分）。
2.完成子模块功能实现及 RTL 代码设计	60 分	1.输出子模块 RTL 代码文件。（30 分） 2.各指令功能仿真无误，有仿真结果说明及详细分析文档。（30 分）

（二）中级/分赛区决赛

内容	分值	评分依据
1.完成 RISCV CPU 模块的设计文档	20 分	1.输出 CPU 模块的设计框图，要求设计框架结构清晰；数据流、控制流标识准确；port 及子模块交互信号标识完整。（5 分） 2.各子模块重点控制信号在设计文档中应有时序说明及设计思路详解（15 分）。
2.完成子模块功能实现及 RTL 代码设计	30 分	1.输出子模块 RTL 代码文件。（10 分） 2.各指令功能仿真无误，有仿真结果说明及详细分析文档。（20 分）
3.完成 CPU 模块综合流程	30 分	1.完成设计模块综合流程，并展示优化方案。（10 分） 2.输出 netlist 文件。（10 分） 3.综合频率指定为 200Mhz。（10 分）
3.答辩和现场演示	20 分	1.表述清晰度和流畅度。（10 分） 2.项目成果展示中的问答表现。（10 分）
4.团队协作	5 分	1.团队能力互补、协作，每个团队成员均发挥重要作用，团队能力互补、协作；（5 分）

（三）高级/全国总决赛

内容	分值	评分依据
1.完成 RISCV CPU 模块的设计文档	20 分	1.输出 CPU 模块的设计框图，要求设计框架结构清晰；数据流、控制流标识准确；port 及子模块交互信号标识完整。（5 分） 2.各子模块重点控制信号在设计文档中应有时序说明及设计思路详解（15 分）。
2.完成子模块功能实现及 RTL 代码设计	20 分	1.输出子模块 RTL 代码文件。（10 分） 2.各指令功能仿真无误，有仿真结果说明及详细分析文档。（10 分）
3.完成 CPU 模块模块后端实现流程	40 分	1.完成后端基本流程，并展示优化方案。（10 分） 2.评估模块的时序、功耗、面积以及物理设计规则等是否满足 signoff 要求，综合频率指定为 200Mhz，输出 netlist、def 和 lib 等文件。（30 分）
4.答辩和现场演示	20 分	1.表述清晰度和流畅度。（10 分） 2.项目成果展示中的问答表现。（10 分）
5.团队协作	5 分	每个团队成员均在项目中发挥重要作用； 团队能力互补、协作； 评审现场会请每个成员简述自己的工作；

八、其他参赛注意事项：

1. 参赛团队对其独立创作完成的作品享有完整的知识产权；但不包括企业在赛题中所提供的已有技术方案、参考案例、数据库、素材或其他背景资料（以下简称“企业资料”）。对于参加企业命题杯赛的获奖团队作品，出题企业就其中由团队原创的部分，享有优先购买权；
2. 大赛组委会及其工作人员应尊重和保护参赛团队的知识产权，组委会及出题企业有权在宣传、展示等场景中使用该参赛作品（含获奖作品）用于赛事推广及相关用途。
3. 参赛团队应严格遵守赛题对原创性的要求，如违反要求将取消该队伍作品的参赛资格；
4. 参赛项目可以参考现有公开发表的文献和论文内容，但应当在技术论文和答辩 PPT 中注明来源，且不能将参考的内容作为自己作品的创新部分。
5. 参赛选手及团队应主动关注大赛官网、公众号、杯赛钉钉群发布的赛事相关的通知，并及时获取、确认相关信息。