Question : 1

6-3 Analyze and write the functions and the equation.

Answer:

易得功能是二位加法。
由于 D 触发器的特征方程，得到驱动方程：

$$D_0 = \overline{Q_0^n}$$

$$D_1 = Q_1^n \oplus Q_0^n$$

代入得到状态方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_1^n \oplus Q_0^n$$

输出方程即为：

$$F = Q_0^n Q_1^n$$

状态转化图为：



Question : 2

6-4 Analyze and write the functions and the equation.

Answer:

易得功能是 7 进制计数器。
由于 JK 触发器的特征方程，得到驱动方程：

$$J_0 = \overline{Q_2^n Q_1^n},\quad K_0 = 1$$

$$J_1 = Q_0^n,\quad K_1 = \overline{\overline{Q_0^n}\,\overline{Q_2^n}}$$

$$J_2 = 1,\quad K_2 = 1$$

代入得到状态方程：

$$Q_0^{n+1} = \overline{Q_2^n Q_1^n}\,\overline{Q_0^n}$$

$$Q_1^{n+1} = Q_0^n\,\overline{Q_1^n} + \overline{Q_0^n}\,\overline{Q_2^n}\,Q_1^n$$

$$Q_2^{n+1} = \overline{Q_2^n},\quad Q_1 \downarrow$$

时钟方程为：

$$CLK_0 = CP$$

$$CLK_1 = CP$$

$$CLK_2 = Q_1^n$$

状态转化图为：



Question : 3

6-7 Design a 6-bit adder using JK.

Answer:

可知状态转化图为：



绘制卡诺图，得到：

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	001	010	100	011
1	101	000	-	-

Q_2^n \ $Q_1^nQ_0^n$	00	01	11	10
0	0	0	0	0
1	0	1	-	-

由卡诺图得到状态方程与输出方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$
$$Q_1^{n+1} = \overline{Q_2^n}\ \overline{Q_1^n}\ Q_0^n + Q_1^n\overline{Q_0^n}$$
$$Q_2^{n+1} = Q_2^n\overline{Q_0^n} + \overline{Q_2^n}Q_1^nQ_0^n$$
$$F = Q_2^nQ_0^n$$

由于 JK 触发器的特征方程，得到驱动方程：

$$J_0 = 1,\quad K_0 = 1$$
$$J_1 = \overline{Q_2^n}Q_0^n,\quad K_1 = Q_0^n$$
$$J_2 = Q_1^nQ_0^n,\quad K_2 = Q_0^n$$

得到逻辑图如图所示：



Question : 4

6-8 Design a 12-bit adder using D.

Answer:

可知状态转化图为：



绘制卡诺图，得到：

$Q_3^nQ_2^n$ \ $Q_1^nQ_0^n$	00	01	11	10
00	0001	0010	0100	0011
01	0101	0110	1000	0111
11	-	-	-	-
10	1001	1010	0000	1011

$Q_3^nQ_2^n$ \ $Q_1^nQ_0^n$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	-	-	-	-
10	0	0	1	0

由卡诺图得到状态方程与输出方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = \overline{Q_1^n}\,Q_0^n + Q_1^n\overline{Q_0^n}$$

$$Q_2^{n+1} = Q_2^n\overline{Q_0^n} + Q_2^n\overline{Q_1^n} + \overline{Q_3^n}\,\overline{Q_2^n}Q_1^nQ_0^n$$

$$Q_3^{n+1} = Q_3^n\overline{Q_0^n} + Q_3^n\overline{Q_1^n} + Q_2^nQ_1^nQ_0^n$$

$$F = Q_3^nQ_1^nQ_0^n$$

由于 D 触发器的特征方程，得到驱动方程：

$$D_0^{n+1} = \overline{Q_0^n}$$

$$D_1^{n+1} = \overline{Q_1^n}\ Q_0^n + Q_1^n\overline{Q_0^n}$$

$$D_2^{n+1} = Q_2^n\overline{Q_0^n} + Q_2^n\overline{Q_1^n} + \overline{Q_3^n}\ \overline{Q_2^n}Q_1^nQ_0^n$$

$$D_3^{n+1} = Q_3^n\overline{Q_0^n} + Q_3^n\overline{Q_1^n} + Q_2^nQ_1^nQ_0^n$$

得到逻辑图如图所示：



Question : 5

6-11 Analyze the functions.

Answer:

C=1 为 2 进制，C=0 为 4 进制：

C=1:

载入 0100，计数得到 0101 此时由于 Load 载入，回到载入 0100，以此往复。此时两个状态为二进制。

C=0：

载入 0010，计数得到 0011，计数得到 0100，计数得到 0101 此时由于 Load 载入，回到载入 0100，以此往复。此时四个状态为四进制。

Question : 6

6-12 Analyze the functions.

Answer:

137 进制计数器：

由于 Q3 连接了下一器件的 CP，所以只有在 Q3 下降沿时下一器件计数。第一器件是 16 进制计数器，只有在 1111 计数增一时得到 0000 才使得下一位计数增一。最后，两个器件的 Q3 都为 1 时输出复位，即 10001000 时复位。故器件是 137 进制计数器。

Question : 7

6-14 Analyze the functions.

Answer:

52 进制计数器：

器件一将从 1100 计数到 1111 后，向下一器件发送一个计数信号增一。之后器件一将从 0000 计数到 1111 后，才会向下一器件发送一个计数信号增一。器件二从 0011 计数到 1111 后进位输出初始化两器件。故进制为 4+16*11=180，180 进制计数器。

Question : 8

6-15 Build 11-bit adder.

Answer:



Question : 9

6-18 Design 365-bit adder.



Answer:

Question : 10

6-20 Design sequence generator.

Answer:

可知状态转化图为：



绘制卡诺图，得到：

$Q_3^nQ_2^n$ \ $Q_1^nQ_0^n$	00	01	11	10
00	0001	0010	0100	0011
01	0101	0110	1000	0111
11	-	-	-	-
10	1001	1010	0000	1011

$Q_3^nQ_2^n$ \ $Q_1^nQ_0^n$	00	01	11	10
00	1	0	1	1
01	0	0	1	1
11	-	-	-	-
10	1	0	0	1

由卡诺图得到状态方程与输出方程：

$$Q_0^{n+1} = \overline{Q_0^n}$$
$$Q_1^{n+1} = \overline{Q_1^n}\,Q_0^n + Q_1^n\overline{Q_0^n}$$
$$Q_2^{n+1} = Q_2^n\overline{Q_0^n} + Q_2^n\overline{Q_1^n} + \overline{Q_3^n}\,\overline{Q_2^n}Q_1^nQ_0^n$$
$$Q_3^{n+1} = Q_3^n\overline{Q_0^n} + Q_3^n\overline{Q_1^n} + Q_2^nQ_1^nQ_0^n$$
$$F = \overline{Q_2^n}\,\overline{Q_0^n} + \overline{Q_3^n}Q_1^n$$

可以使用 D 触发器设计，其驱动方程为：

$$D_0^{n+1} = \overline{Q_0^n}$$
$$D_1^{n+1} = \overline{Q_1^n}\,Q_0^n + Q_1^n\overline{Q_0^n}$$
$$D_2^{n+1} = Q_2^n\overline{Q_0^n} + Q_2^n\overline{Q_1^n} + \overline{Q_3^n}\,\overline{Q_2^n}Q_1^nQ_0^n$$
$$D_3^{n+1} = Q_3^n\overline{Q_0^n} + Q_3^n\overline{Q_1^n} + Q_2^nQ_1^nQ_0^n$$

得到逻辑图如图所示：



Question : 11

6-21 Draw logic diagram, write the verilog code, and run the simulation.

Answer:

由题目易得，逻辑图如下：



下面是一个用于仿真 Verilog 模块的测试程序：

```
`timescale 1ns/1ps

module T6_21_tb;
    reg X;
    reg CP;
    reg CLR;
    wire F;
    wire [1:0] Q;
    T6_21 dut (
        .X(X),
        .CP(CP),
        .CLR(CLR),
        .F(F),
        .Q(Q)
    );
    initial begin
        CP = 0;
        forever #5 CP = ~CP;
    end
    initial begin
        $dumpfile("tb.vcd");
        $dumpvars(0, T6_21_tb);
        CLR = 0;
        X = 0;
        #10 CLR = 1;
        #10 X = 1;
        #10 X = 0;
        #10 X = 1;
        #10 X = 0;
        #20 X = 1;
        #20 X = 0;
        #100 $finish;
    end
endmodule
```

Listing 1: Verilog: 21

从代码中可以看出，这是一个由 QF0 和 QF1 组成的有限状态机（FSM）。状态转移和输出 F 的生成都依赖于 X 的值和当前状态。

通过观察 D0 和 D1 的计算方式，以及 F 的生成逻辑，可以推测其行为类似于一种序列检测器或某种特定功能的状态机。具体功能根据图片得到类似二进制和三进制转化计数器。

通过仿真可以验证该设计的行为并观察在不同输入序列下的状态变化和输出结果。通过波形进行分析，进一步理解电路的具体功能和时序特性，如图所示：



姓名: 李俊洁
班级: 计算机 2204
学号: 20225443

课程: 数字逻辑与数字系统
日期: May 25, 2024
制作: LaTeX
感谢您的批阅！