

# Computer Organization & Design 实验与课程设计

实验三

CPU辅助模块设计



#### **Course Outline**





### 实验目的



- 1. 扩展优化逻辑实验基本模块
- 2. 优化计算机系统实现的辅助模块
- 3. 了解设备与接口、人机交互
- 4. 了解最简单的接口GPIO
- 5. 了解计算机硬件系统将中到的最基本模块



### 实验环境



#### □实验设备

- 1. 计算机(Intel Core i5以上,4GB内存以上)系统
- 2. Nexys A7开发板
- 3. Vivado 2018.1 及以上开发工具


#### □材料

无



#### **Course Outline**





### 实验任务




- 1. 整理逻辑实验输出的辅助模块
  - ■消除机械抖动模块、通用分频模块
- 2. 设计存储器IP模块
  - 32位ROM、32位RAM
- 3. 设计CPU调试测试显示通道模块
- 4. 优化逻辑实验输出的显示模块
  - ■将原理转化为结构化行为描述
  - ■增加七段码文本图形显示



#### **Course Outline**







# 逻辑实验输出模块优化

一组成实验使用的辅助逻辑部件



### 八数据通路模块: Multi\_8CH32




#### □多路选择器的简单应用

- 功能: 多路信号显示选择控制
  - □用于CPU等各类信号的调试和测试
  - □ 由1个或多个8选1选择器构成

#### □八路数据通路模块接口

- 与8位七段显示(32位数据)器连接
- I/O接口接口信号功能
  - □ clk: 同步时钟(后期扩展预留)
  - □ rst: 复位信号(后期扩展预留)
  - □ EN: 使能信号(仅控制通道0)
  - □ SW[7:5]: 通道选择控制
  - □ Point\_in(63:0): 小数点输入
    - 每个通道8位,共64位
  - □ LES(63:0): 使能LE(闪烁)控制输入
    - 每个通道8位,共64位
  - □ Data0-Data7[31:0]: 数据输入通道(Data0特殊)
  - □ LES\_out(7:0): 当前使能位输出
  - □ Point\_out(7:0): 当前小数点输出



Multi\_8CH32.v





#### □本实验用IP 软核-U5

- 核调用模块Multi\_8CH32. edf
- 核接口信号模块(空文档): Multi\_8CH32.v



### 八路数据通道模块参考描述:端口描述



```
module
            Multi 8CH32 (input clk,
                        input rst,
                        input EN,
                                                         //Write EN
                        input [2:0] Test,
                                                         //ALU&Clock,SW[7:5]
                                                         //针对8位显示输入各8个小数点
                        input[63:0]point in,
                        input[63:0]blink in,
                                                         //针对8位显示输入各8个闪烁位
                        input[31:0] Data0,
                                                         //disp cpudata
                        input[31:0] Test data1,
                        input[31:0] Test data2,
                        input[31:0] Test data3,
                        input[31:0] Test data4,
                        input[31:0] Test data5,
                        input[31:0] Test data6,
                        input[31:0] Test data7,
                        output [7:0] point out,
                        output [7:0] blink out,
                        output [31:0] Disp num
                        );
reg[31:0] disp data = 32'hAA5555AA;
reg[7:0] cpu blink = 8'b111111111, cpu point = 4'b000000000;
```

.....调用三个MUX8T1\_32和通道0处理

endmodel

### 32位数据八通道模块:调用MUX8T1\_32



一样哦

#### ◎数据通道:

```
MUX1 DispData(.IO disp_data)
MUX8T1 32
                            .I1(Test data1),
                            .I2(Test data2),
                            .I3 (Test data3),
                            .I4 (Test data4),
                            .I5 (Test data5),
                            .I6 (Test data6),
                            .I7(Test data7),
                                             //显示信号选择, Test=SW[7:5]控制
                            .s(Test),
                           .o(Disp num)
                                            //七段码显示信息
                           );
```

#### 使能通道:

```
MUX8T1 8
             MUX2 Blink(.IO(cpu blink),
                        .I1(LES[15:8]),
                        .I2(LES[23:16]),
                        .I3(LES[31:24]),
                        .I4(LES[39:32]),
                        .I5(LES[47:40]),
                        .I6(LES[55:48]),
                        .I7(LES[63:56]),
                                                      //显示信号选择, Test=SW[7:5]控制
                        .s(Test),
                                                      //七段码小数点显示信息
                        .o(LE out)
```

);



#### ◎小数点通道:

有个小错误?

```
MUX8T1 8
                 MUX3 Point (.IO (cpu point),
                            .I1(point in[15:7]),
                            .I2(point in[23:16]),
                            .I3(point in[31:24]),
                            .I4(point in[39:32]),
                            .I5(point in[47:40]),
                            .I6(point in[55:48]),
                            .I7(point in[63:56]),
                            .s(Test),
                                                //显示信号选择, Test=SW [7:5] 控制
通道"0"控制:
                            .o(point out)
                                                //七段码显示闪烁位指示
     always@(posedge clk )begin
           if(EN) begin
              disp data <= Data0;
                                                 //Data0
              cpu blink <= blink in[7:0];
              cpu point <= point in[7:0];
           end
           else begin
              disp data <= disp data;
              cpu blink <= cpu blink;
              cpu point <= cpu point;
           end
     end
```

#### Multi\_8CH32调用信号关系



```
Multi_8CH32
                U5(.clk(clk_io), .rst(rst),
                    . EN(EN),
                    . point_in(???????),
                     .LES(???????),
                    .Test(SW_OK[7:5]),
                    .data0(????????),
                    .data1(????????)
                    .data2(?????????),
                    .data3(????????),
                    .data4(?????????),
                    .data5(?????????),
                    .data6(????????),
                    .data7(?????????),
                    .point_out(point_out),
                    .blink_out(LE_out),
                    .disp_num(disp_num)
```

```
//仅控制通道0
//外部输入
//外部输入
//来自开关去抖
//通道0输入
//通道1输入
//通道2输入
//通道3输入
//通道4输入
//通道5输入
//通道6输入
//通道7输入
//输出到显示模块
```

//输出到显示模块

//输出到显示模块



计算机学院

计算机系统综合设计

## 逻辑实验通用分频模块U8优化: clk\_div.

#### □通用计数分频模块

- ■用于计算机组成实验辅助模块
- ■逻辑实验通用计数模块改造
- ■增加CPU单步时钟输出
- 器件编号为**U8**

#### □基本功能

- 32位计数分频输出: clkdiv
- CPU时钟输出: Clk\_CPU
- SW[2]控制Clk\_CPU输出
  - □ SW[2]=0,全速频率(50MHz或25MHz)
  - □ SW2=[1],单步频率(2<sup>24</sup>分频, clkdiv [24])

#### □本实验用- U8

■ 调用模块clk\_div.v



SW2 Clk\_CPU
clk clkdiv[31:0]
clk div

clk\_div.v

计算机学院 计算机系统综合设计

### 通用分频模块端口信号及描述参考



#### □通用分频器模块行为描述结构

endmodule



#### 双数据输入模块端口U9: Enter



#### □双数据输入端口信号

### LED并行显示模块U7: SPIO




- □ 15位LED指示灯控制(IP Core)
  - ■逻辑实验的输出LED显示模块
    - □相当于通用输入输出接口: GPIO
    - □ 15位用于LED指示控制,其余用于扩展
  - 器件编号为U7

#### □基本功能

- 输入32位二进制数据: P\_Data
  - □ clk=时钟, EN: 输出使能, rst=复位
- 并行输出: LED\_out、counter\_set、GPIOf0

#### □本实验用IP 软核- U7

- 核调用模块SPIO. edf
- 核接口信号模块(空文档): SPIO.v





### LED并行显示模块IP核端口信号



#### □ PIO/LED-GPIO IP核端口信号

```
SPIO(input clk, //时钟
input rst, //复位
input EN, //PIO/LED显示刷新使能
input [31:0] P_Data, //并行输入
output reg[1:0] counter_set, //用于计数/定时模块控制
output reg[15:0] LED_out, //并行输出数据
output reg[15:0] led, // LED输出
output reg[13:0] GPIOf0 //待用: GPIO
);
```



### 七段码显示器IP核U6: SSeg7



- □8位七段码显示器(IP Core)
  - ■逻辑实验的输出显示模块
  - ■本课程用于调试显示和CPU的简单外面
  - 器件编号改为**U6**

#### □基本功能


- 输入32位二进制数据: Hexs
  - □ SW[0]=1,显示8位16进制数, SW[0]=0,显示七段码LED点阵
    - SW[0]=1时: SW[1]=1高16位, SW[1]=0低16位,
  - □ flash七段码闪烁频率,由通用分频器U8(Div[25])提供,point: 七段小数点, LES: 七段码使能, 闪烁指示
- 串行输出: seg\_an=使能, seg\_sout=串行七段显示数据,

#### □本实验用IP 软核-U6

- 核调用模块SSeg7. edf
- 核接口信号模块(空文档): SSeg7.v



计算机学院 计算机系统综合设计



### 七段码显示器IP核端口信号



#### □七段码显示器IP核端口信号

■ 可作为IP核调用空文档:端口文档

SSeg7(input clk, //时钟

input rst, //复位

input SW0, //文本(16进制)/图形(点阵)切换

input flash, //七段码闪烁频率

input[31:0]Hexs,//32位待显示输入数据

input[7:0]point,//七段码小数点: 8个

input[7:0]LES, //七段码使能: =1时闪烁

output [7:0]seg\_an,//

output reg [7:0]seg\_sout//七段码显示数据



### 只读存储器IP核:



#### □只读存储器


- ■用于CPU应用的代码存储器
- 模块名改为ROM\_D
- 器件编号改为U2

#### □基本功能

- 容量: 1024×32bit
- ■用FPGA内部存储器实现
  - □ Distributed Memory Generator
- 核模块符号文档: ROM\_D.xci
  - □ 自动生成符号不规则,需要修整
- ROM初始化文档暂时不变

#### □用Vivado工具生成固核

- 用IP Catalog向导生成
- 核调用模块ROM\_D.xci





### 随机存储器IP核: RAM



#### □随机存储器


- ■用于CPU应用的数据或代码存储器
- 模块名改为RAM\_B
- 器件编号改为U4

#### □基本功能

- 容量: 1024×32bit
- ■用FPGA内部存储器实现
  - Block Memory Generator
- 核模块符号文档: RAM\_B.xci
  - □ 自动生成符号不规则,需要修整
- RAM初始化文档无

#### □用Vivado工具生成固核


- 用IP Catalog向导生成
- 核调用模块ROM\_D.xci






### Block Memory 时序









计算机学院 计算机系统综合设计



### RAM的字节写





Figure 3-15: Write-Write Collision Example




#### **Course Outline**






### ROM IP核生成








### 配置ROM IP核 - memory config



# 配置ROM IP核 - RST & Initialization





### COE文件


Clan

- COE(Coefficient)文件是ROM的初始化 需要使用来传递参数
- 可通过编辑venus中venus出Hex文件编辑而成加上两行

memory\_initialization\_radix=16; memory\_initialization\_vector= 其余各行加, 最后一行加;

```
C:\Users\Q. Liu\Desktop\source\mipstestloop_fpga.coe - Notepad++
文件(F) 编辑(E) 搜索(S) 视图(V) 编码(N) 语言(L) 设置(T) 工具(O)
] 🔒 🗎 🖺 🥫 🥱 📤 🖟 🐚 🛍 🗩 🗢 👣
🔚 mipstestloop_fpga. coe🛚
  1 memory initialization radix=16;
  2 memory initialization vector=
     20020005,
     2003000c,
     2067fff7.
     00e22025,
     00642824,
     00a42820,
     00e2202a,
     00853820,
     00e23822,
      ac670044,
      8c020050,
     08000011,
     20020001,
      ac020054,
      200affff,
      014a5020,
      014a5020.
      014a5020,
      014a5020,
      014a5020,
      014a5020,
      014a5020,
     014a5020,
     014a5020,
      014a5020,
     014a5020,
     014a5020,
     014a5020,
     014a5020,
     014a5020,
     214c0004,
     214e000c,
     8d8d0000,
     adcd0000.
     08000025;
 43
```








OK


Cancel






OK

Cancel









A Generate Output Products	$\times$
The following output products will be generated.	A
Preview	
Q   <del>X</del>   •	
V □ RAM_B.xci (OOC per IP)	^
☐ Instantiation Template	
Synthesized Checkpoint (.dcp)	
Structural Simulation	
™ Change Lea	~
Synthesis Options	
○ <u>G</u> lobal	
Out of context per IP	
Run Settings	
Number of jobs:   7    ✓	
? Apply Generate Skip	



# OEND)

