Zkouškový test z předmětu A0B36APO

Jméno a příjmení	Já	
Jméno cvičícího	On	

1. (1b) Jakou hodnotu reprezentuje následující binární číslo, uložené dle formátu IEEE754? "11111111 10000000 00000000 00000001"

Předpokládejte 32 bitovou reprezentaci s 8 bitovým exponentem.

a) 0 0	e) 0 5
b) X NaN	f) 0.5
c) o -0	g) O -0.5
d) ○ +∞	h) 0 le6-

Uvažujte vykonání následovné části programu při použití přímo mapované instrukční cache o velikosti 8 slov, velikost bloku 1 slovo. Předpokládejte paměť slovně zarovnanou, velikost slova 4B, tj. dva nejnižší bity adresy slova jsou 00. Cache je na počátku prázdná. Ukončení programu předpokládejte dosažením návěstí "done". Přitom instrukce na této adrese není načtena. Uvažujte, že instrukce bezprostředně za skokovu instrukcí se vykoná vždy. Registry i instrukce jsou 32-bitové. Program je vykonán na procesoru MIPS.

0x0000		addi	to,	\$0,	5
0x0004	loop:	beq	to,	\$0,	done
0x0008		nop			
0x000C		lw	t1,	0x4	(\$0)
0x0010		lw	t2,	0x2	4(\$0)
0x0014		addi	to,	to,	-1
0x0018		j	100	р	
0x001C		nop			
0x0020	done:				

- 2. (1b) Určete obsah registru t0 po ukončení programu: ...
- 3. (1b) Určete Hit Count pro velikost bloku 1 slovo: ..30
- 4. (1b) Určete Miss Count pro velikost bloku 1 slovo:

Jak se změní situace, pokud při vykonání výše uvedeného programu, použijeme stejně velkou přímo mapovanou cache s velikostí bloku 4 slova?

- 5. (1b) Určete Hit Count pro velikost bloku 4 slova:
- 6. (1b) Určete Miss Count pro velikost bloku 4 slova;
- 7. (1b) Kolik cyklů bude trvat násobení dvou čísel a a b reprezentovaných n_a a n_b bity, pokud je násobička realizovaná dvěma posuvnými registry a sčítačkou za předpokladu, že je možné provést potřebné sčítání i posuny v jednom cyklu.
 - a) $\circ n_a + n_b$
 - b) $\circ n_a \cdot n_b$
 - c) X na nebo nb
 - d) $0 n_a + n_b + 1$

- e) o podle pořadí násobení bude odpovídat hodnotě čísla a nebo b
- f) $\circ n_a \cdot n_b + 1$
- g) o menší z čísel a a b

8. (1b) Uveďte obvyklá pole obsažená ve formátu instrukcí!

Operační znak a operandy.


 (2b) Určete zobrazitelné rozsahy pro tři kódování celých čísel se znaménkem při využití n bitů

Označení kódu	Minimální hodnota	Maximální hodnota	
winn lot	-2^(n-1) - 1	2^(n-1) - 1	
doplaton kil	-1/2 * 2^n	1/2 * 2^n - 1	
adition kil	-1/2 * 2^n	1/2 * 2^n	

10. (1b) Jaké druhy obsluhy přerušení/výjímek z pohledu běhu programu exitují:

synchronat, asynchronat (midria a mější)

Uvažujte rozdělení provádění instrukcí do jednotlivých stupňů tak, jak bylo probírané na modelovém procesoru MIPS (viz obrázek vpravo). Hazardy v datové cestě zatím nejsou řešeny, ale budou řešeny přeposíláním.



- 11. (1b) Ze kterého(ých) stupňě(ů) se budou mezivýsledky přeposílat?
 WB,MEM
- 12. (1b) Na vstupy, které(ých) jednotky(ek) budou mezivýsledky přivádědné?

vstup do multiplexoru ALU

Uvažujte datovou vyrovnávací paměť (cache) se stupněm asociativity 2. Ve kterých z uvedených případů může dojít ke kolizi (soupeření o jednu řádku cache) při přístupech do paměti (pole) v následujících fragmentech kódu. Uvažujte procházení vektorů ve smyčce (řídicí proměnná for-cyklu je i). Cache je před začátkem cyklu prázdná.

13. (±1b) Sčítání dvou vektorů (polí čísel) s uložením výsledku do dalšího vektoru (pole)

$$y[i] = a[i] + b[i];$$

a) XMůže dojít ke kolizi

b) ? Nemůže dojít ke kolizi

14. (±1b) Kumulativní součet hodnot prvků z jednoho vektoru a uložení do jiného vektoru y[i] = i > 0? y[i-1] + a[i] : a[0];

používá pro mapování	t ke kolizi otka pro správu paměti 32- í fyzické paměti do virtu e 4 kB. (Nápověda: Položk	bit procesoru s 32- iálních adresních	prostoru syste	yzickou adresou
to (6) Wallby days	one tabulak buda využito	pokud je požado	vané, aby se č	ást stránkovací

15. (fb) Kolik úrovní tabulek bude využito, pokud je pozadovane, aby se čast strankovací tabulky každé úrovně vešla právě do jedné stránky paměti (tato shoda velmi zjednodušuje alokaci fyzické paměti potřebné pro vlastní stránkové tabulky):

16. (26) Kolik bitů z adresy bude využito pro jednotlivé použité úrovně stránkovacích tabulek a kolik pro offset ve stránce:

Nejvyšší úroveň - Root Level Table Index [bitů]	Vnitřní úroveň - Pointer Level Table Index 1 [bitů]	2. Vnitřní úroveň - Pointer Level Table Index 2 [bitů]	Úroveň položek mapujících jednotlivé stránky – Page Level table Index [bitů]	Offset ve stránce [bitů]
10	0	0	10	12

Jednotlivé fáze vykonávání instrukce mají zpoždění (dobu nutnou na vykonání) podle následující tabulky.

IF	ID	EX	MEM	WB
400ps	500ps	450ps	500ps	150ps

Určete délku hodinového taktu pro:

17 (0,5b) procesor s pipeline: 500ps

(0.5b) jednocyklový procesor bez pipeline:

(1b) a určete horní odhad zrychlení (Speed-up), které lze dosáhnout použitím zřetězeného procesoru (uveďte vztah pro vykonání N instrukcí, uvažujte plnění pipeline):

1.20; M. point instrukci k... latupious pipeline

18. (1b) Krátce popište co znamená spekulativní vykonávání kódu!

Procesor vykovává kód, o kterém neví jestli se opravdu má vykovávat. Když byl ekok predikován dobře je kód potvrzen commit, naepak je kód potvrzen commit, naepak je kód potvrzen commit, naepak je

19. (1b) Jaké existují druhy predikce skoků a kdy se vyhodnocují?

- statická - olynamická Vyhodnocují se v připadě, že precesor dojde na instrukci skoku.

20. (1b) Vysvětlete pojem "podtečení" v souvislosti s reprezentací čísel IEEE-754!

listo je tok mole, že se nedá zopsat pomocí normalizavaných čísel. Většině podčežení se dá zobránit povátím olenorma Lizavaných čísel. Jen do uvětě míry pak 21. (2b) Nakreslete schéma obvodů pro aritmetický posun čtyřbitového čísla v doplňkovém kódu o jeden bit vlevo. Realizujte detekci přetečení.



22. (1b) Sběrnice PCI

- a) Kdovoluje obousměrnou komunikaci "každého s každým"
- b) o v jednom okamžiku umožňuje libovolné množství datových přenosů
- c) o v jednom okamžiku umožňuje pouze jeden datový přenos
- d) o reprezentuje propojovací síť typu "křížový přepínač"
- (2b) Transakce na 3.3V 32-bitové sběrnici PCI s taktovací frekvencí 66 MHz přenese v ideálním případě datovou strukturu

struct vektor { float data[4];

1:

do paměti během:

a) O l taktu

d) X 5 taktů

g) 0 264 taktů

b) 0 2 taktů

e) 0 9 taktů

h) o 66 600 000 taktů

c) 0 4 taktů

f) 0 128 taktů

i) o nelze určit

24. (2b) Kolik přístupů do paměti (počet zápisů + počet čtení) ušetří pro volání jednoduché funkce fa() využití návratového (link) registru (ra/lr) používaného pro architektury RISC oproti klasickému procesoru CISC s automatickým ukládáním návratové hodnoty na zásobník při realizaci instrukce CALL? Kolik přístupů se pak ušetří při volání a vykonávání funkce fb(), která fa() volá 3-krát a i přístupy v těchto voláních započítáme? Předpokládejte, že veškeré parametry a návratové hodnoty je možné předat přes registry.

a) o při volání fa() se ušetří 2, při fb() 2

d) při volání fa() se ušetří 2, při fb() 6

b) o při volání fa() se ušetří 4, při fb() 0

e) o při volání fa() se ušetří 1, při fb() 4

c) o při volání fa() se ušetří 2, při fb() 8

f) o při volání fa() se ušetří 2, při fb() 4