
Projekat – opis

Organizacija procesora


- •Operaciona jedinica *oper* se sastoji od sledećih blokova:
 - •blok bus,
 - •blok fetch,
 - •blok *addr*,
 - •blok *exec* i
 - •blok *intr*.

Ovi blokovi su međusobno povezani sa tri interne magistrale IBUS1_{15...0}, IBUS2_{15...0} i IBUS3_{15...0}.




Blok bus


- Registar MAR_{15...0} se koristi pri realizaciji ciklusa čitanja ili upisa na magistrali *BUS*.
- U registar MDR_{7...0} se vrednošću 1 jednog od signala MDRin i IdMDR upisuje sadržaj sa izlaza multipleksera MX2.
- Registar DW_{15...0} je 16-to razredni pomoćni registar koji se koristi za prihvatanje 16-to bitne veličine koja se dobija iz dve susedne 8-mo bitne memorijske lokacije u dva posebna ciklusa na magistrali.




Blok fetch - I deo

- Registar PC_{15...0}
 predstavlja adresu
 memorijske lokacije počev
 od koje treba pročitati
 jedan do četiri bajta
 instrukcije
- Registri IR0, IR1, IR2 i IR3 su 8-mo razredni registri koji formiraju razrede 31...24, 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije IR_{31...0}.





Blok fetch – III deo




Blok addr

Registri opšte namene GPR su realizovani kao registarski fajl sa 32 registra širine 16 bita


uprav

- Sabirač ADD je 16-to razredni sabirač koji se koristi za formiranje16-to bitne vrednosti koja može da bude adresa sa koje treba da se pročita adresa prekidne rutine, adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand ili adresa skoka
- Registar CW_{15...0} je 16-to razredni prihvatni registar sabirača ADD koji se koristi samo u slučaju bazno indeksnog sa pomerajem adresiranja
- Registar SP_{15...0} je 16-to razredni ukazivač na vrh steka čiji sadržaj predstavlja adresu memorijske lokacije prilikom upisa na stek i čitanja sa steka




Blok exec - I deo


- Registar AB_{7...0} je 8-mo razredni akumulator koji se koristi kao implicitno izvorište i odredište u aritmetičkim, logičkim i pomeračkim instrukcijama
- Registar BB_{7...0} je 8-mo razredni prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom svih instrukcija sa jednoadresnim formatom
- Registar AW_{15...0} je 16-to razredni akumulator koji se koristi kao implicitno izvorište u instrukcijama prenosa STW, PUSHW, STIVTP, STIMR i STSP i implicitno odredište u instrukcijama prenosa LDW, POPW, LDIVTP, LDIMR i LDSP
- Registar BW_{15...0} je 16-to razredni prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom instrukcije prenosa LDW




Blok exec – II deo




Blok exec - III deo





Blok exec - IV deo



Blok intr – I deo









Blok intr – II deo PRINTR₁ $\frac{IMR_1}{IMR_2}$ PRINTR₂ IMR_3^2 PRINTR₃² IMR₄ PRINTR₄ PRINTR₅ IMR₅ IMR₆ IMR₇ PRINTR₆ PRINTR₇ irm₇ irm₆ irm₅ · irm₄ imrprintr [irm₃ $\operatorname{irm}_{2}^{3}$ · irm₁ uprav printr **PSWI** exec 7 6 5 4 3 2 1 0 CD acc A>B $\frac{10^{-1}}{\text{bul}^{2}}$ CMP 13


Blok intr – III deo



Algoritam generisanja upravljačkih signala



Struktura upravljačke jedinice - format mikroinstrukcije



Struktura
upravljačke
jedinice bitovi polja h
i upravljački
signali
operacione
jedinice

h ₀₉₅	signal	h ₀₉₅	signal	 h ₀₉₅	signal
0	_	32	PCout1	64	ldZ
1	MOST1_2	33	ldIR0	65	ldC
2	MOST1_3	34	ldIR1	66	ldV
3	MOST2_1	35	ldIR2	67	ldL
4	MOST3_2	36	ldIR3	68	stPSWI
5	rdCPU	37	IRPOMout3	69	clPSWI
6	wrCPU	38	IRJAout2	70	stPSWT
7	ldMDR	39	IRDAout3	71	clPSWT
8	mxMDR	40	IRBRNout3	72	PSWHout3
9	MDRout1	41	add	73	PSWLout3
10	eMDR	42	sub	74	clSTART
11	ldMAR	43	inc	75	ldIMR
12	incMAR	44	dec	76	IMRout2
13	eMAR	45	and	77	ldBR
14	ldDWL	46	or	78	IVTDSPout1
15	ldDWH	47	xor	79	ldIVTP
16	DWout2	48	not	80	IVTPout3
17	wrGPR	49	ALUout1	81	UINTout3
18	GPRout1	50	ldAB	82	UEXTout3
19	ldGPRAR	51	ABout3	83	stPRCOD
20	incGPRAR	52	shr	84	stPRADR
21	ldSP	53	shl	85	stPRINS
22	SPout2	54	ldBB	86	clPRCOD
23	incSP	55	BBout2	87	clPRADR
24	decSP	56	ldAW	88	clPRINS
25	ldCW	57	AWout3	89	clPRINM
26	CWout3	58	AWHout3	90	clINTR
27	ADDout2	59	ldBW	91	-
28	ldPC	60	BWout2	92	-
29	incPC	61	ldPSWH	93	-
30	PCHout3	62	ldPSWL	94	-
31	PCLout3	63	ldN	95	-

Struktura upravljačke jedinice

CC96103	signal bezuslovnog skoka
01	bruncnd


CC96103	signal uslovnog skoka	signal uslova	CC96103	signal uslovnog skoka	signal uslova
02	brnotSTART	START	0C	brstore	store
03	brhack	hack	0D	brLDW	LDW
04	brnotfcCPU	fcCPU	0E	brregdir	regdir
05	brnotgropr	gropr	0F	brnotbrpom	brprom
06	brl1	I1	10	brnotPREKID	prekid
07	brnotgradr	gradr	11	brnotPRINS	PRINS
08	brl2_branch	12_branch	12	brnotPRCOD	PRCOD
09	brl2_arlog	12_arlog	13	brnotPRADR	PRADR
0A	brl3_jump	13_jump	14	brnotPRINM	PRINM
0B	brl3_arlog	13_arlog	15	brnotprintr	printr

CC96103	step _i	signal
16	step ₁₉	bradr
17	step3D	bropr

Mikroprogram

	-		
!Čita	anje instrukcije!		
0 0	00000000000000	0000000000	0 0 2 0 0 !brnotSTART, maddr ₀₀ !
) 1	4010000480000	0000000000	0 0 0 0 !PCout1, MOST1_2, ldMAR, incPC!
2	00000000000000	0000000000	0 0 3 0 2 !brhack, maddr ₀₂ !
0 3	04040000000000	0000000000	0 4 0 3 !eMAR, rdCPU, brnotfcCPU, maddr ₀₃ !
) 4	0040000400000	0000000000	0 0 0 0 !MDRout1, ldIR0!
) 5	000000000000000	0000000000	0 5 0 7 !brnotgropr, maddr ₀₇ !
6 (000000000000000	0000001000	0 1 A 9 !stPRCOD, bruncnd, maddr _{A9} !
7	000000000000000	0000000000	
8 (40100004800000	0000000000	0 0 0 1 PCout1, MOST1 2, ldMAR, incPC!
9	000000000000000	0000000000	0 0 3 0 9 1 1 1 1 1 1 1 1 1
)A	04040000000000	0000000000	0 4 0 A !eMAR, rdCPU, brnotfcCPU, maddr _{0A} !
В	20401000200000	0000000000	0 0 0 0 !MDRout1, MOST1 3, ldIR1, ldGPRAR!
C	000000000000000	0000000000	0 7 0E !brnotgradr, maddr _{0E} !
D	000000000000000	0000000800	0 1 A9 !stPRADR, bruncnd, maddr _{A9} !
Έ	000000000000000	0000000000	
F	000000000000000	0000000000	0 0 9 1 9 !brl2_arlog, maddr ₁₉ !
0	40100004800000	000000000	
1	000000000000000		
2	040400000000000	0000000000	
3	0040000100000		
l 4	000000000000000		
5	40100004800000		- & - ; - d ; - 4 - 4 - 4 4 1 - 1 - 1 - 1 - 1
6	000000000000000		
7	040400000000000		
1 8	0040000080000		

Struktura upravljačke jedinice



Pitanja?

Elektrotehnički Fakultet Univerzitet u Beogradu