

PREBROJAVANJE LJUDI NA SLIKAMA

Hardverska akceleracija Conv2D sloja CSRNet neuronske mreže

Virtual Platform implementacija korišćenjem SystemC TLM 2.0

Grupa: y25-g04

Predmet: Projektovanje elektronskih uređaja na sistemskom nivou (ESL)

Fakultet tehničkih nauka, Novi Sad – 2026

Sadržaj:

1. Teorijska analiza	4
1.1 Problem prebrojavanja ljudi	4
1.2 Mapa gustine	4
1.3 CSRNet arhitektura.....	5
1.3.1 Frontend – VGG-16 ekstraktor karakteristika	5
1.3.2 Backend – dilated konvolucije	5
1.3.3 Izlazni sloj i predikcija.....	6
1.4 Uloga prvog Conv2D sloja	6
1.5 Preprocessing ulazne slike	7
2. Zahtevi uređaja.....	8
2.1 Ograničenja sistema	8
2.1.1 Hardverska ograničenja	8
2.1.2 Softverska ograničenja.....	8
3. Teorijske osnove rada sistema.....	9
3.1 CSRNet arhitektura.....	9
3.2 Konvolucija (Conv2D)	9
3.3 Fixed-point aritmetika	9
3.4 TLM 2.0 komunikacija.....	9
4. Izvršna specifikacija sistema	10
4.1 model.py	10
4.2 python_export.py	10
4.3 verification.py.....	10
5. Analiza izvršne specifikacije	11
5.1 Bitska analiza.....	11
6. Softverski model pred particionisanje.....	12
6.1 Analiza preciznosti fixed-point reprezentacije	12
7. Analiza softverskog modela pred particionisanje	13
8. Particionisanje	14
8.1 Podela sistema – funkcionalna dekompozicija.....	14
8.2 Arhitekturni opis sistema.....	14
8.3 Mapiranje – dodela procesa arhitekturi	14
8.3.1 Interconnect modul.....	15
8.3.2 IP modul	15
8.3.3 Memory modul	15
9. Registarska mapa	16
9.1 Registri IP modula	16

9.2 Memorijska mapa podataka.....	16
10. Analiza performansi.....	17
10.1 Rezultati simulacije	17
10.2 Analiza preciznosti.....	17
11. Procena površine	19
12. Analiza interfejsa	20
12.1 CPU ↔ Interconnect interfejs	20
12.2 IP ↔ Interconnect interfejs (konfiguracija)	20
12.3 IP ↔ Memory interfejs (DMA)	20
13. Literatura	21

1. Teorijska analiza

Ovaj odeljak opisuje teorijske osnove sistema za prebrojavanje ljudi na slikama. Sistem se zasniva na dubokim konvolucionim neuronskim mrežama, konkretno CSRNet arhitekturi, koja je trenutno jedna od referentnih metoda za procenu gustine gužve u istraživačkoj zajednici.

1.1 Problem prebrojavanja ljudi

Prebrojavanje ljudi (eng. crowd counting) je zadatak računarskog vida koji podrazumeva procenu broja osoba prisutnih na slici ili video snimku. Ovaj problem ima široku primenu u upravljanju gužvom, bezbednosti javnih prostora, planiranju saobraćaja i organizaciji velikih događaja.

Naivni pristup podrazumevao bi detekciju i praćenje svake osobe pojedinačno. Međutim, u scenama sa velikom gustinom gužve (stotine ili hiljade ljudi), ovaj pristup postaje nepraktičan zbog okluzija (zaklanjanja osoba), malih dimenzija osoba u kadru i računske složenosti. Umesto detekcije pojedinaca, savremene metode generišu mapu gustine (eng. density map) kojoj suma vrednosti svih piksela odgovara procenjenom ukupnom broju ljudi.

1.2 Mapa gustine


Mapa gustine je slika iste prostorne rezolucije kao ulazna slika, u kojoj vrednost svakog piksela predstavlja lokalni doprinos broju ljudi. Formalno, ako su dati anotacioni podaci u vidu tačkastih oznaka $P = \{p_1, p_2, \dots, p_N\}$ za N osoba na slici, mapa gustine $D(x,y)$ se generiše konvolucijom delta funkcija sa Gaussian kernelom:

$$D(x,y) = \sum_{i=1}^N \delta(x - x_i, y - y_i) * G_{\sigma}(x,y)$$

gde je G_{σ} dvodimenzionalni Gaussov kernel sa standardnom devijacijom σ . Vrednost σ se često prilagođava lokalno na osnovu prosečne udaljenosti između susednih anotacija (geometrijski adaptivni kernel). Suma vrednosti rezultujuće mape gustine jednaka je N :

$$\iint D(x,y) \, dx \, dy = N$$

Model tokom treninga uči da predikuje ovu mapu gustine iz ulazne slike, a predikovani broj ljudi dobija se sumiranjem svih vrednosti prediktovane mape.



Slika 1 - Mapa gustine na primeru prebrojavanja ljudi

1.3 CSRNet arhitektura

CSRNet (Congested Scene Recognition Network) je arhitektura predložena 2018. godine u radu Li et al. (CVPR 2018) koja je postigla tada state-of-the-art rezultate na standardnim benchmark skupovima podataka za prebrojavanje gužve (ShanghaiTech, UCF_CC_50, WorldExpo'10).

Arhitektura se sastoji od dva funkcionalna dela koji su jasno razdvojeni po nameni:


- Frontend – ekstraktor karakteristika baziran na VGG-16 arhitekturi
- Backend – generator mape gustine baziran na dilated konvolucijama

1.3.1 Frontend – VGG-16 ekstraktor karakteristika

Frontend deo CSRNet-a preuzima prvih 10 slojeva VGG-16 arhitekture (do trećeg max-pooling sloja, uključujući ga). VGG-16 je duboka konvoluciona mreža sa 16 slojeva sa težinama, predtrenirana na ImageNet skupu od 1.2 miliona slika u 1000 kategorija.

Korišćenje predtreniranih težina (transfer learning) omogućava modelu da odmah na početku treninga raspolaže moćnim ekstraktorom nisko-nivoskih i srednje-nivoskih karakteristika (ivice, texture, oblici) bez potrebe za ogromnom količinom anotiranih podataka za prebrojavanje. Ovo je posebno važno jer su skupovi podataka za prebrojavanje gužve relativno mali.

Frontend prima RGB sliku dimenzija $H \times W \times 3$ i generiše mapu karakteristika dimenzija $(H/8) \times (W/8) \times 512$. Prostorna rezolucija se smanjuje za faktor 8 zbog tri max-pooling sloja (svaki smanjuje za faktor 2). Za ulaznu sliku 256×256 , frontend generiše karakteristike dimenzija $32 \times 32 \times 512$.




Slika 2 - Vizuelni prikaz konvolucionih slojeva

1.3.2 Backend – dilated konvolucije

Backend deo CSRNet-a koristi dilated (atrous) konvolucije sa faktorom dilatacije $d=2$. Dilated konvolucija proširuje receptivno polje filtera bez povećanja broja parametara i bez smanjenja prostorne rezolucije. Za kernel veličine k i faktor dilatacije d , efektivna veličina kernela je $k + (k-1)(d-1)$.

Korišćenje dilated konvolucija umesto standardnih konvolucija sa pooling slojevima ima ključnu prednost: čuva se prostorna rezolucija mape karakteristika. Ovo je bitno jer se na kraju mapa gustine mora imati dovoljno veliku rezoluciju da precizno locira grupisanja osoba.

Backend se sastoji od 6 konvolucionih slojeva sa sledećim brojevima kanala: $512 \rightarrow 512 \rightarrow 512 \rightarrow 256 \rightarrow 128 \rightarrow 64$. Na kraju se primenjuje izlazni Conv2D sloj koji mapira 64 kanala na 1 kanal (mapu gustine).



Slika 3 - Poređenje obične i dilated konvolucije

1.3.3 Izlazni sloj i predikcija

Poslednji sloj CSRNet-a je konvolucionni sloj $64 \rightarrow 1$ sa kernel-om 1×1 koji linearno kombinuje 64 kanala u jednu mapu gustine. Na ovaj sloj se ne primenjuje aktivaciona funkcija (linearan izlaz), jer vrednosti mape gustine mogu biti bilo koji nenegativni realni brojevi.

Finalna predikcija broja ljudi dobija se sumiranjem svih vrednosti prediktovane mape gustine. Tokom treninga, model se optimizuje minimizacijom MSE (Mean Squared Error) gubitka između prediktovane i ground-truth mape gustine.

1.4 Uloga prvog Conv2D sloja

U okviru ovog projekta akcelеровани je prvi konvolucioni sloj CSRNet frontend-a. Ovaj sloj prima RGB sliku (3 kanala) i generiše 64 mapa karakteristika primenom 64 filtera veličine 3×3 . Parametri sloja su: $\text{InC}=3$, $\text{OutC}=64$, $K=3$, $\text{stride}=1$, $\text{padding}=1$.

$\text{Padding}=1$ uz kernel 3×3 i $\text{stride}=1$ čuva prostornu rezoluciju ($256 \times 256 \rightarrow 256 \times 256$). Ovaj sloj detektuje osnovne vizuelne karakteristike kao što su horizontalne i vertikalne ivice, dijagonale i jednostavne teksture – informacije koje su fundamentalne za sve naredne slojeve mreže.

Izbor ovog sloja za hardversku akceleraciju motivisan je činjenicom da je to računski najzahtevniji sloj po broju ulaznih podataka: prima 393.216 elemenata ($3 \times 256 \times 256$) i zahteva 113.246.208 MAC operacija ($64 \times 3 \times 3 \times 3 \times 256 \times 256$). Pored toga, ovaj sloj ima jasno definisane ulaze i izlaze, što ga čini pogodnim za implementaciju kao samostalnog IP bloka.

1.5 Preprocessing ulazne slike

Pre prosleđivanja slike modelu, vrši se standardni preprocessing koji je uobičajen za modele bazirane na VGG-16 pretreniranom na ImageNet skupu:

- Promena veličine slike na 256×256 piksela bilinearnom interpolacijom
- Normalizacija vrednosti piksela: vrednosti $[0, 255]$ se dele sa 255 da bi se dobile vrednosti $[0, 1]$
- Oduzimanje ImageNet mean vrednosti po kanalima: $[0.485, 0.456, 0.406]$
- Deljenje sa ImageNet std vrednostima po kanalima: $[0.229, 0.224, 0.225]$

Nakon normalizacije, vrednosti piksela se nalaze u opsegu approximately $[-2.118, 2.623]$, što je potvrđeno bitskom analizom i korišćeno za određivanje Q3.10 fixed-point formata za aktivacije.

2. Zahtevi uređaja

Uređaj opisan ovim dokumentom vrši prebrojavanje ljudi na ulaznoj slici korišćenjem konvolucione neuronske mreže CSRNet (Crowd Counting and Density Estimation). Sistem prima RGB sliku dimenzija 256×256 piksela i generiše mapu gustine u kojoj suma vrednosti piksela odgovara procenjenom broju ljudi na slici.

Korisniku je omogućeno prosleđivanje slike sistemu, nakon čega se pokreće hardverski akcelеровани proces obrade. Konvolucija prvog sloja CSRNet arhitekture (Conv2D, 3→64 kanala, kernel 3×3) implementirana je kao IP modul unutar virtuelne platforme, dok CPU modul koordinira prenos podataka i konfiguraciju.

Ulazna slika se normalizuje korišćenjem ImageNet statistike (mean=[0.485, 0.456, 0.406], std=[0.229, 0.224, 0.225]) i konvertuje u fixed-point format pre prenosa na platformu.

2.1 Ograničenja sistema

Uređaj na kome se nalazi aplikacija je Zybo Z7 10 razvojna ploča. Centralna komponenta ploče je XC7Z010 SoC koji kombinuje ARM Cortex-A9 procesor i FPGA deo čipa.

2.1.1 Hardverska ograničenja

Složenost implementiranog dizajna u FPGA logici je ograničena brojem standardnih ćelija. RAM memorija je DD3L memorija veličine 1 GB sa brzinom do 533 MHz i 32-bitnom magistralom. Pored nje tu je i 16 MB Quad-SPI Flash memorija. Procesor poseduje 8 I/O pinova. FPGA deo poseduje 32 I/O pina.

Resurs	Vrednost
Broj look-up tabela (LUT)	17 600
Broj flipflop-ova	35 200
Blok RAM	270 KB
DDR3L RAM	1 GB
Flash memorija	16 MB Quad-SPI

Tabela 1 - FPGA resursi Zybo Z7 10

2.1.2 Softverska ograničenja

ARM dual core Cortex-A9 je dvojezgarni procesor koji radi na maksimalnoj frekvenciji od 667 MHz. Može da podrži operativni sistem poput PetaLinux-a. Zbog ograničenja ploče nije praktično pokretati operativne sisteme poput Ubuntu-a.

3. Teorijske osnove rada sistema

3.1 CSNet arhitektura

CSNet (Congested Scene Recognition Network) je konvoluciona neuronska mreža dizajnirana za procenu gustine gužve i prebrojavanje ljudi na slikama. Arhitektura se sastoji od dva dela: frontend dela koji koristi prvih 10 slojeva VGG-16 mreže predtrenirane na ImageNet skupu podataka, i backend dela koji koristi dilated konvolucije za generisanje mape gustine.

Izlaz mreže je mapa gustine čija suma vrednosti daje procenjeni ukupan broj ljudi na slici. Prednost CSNet arhitekture je njena sposobnost da radi sa slikama različitih gustina gužve bez potrebe za detekcijom pojedinačnih osoba.

3.2 Konvolucija (Conv2D)

Konvolucija je osnovna operacija u konvolucionim neuronskim mrežama. Za ulazni tenzor dimenzija $[InC \times H \times W]$ i skup filtera dimenzija $[OutC \times InC \times KH \times KW]$, izlazni tenzor dimenzija $[OutC \times OutH \times OutW]$ se računa prema:

$$Output[oc][oy][ox] = Bias[oc] + \sum(ic, kh, kw) Input[ic][oy*S+kh-P][ox*S+kw-P] \times Weight[oc][ic][kh][kw]$$

gde su S stride (korak), P padding (dopuna nulama), a ReLU aktivaciona funkcija se primenjuje na izlaz.

U projektu se akcelеровани Conv2D sloj odnosi na prvi konvolucionni sloj CSNet-a: 3 ulazna kanala (RGB), 64 izlazna kanala, kernel veličine 3×3 , stride=1, padding=1. Ovo čuva prostornu rezoluciju slike (256×256), a broj kanala se povećava sa 3 na 64.

3.3 Fixed-point aritmetika

Hardverska implementacija koristi fixed-point aritmetiku umesto floating-point, što značajno smanjuje površinu čipa i povećava brzinu izvršavanja. Format fixed-point broja $Q(int.frac)$ definiše broj bita za celobrojni i razlomački deo.

Aktivacije se predstavljaju u Q3.10 formatu (13 bita), težine u Q2.8 formatu (10 bita), bias u Q2.10 formatu (12 bita), a akumulator koristi 32-bitnu preciznost kako bi se izbeglo prekoračenje tokom MAC operacija.

Konverzija floating-point vrednosti v u fixed-point format sa F frakcionih bita vrši se množenjem: $fixed = round(v \times 2^F)$, uz saturaciju na opseg $[-2^{(B-1)}, 2^{(B-1)}-1]$ gde je B ukupan broj bita.

3.4 TLM 2.0 komunikacija

Sistem koristi SystemC TLM (Transaction Level Modeling) 2.0 standard za komunikaciju između modula virtuelne platforme. TLM 2.0 definiše standardizovani interfejs za razmenu transakcija između inicijatora i targeta putem utičnica (sockets).

U LT (Loosely-Timed) stilu, koji se koristi u ovom projektu, komunikacija se odvija blokirajućim `b_transport` pozivima. Svaka TLM transakcija sadrži komandu (READ/WRITE), adresu, pokazivač na podatke, dužinu podataka i status odgovora.

4. Izvršna specifikacija sistema

Izvršna specifikacija je Python implementacija koja modeluje funkcionalnost sistema bez hardverske arhitekture. Kao softverski model, izvršna specifikacija je sekvencijalna na osi konkurentnosti ESL taksonomije. Pristup izvornim fajlovima je moguć čineći sistem dizajnom na osi konfigurabilnosti.

Izvršna specifikacija se sastoji od Python skripte `run.py` koja učitava model, procesira ulaznu sliku i generiše mapu gustine. Model je implementiran u `model.py` korišćenjem PyTorch biblioteke, a `python_export.py` vrši konverziju težina i ulaznih podataka u fixed-point format za SystemC simulaciju.

4.1 model.py

Fajl `model.py` definiše CSRNet arhitekturu korišćenjem PyTorch `nn.Module` interfejsa. Frontend deo mreže koristi prvih 10 slojeva VGG-16 arhitekture sa pretreniranim težinama. Backend koristi dilated konvolucije sa faktorom dilatacije 2.

Pored same arhitekture, `model.py` implementira bitsku analizu putem forward hook mehanizma. Za svaki Conv2D sloj se beleže minimalne i maksimalne vrednosti ulaza, težina i izlaza, što služi kao osnova za određivanje optimalnih fixed-point formata.

4.2 python_export.py

Skripta `python_export.py` vrši pripremu podataka za SystemC simulaciju. Ulazna slika se učitava, menja veličinu na 256×256 , normalizuje i konvertuje u Q3.10 fixed-point format. Težine i bias prvog konvolucionog sloja se konvertuju u odgovarajuće fixed-point formate i čuvaju kao binarne datoteke.

Kreirani fajlovi smeštaju se u `data/` direktorijum i koriste ih SystemC simulacija:

- `input_image.bin` – ulazna slika u Q3.10 formatu (393 216 B)
- `weights_conv1.bin` – težine Conv2D sloja u Q2.8 formatu (3 456 B)
- `bias_conv1.bin` – bias vrednosti u Q2.10 formatu (128 B)
- `metadata.json` – metapodaci o dimenzijama i formatima

4.3 verification.py

Skripta za verifikaciju poredi rezultate SystemC simulacije sa PyTorch referentnom implementacijom. Učitava isti ulaz koji je korišćen u simulaciji, pokreće PyTorch Conv2D + ReLU nad njim, i upoređuje sa izlazom sačuvanim u `output.bin`.

5. Analiza izvršne specifikacije

Analiza izvršne specifikacije vršena je na razvojnem računaru sa procesorom Intel Core serije, pokretanjem Python profajlera (cProfile) nad run.py skriptom. Rezultati pokazuju da je konvolucija (PyTorch Conv2d forward pass) dominantna operacija.

5.1 Bitska analiza

Bitska analiza je sprovedena korišćenjem hook mehanizma u model.py koji beleži opsege vrednosti za svaki Conv2D sloj. Za prvi sloj (koji se akcelerovani) dobijeni su sledeći rezultati:

Promenljiva	Min vrednost	Max vrednost	Format
Ulaz (aktivacije)	-2.118	2.623	Q3.10 (13 bita)
Težine (weights)	-0.640	0.537	Q2.8 (10 bita)
Bias	-1.332	0.610	Q2.10 (12 bita)
Izlaz (nakon ReLU)	0.000	17.297	Q6.10 (16 bita)
Akumulator	-	-	32 bita

Tabela 2 - Bitska analiza prvog Conv2D sloja

Aktivacije ulaza su u opsegu $[-2.118, 2.623]$, što zahteva minimum 3 bita za celobrojni deo (uključujući znak), budući da maksimalna magnituda 2.623 zahteva 2 bita za celobrojni deo plus 1 bit za znak. Sa 10 frakcionih bita postiže se rezolucija od $1/1024 \approx 0.001$, što je dovoljna preciznost za ovu primenu. Ukupno je odabran Q3.10 format (13 bita), čime se opseg $[-4.0, +4.0)$ potpuno pokriva i izbegava saturacija ulaznih vrednosti.

Težine prvog Conv2D sloja su u opsegu $[-0.640, 0.537]$, što zahteva samo 1 bit za celobrojni deo. Sa 8 frakcionih bita postiže se rezolucija $1/256 \approx 0.004$. Odabran je Q2.8 format (10 bita) sa marginom.

Akumulator mora biti dovoljno širok da prihvati zbir $\text{InC} \times \text{KH} \times \text{KW} = 3 \times 3 \times 3 = 27$ MAC operacija. Maksimalni doprinos jednog MAC-a je $4095 \times 511 \approx 2.092.545$, a ukupni akumulator može dostići vrednost ~56 miliona, što zahteva ~26 bita. Odabran je 32-bitni akumulator sa dovoljnom marginom.

6. Softverski model pred particionisanje

Softverski model pred particionisanje je modifikovana verzija izvršne specifikacije prilagođena za implementaciju na ciljnoj platformi. U ovoj fazi se vrši prebacivanje sa floating-point aritmetike na fixed-point aritmetiku koja odgovara hardverskim ograničenjima Zybo Z7 10 ploče.

Konverzija slike, težina i biasa u fixed-point formate se vrši u `python_export.py` skripti. Preciznost reprezentacije je validovana poređenjem sa floating-point referensom, pri čemu je postignuta preciznost od 98.78%.

Konzolni izlaz softverskog modela pokazuje da je fixed-point konverzija uspešna:

```
EXPORT ZAVRŠEN!
Kreirani fajlovi u data/:
- input_image.bin    (393216 bytes)
- weights_conv1.bin  (3456 bytes)
- bias_conv1.bin     (128 bytes)
```

6.1 Analiza preciznosti fixed-point reprezentacije

Verifikacija fixed-point modela u odnosu na floating-point referensu (PyTorch) dala je sledeće rezultate:

Metrika	Vrednost
Prosečna greška	0.006235
Maksimalna greška	0.089593
Relativna greška	1.22%
Preciznost	98.78%
PyTorch izlaz opseg	[0.000, 17.297]
SystemC izlaz opseg	[0.000, 17.220]

Tabela 3 - Rezultati verifikacije fixed-point modela

7. Analiza softverskog modela pred partitionisanje

Analiza softverskog modela izvršena je pokretanjem Python profajlera (cProfile) nad run.py skriptom. Profajler daje uvid u ukupan broj poziva funkcija i vreme izvršavanja pojedinih funkcija.

Analiza pokazuje da je Conv2D operacija dominantna u modelu. Ovo je i očekivano, s obzirom na to da Conv2D sa 3×64 kanalima i kernel-om 3×3 zahteva $3 \times 64 \times 3 \times 3 \times 256 \times 256 = 113.246.208$ MAC operacija za jednu sliku.

Bitska analiza iz modela.py (hook mehanizam) potvrđuje da odabrani fixed-point formati pokrivaju sve opsege vrednosti bez ijedne saturirane vrednosti, budući da Q3.10 format za aktivacije pokriva ceo opseg ulaznih vrednosti $[-2.118, 2.623]$ unutar dozvoljenog opsega $[-4.0, +4.0]$.

8. Partitionisanje

8.1 Podela sistema – funkcionalna dekompozicija


U izvršnoj specifikaciji ulazna slika i parametri modela se čuvaju na disku u binarnom formatu. Odatle se koriste od strane SystemC simulacije. SystemC simulacija izračunava Conv2D rezultat i smešta ga u output.bin fajl, odakle ga verification.py koristi za poređenje sa PyTorch referansom.

Sistem je nakon odrađene analize dekomponovan na dva bloka: funkcionalnosti koje ostaju u softveru (CPU modul – upravljanje, prenos podataka, konfiguracija) i funkcionalnost koja se mapira na hardverske resurse (IP modul – Conv2D konvolucija). Hardverski blok mora sadržati komponentu za vršenje MAC operacija i brzu memoriju za skladištenje međurezultata.

8.2 Arhitekturni opis sistema

Sistem je implementiran kao virtuelna platforma (VP) u SystemC TLM 2.0 LT stilu. Sastoji se od četiri modula: CPU, IP, Interconnect i Memory.

CPU modul simulira procesor koji učitava podatke, konfigurira IP blok putem registara i čeka na signal završetka. IP modul implementira Conv2D akcelerator koji čita podatke iz memorije, izvršava konvoluciju i upisuje rezultat. Interconnect modul rutira TLM transakcije na osnovu adrese, a Memory modul simulira RAM od 16 MB.



Slika 4 - Vizuelni prikaz virtuelne platforme

8.3 Mapiranje – dodela procesa arhitekturi

CPU modul preuzima sledeće zadatke: učitavanje preprocesovanih podataka iz binarnih fajlova, prenos ulazne slike, težina i biasa u memoriju putem TLM transakcija,

konfiguracija IP bloka upisom vrednosti u registre, pokretanje IP bloka i čekanje na done_event signal, te čitanje rezultata iz memorije i snimanje u output.bin.

IP modul preuzima kritičnu računski intenzivnu operaciju: Conv2D konvoluciju. IP modul prima konfiguraciju putem registara, čita podatke direktno iz memorije putem sopstvenog TLM priključka (DMA-like pristup), izvršava konvoluciju sa bias sabiranjem i ReLU aktivacijom, i rezultat upisuje nazad u memoriju.

8.3.1 Interconnect modul

Interconnect modul je komponenta koja povezuje CPU, IP i Memory module i omogućava procesoru da im pristupa preko jednog standardnog TLM priključka. Moduli su memorijski mapirani, odnosno postoji jedinstveni adresni opseg unutar kojeg svaki modul dobija jedinstvenu baznu adresu.

Modul	Bazna adresa	Gornja adresa	Veličina
Memory (RAM)	0x00000000	0x00FFFFFF	16 MB
IP registri	0x43C00000	0x43C000FF	256 B

Tabela 4 - Memorijska mapa sistema

8.3.2 IP modul

IP modul prima konfiguraciju putem registara koji se upisuju od strane CPU modula. Kada CPU upiše vrednost 0x01 u kontrolni registar (REG_CTRL), IP modul prima start_event signal i pokreće konvoluciju. Po završetku, IP modul emituje done_event signal koji CPU čeka.

IP modul implementira dvostruki TLM priključak: ip_socket (target) za primanje konfiguracije od CPU-a, i mem_socket (initiator) za direktan DMA pristup memoriji radi čitanja ulaznih podataka i upisivanja rezultata.

8.3.3 Memory modul

Memory modul implementira 16 MB RAM memorije kao std::vector<unsigned char>. Podržava dva TLM target priključka: memory_socket za pristup od strane CPU-a, i memory_to_ip_socket za DMA pristup od strane IP modula. Oba priključka dele isti adresni prostor i isti std::vector bafer.

9. Registarska mapa

9.1 Registri IP modula

IP modul implementira skup 32-bitnih registara dostupnih CPU-u putem TLM transakcija. Registri se nalaze u adresnom prostoru od 0x43C00000 do 0x43C000FF.

Offset	Naziv	Pristup	Opis
0x00	REG_CTRL	R/W	Kontrolni registar; bit[0]=START
0x04	REG_STATUS	R	Status; 0x01=IDLE, 0x02=BUSY
0x08	REG_IN_ADDR	W	Bazna adresa ulazne slike u memoriji
0x0C	REG_WEIGHTS_ADDR	W	Bazna adresa težina u memoriji
0x10	REG_BIAS_ADDR	W	Bazna adresa biasa u memoriji
0x14	REG_OUT_ADDR	W	Bazna adresa izlaznog tenzora
0x18	REG_IN_H	W	Visina ulazne slike (256)
0x1C	REG_IN_W	W	Širina ulazne slike (256)
0x20	REG_IN_C	W	Broj ulaznih kanala (3)
0x24	REG_OUT_C	W	Broj izlaznih kanala (64)
0x28	REG_KERNEL_SIZE	W	Veličina kernela (3)
0x2C	REG_STRIDE	W	Stride (1)
0x30	REG_PADDING	W	Padding (1)

Tabela 5 - Registarska mapa IP modula

9.2 Memorijska mapa podataka

Podaci u RAM memoriji su raspoređeni na sledećim adresama:

Sekcija	Adresa	Veličina	Sadržaj
INPUT	0x00000000	393.216 B	Ulazna slika [3×256×256×2B]
WEIGHTS	0x00200000	3.456 B	Težine [64×3×3×3×2B]
BIAS	0x00300000	128 B	Bias [64×2B]
OUTPUT	0x00400000	8.388. 608 B	Izlaz [64×256×256×2B]

Tabela 6 - Raspored podataka u RAM memoriji

10. Analiza performansi

10.1 Rezultati simulacije

Analiza performansi vršena je pokretanjem SystemC virtuelne platforme. Platforma simulira kompletni tok podataka: učitavanje podataka, prenos u memoriju, konfiguraciju IP bloka, izvršavanje konvolucije i čitanje rezultata.

Konzolni izlaz SystemC simulacije:

```
SystemC 3.0.2-Accellera --- Nov 5 2025 12:44:46
[CPU] Slika učitana: 3x256x256 (393216 bytes)
[CPU] Težine učitane: 64x3x3x3 (3456 bytes)
[CPU] Bias učitane: 64 elemenata (128 bytes)
[CONV2D] Input: 3x256x256
[CONV2D] Output: 64x256x256
[CONV2D] Konvolucija završena!
Ukupno vreme: 0.127827 sekundi
Throughput: 7.82 FPS
```

Metrika performansi	Vrednost
Ukupno vreme izvršavanja	0.127827 sekundi
Throughput	7.82 FPS
Ulazna slika	3 × 256 × 256 (RGB)
Izlazni tenzor	64 × 256 × 256
Broj MAC operacija	113.246.208
Frekvencija takta (simulacija)	100 MHz (period 10 ns)

Tabela 7 - Rezultati analize performansi

10.2 Analiza preciznosti

Verifikacija je izvršena poređenjem izlaza SystemC simulacije sa PyTorch referentnom implementacijom nad istim ulaznim podacima. Oba sistema koriste isti ulaz (Q3.10 fixed-point reprezentacija normalizovane slike), a PyTorch model koristi floating-point težine direktno iz fajla weights.pth.

Metrika preciznosti	Vrednost
Prosečna apsolutna greška	0.006235
Maksimalna apsolutna greška	0.089593
Relativna greška (L1 norma)	1.22%
Preciznost	98.78%
Oцена kvaliteta	DOBRO – male razlike prihvatljive za fixed-point

Tabela 8 - Rezultati verifikacije SystemC vs PyTorch

Greška od 1.22% nastaje isključivo zbog kvantizacionog šuma koji unosi fixed-point aritmetika. Ovaj nivo greške je prihvatljiv za primene prebrojavanja gužve gde se radi o proceni, a ne egzaktnom računanju.

11. Procena površine

Uređaj je mapiran na Zynq-7000 SoC, koji na Zybo Z7 10 pločici dolazi u CLG400 BGA pakovanju, površine 289 mm². Softver se pokreće na ARM Cortex-A9 procesoru fiksne površine, dok površina hardvera zavisi od implementiranog IP modula.

IP modul implementira Conv2D akcelerator koji uključuje: MAC jedinicu (množenje i sabiranje fixed-point vrednosti), 32-bitni akumulator, logiku za zero-padding i upravljanje adresama, te registre za konfiguraciju.

Komponenta	LUT	FF	BRAM
MAC jedinica (13×10 bita)	~150	~80	0
32-bit akumulator	~32	~32	0
Adresna logika i kontrola	~200	~150	0
Registri konfiguracije	~50	~180	0
UKUPNO (procena)	~432	~442	0
Dostupno (XC7Z010)	17 600	35 200	120
Iskorišćenost (%)	~2.5%	~1.3%	0%

Tabela 9 - Procena potrošenih hardverskih resursa

Iskorišćenost od svega ~2.5% LUT resursa ostavlja veliki prostor za buduća proširenja, kao što su paralelizacija po kanalima ili implementacija pipeline arhitekture za povećanje propusne moći.

12. Analiza interfejsa

Sistem koristi TLM 2.0 LT (Loosely-Timed) stil komunikacije između svih modula. Svaki modul ima jasno definisane TLM priključke koji odgovaraju AXI4 interfejsu na ciljnoj implementaciji.

12.1 CPU ↔ Interconnect interfejs

CPU modul koristi `simple_initiator_socket` za slanje TLM transakcija ka Interconnect modulu. Sve komunikacije su blokirajuće (`b_transport`). CPU inicira WRITE transakcije za prenos podataka u memoriju i upisivanje registara, te READ transakcije za čitanje rezultata.

12.2 IP ↔ Interconnect interfejs (konfiguracija)

IP modul registruje `simple_target_socket` (`ip_socket`) za primanje konfiguracionih transakcija od CPU-a. Mapa registara je opisana u poglavlju 8. Adrese transakcija su globalne (`0x43C000xx`), a IP modul interno računa offset.

12.3 IP ↔ Memory interfejs (DMA)

IP modul koristi `simple_initiator_socket` (`mem_socket`) za direktan pristup memoriji u toku izvršavanja konvolucije. Ovaj interfejs simulira DMA (Direct Memory Access) pristup koji omogućava IP bloku da čita podatke bez posredovanja CPU-a. Transakcije idu direktno na Memory modul zaobilazeći Interconnect.

Interfejs	Tip	Stil	Namena
CPU → Interconnect	TLM initiator	LT <code>b_transport</code>	Prenos podataka i konfiguracija
Interconnect → Memory	TLM initiator	LT <code>b_transport</code>	Pristup RAM memoriji
Interconnect → IP	TLM initiator	LT <code>b_transport</code>	Upis/čitanje IP registara
IP → Memory (DMA)	TLM initiator	LT <code>b_transport</code>	DMA čitanje/upis podataka

Tabela 10 - Analiza interfejsa virtuelne platforme

13. Literatura

- [1] Zybo Z7 10 Reference Manual, Digilent Inc., 2023.
- [2] Li, Y., Zhang, X., Chen, D.: CSRNet: Dilated Convolutional Neural Networks for Understanding the Highly Congested Scenes, CVPR 2018.
- [3] PyTorch Documentation: <https://pytorch.org/docs/stable/index.html> [jun 2025]
- [4] Grant Martin, Brian Bailey, Andrew Piziali: ESL Design and Verification: A Prescription for Electronic System Level Methodology (Systems on Silicon)
- [5] Brian Bailey, Grant Martin: ESL Models and their Application: Electronic System Level Design and Verification in Practice
- [6] IEEE Standard for Standard SystemC Language Reference Manual, IEEE Std 1666-2011
- [7] OSCI TLM-2.0 Language Reference Manual, Open SystemC Initiative, 2009.
- [8] VGG-16 pretrained model: `torchvision.models.vgg16(pretrained=True)`
- [9] OpenCV Documentation: <https://docs.opencv.org> [jun 2025]
- [10] Vranjković, V.: Projektovanje elektronskih uređaja na sistemskom nivou, Novi Sad: Fakultet tehničkih nauka, 2020.