

Chương 5 – Mạch Tuần tự

- 5.1. Xung đồng hồ
- 5.2. Mạch lật (chốt latch)
 - 5.2.1. Mạch lật SR (SR-latch)
 - 5.2.2. Mạch lật D
 - 5.2.3. Mạch lật IK
 - 5.3.4. Mạch lật T
- 5.3. Mạch lật lề (Flip-flop)
- 5.4. Mạch tuần tự



Xung đồng hồ


h.a) Đồng hồ (clock) –

bộ phát tần (impulse generator)

- thời gian chu kỳ đồng hồ (clock cycle time)

h.b – giản đồ thời gian của tín hiệu đồng hồ (4 tín hiệu thời gian cho các sự kiện khác nhau)


Sự sinh tín hiệu đồng hồ không cân xứng??





Mạch lật (Chốt - Latch)

Sơ đồ và ký hiệu chốt SR không dùng tín hiệu đồng hồ




S	R		Q(t+1)
0	0	Q(t)	No change
0	1	0	Clear to 0
1	0	1	Set to 1
1	1	X	Indeterminate




SR-latch

b) Mạch lật SR dùng tín hiệu đồng hồ






D latch




D	Q(t+1)				
0	0	Clear to 0			
1	1	Set to 1			





JK latch

- ☐ Từ mạch lật SR
- ☐ Khắc phục nhược điểm của SR




J	K	Q(t+1)				
0	0	Q(t)	No change			
0	1	0	Clear to 0			
1	0	1 Set to 1				
1	1	$\frac{-}{Q}(t)$	Complement			



T latch

- ☐ Từ JK latch
- □ Nối J với K




Т	Q(t+1)					
0	Q(t) No change					
1	$\frac{\overline{Q}(t)}{Complement}$					




Mạch lật lễ (Flip-flop)

- ☐ Mạch lật kích thích bằng mức (level triggered),còn mạch lật lề kích thích bằng biên (edge triggered)
- ☐ Flip-flop D với chuyển tiếp dương:






Flip-flop D




Biểu đồ trạng thái





Flip-flop D

☐ Flip-flop D với chuyển tiếp âm





Bảng kích thích của bốn mạch lật lề

SR

Q(t)	Q(t+1)	S	R
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0

D

Q(t)	Q(t+1)	D
0	0	0
0	1	1
1	0	0
1	1	1

JK


Q(t)	Q(t+1)	$oldsymbol{J}$	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

T

Q(t)	Q(t+1)	T
0	0	0
0	1	1
1	0	1
1	1	0




Mạch tuần tự là mạch gồm các mạch lật kết nối với mạch tổ hợp.





- Ví dụ mạch tuần tự hình bên có một biến nhập x
- Một biển xuất y
- Hai mạch lật D.






- Phần mạch tổ hợp tạo ngõ nhập cho các mạch lật được mô tả qua các biểu thức Bun gọi là phương trình nhập mạch lật.
- Chúng ta sẽ theo qui ước dùng ký hiệu nhập mạch lật để ghi tên biến phương trình nhập và một chỉ số để đặt tên ký hiệu chọn làm ngõ ra của mạch lật.



Theo hình bên ta có:

$$D_A = Ax + Bx$$
 $D_B = A'x$
 $y = Ax' + Bx'$
 $(ng\tilde{o} xu\hat{a}t)$






•	g thái ện tại	Nhập		g thái É	N	Ngõ nhập vào các flip-flop			Đầu ra
A	В	X	A	В	S _A	R _A	S _B	R _B	y
0	0	0	0	0	0	X	0	X	0
0	0	1	1	1	1	0	1	0	0
0	1	0	0	1	0	X	X	0	0
0	1	1	0	0	0	X	0	1	1
1	0	0	1	0	X	0	0	X	0
1	0	1	0	1	0	1	1	0	1
1	1	0	1	1	X	0	X	0	0
1	1	1	1	0	X	0	0	1	0



- Bảng trạng thái của bất kỳ mạch tuần tự nào có được bằng cách theo trình tự như trong ví dụ trên.
- Tổng quát, một mạch tuần tự có m mạch lật, n biến nhập, và p biến xuất sẽ có m cột trạng thái hiện hành, n cột nhập, m cột trạng thái kế, và p cột xuất.



Thông tin trong bảng trạng thái có thể biểu diễn dưới dạng hình ảnh gọi là lược đồ trạng thái.






☐ Qui trình thiết kế mạch tuần tự

- Bước 1: Chuyển đặc tả mạch sang lược đồ trạng thái
- Bước 2: lược đồ trạng thái => bảng trạng thái
- Bước 3: Từ bảng trạng thái viết hàm cho các ngô nhập của Flip-flops
- Bước 4: vẽ sơ đồ mạch



- Ví dụ chúng ta sẽ thiết kế mạch tuần tự có đồng hồ đi qua một dãy trạng thái nhị phân 00, 01, 10, 11 khi ngõ nhập ngoài x có trị 1. Trạng thái mạch không đổi khi x= 0.
- Loại mạch này được gọi là mạch đếm nhị phân 2-bit vì dãy trạng thái đồng nhất với dãy số đếm hai ký số nhị phân. Ngõ nhập x là biến điều khiển thao tác đếm.







	ang thái n hành	Nh ập	Trạng thái kế		
Α	В	X	A	В	
0	0	0	0	0	
0	0	1	0	1	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	1	0	
1	0	1	1	1	
1	1	0	1	1	
1	1	1	0	0	



thá	rạng ii hiện nành	N h ậ p	Trạng thái kế		Ngõ nhập mạch lật
A	В	X	A	В	J K J K
					AABB
0	0	0	0	0	$0 \times 0 \times$
0	0	1	0	1	$0 \times 1 \times$
0	1	0	0	1	$0 \times \times 0$
0	1	1	1	0	1 x x 1
1	0	0	1	0	$\mathbf{x} \ 0 \ 0 \ \mathbf{x}$
1	0	1	1	1	x 0 1 x
1	1	0	1	1	$\mathbf{x} 0 \mathbf{x} 0$
1	1	1	0	0	x 1 x 1









Ví dụ thiết kế mạch tuần tự

□ Thiết kế mạch tuần tự dùng mạch lật SR. Khi ngõ nhập x=0, trạng thái mạch lật lề không thay đổi, ngõ xuất y=0. Khi x=1, dãy trạng thái là 11,10,01,00 và lặp lại còn ngõ xuất y sẽ có giá trị là 1 khi số bit trạng thái mạch lật lề bằng 1 là lẻ, các trường hợp còn lại thì bằng 0.