A 卷

院	系		年级		学	号		姓名		
		题号	_	=	Ξ	四	五.	六	总分	
		得分								
1.	1) it 2) it 3) ({{4{a,b} CMOS 是由	·· 句有两种 101,b = 4 ; · & },b} 日和	:; 'b0111,; 'ta; 构	青分别给 b a&b ; 成的	出下列运算 _ ; !a&&l			<u> </u>	
	c s	et_clock_la	ntency	max 0.4	[get_po 0.8 [get_o [get_cloo	orts clk] clocks clk] cks clk]	# set e # set max	xternal clo	uency 200N ock source l ternal clock	atency
2.		题(每小是 十么是同步								
2)FPGA 和 ASIC 的区别?FPGA 相比于 ASIC 有什么优势?										
	3) i	青解释版图]设计中的	物理验证	步骤里的	DRC,LVS	验证分别	是为了完	成什么样的]工作?
	4) f	十么是建立	1时间,保	持时间,	关键路径:	? 为什么要	更满足建立	工时间和伢	只持时间?	

3. 程序题(每小题 5 分, 共计 15 分)

(1) 在保证不损失精度的情况下, 下面的 WID E, WID F, WID G, WID H 最小是多少?

```
module mult 4 (A, B, C, D, E, F, G, H);
                                                      output [WID G:0] G;
parameter WID E = ;
                                                      output [WID H:0] H;
parameter WID_F = ____;
                                                      assign E = A + B;
parameter WID G = ;
                                                      assign F = A*B;
parameter WID H = ;
                                                      assign G = C + D;
input signed [3:0] A, B;
                                                      assign H = C*D;
input [4:0] C, D;
                                                    endmodule
output signed [WID E:0] E;
output signed [WID F:0] F;
```

(2) 读下面程序,说出实现的功能。

```
module decoder(a,b,c,cntl,y);
                                                         case (data in) //译码
                                                           3'b000: y=8'b1111 1110;
input a,b,c;
input [2:0] cntl;
                                                           3'b001: y=8'b1111 1101;
                                                           3'b010: y=8'b1111 1011;
output [7:0] y;
wire a,b,c;
                                                           3'b011: y=8'b1111 0111;
wire [2:0] cntl;
                                                           3'b100: y=8'b1110 1111;
reg [7:0] y;
                                                           3'b101: y=8'b1101 1111;
wire [2:0] data in;
                                                           3'b110: y=8'b1011 1111;
assign data in={c,b,a};//输入码
                                                           3'b111: y=8'b0111 1111;
always @ (data in or cntl)
                                                         endcase
if (cntl == 3'b100)
                                                      else y=8'b1111 1111; //失效
                                                   endmodule
```

(3) 请根据激励画出模块的波形(前5个ns,单位:ns)


```
module weight_decode_tb();
reg rst,clk; reg en;
initial begin
    rst = 0;clk = 0;en = 0;
    #1 rst = 1; #3    en =1; #1    en = 0;
end
always #0.5 clk = ~clk;
endmodule
```

	Ons	1ns	2ns	3ns	4ns	5ns
clk						
rst						
en						

4. 设计一个状态机,实现 111 的序列检测模块,当检测到连续 3 个或者 3 个以上的"1"时,输出为 1,其他输入为零。画出状态转移图,写出 Verilog 代码。(15 分)

5. 设计一个计数器, 0 到 12 循环累加。(15 分)

6. 图所示为 PROM 阵列结构,图片左侧已经给出了可编程与阵列的连接方式,用"·"连接,下面请在可编程或阵列中用"×"连接,实现以下逻辑功能。其中输入时 I0, I1, I2, 输出 X, Y。(10 分) 1) X = I1I2; 2) Y = I_0 I_1 I_2 + I_0 I_1 I_2.



7. 设计一个 $y = \exp(x)$ 函数的电路,输入区间范围 [-1, 1], x 的位宽 16bit, y 输出 16bit,精度 $< 10^{-2}$ 其他不作限制。写出设计思路和方法即可,不用写代码。(10 分)