## 实验5 存储器单元的设计和验证




图 存储器端口示意图


## 实验说明:

1. 存储器设计规则如下:

模块名为memory。

存储字为8bit,最高位是bit 7,最低位是bit 0。

第一个地址是0, 最后一个是31。



memory的存取为异步,通过两个信号read 和write 来控制,读写控制如下。 在write 信号的上升沿,数据总线的数据被写入由地址总线(addr)寻址的memory 单元。

在read 信号有效(为1)时,由地址总线寻址的memory 单元内容被输出到数据总线。在 read 信号无效期间,数据总线被拉为高阻。