


VLSI Practice 1 Report

2022171005 권민찬

I. Pre-Synthesis Simulation Result



ModelSim으로 진행한 시뮬레이션 결과 파형은 위와 같다. 'q_rcc'와 'q_abc'는 각각 ripple carry counter과 adder based counter의 출력값을 의미한다. 파형을 보았을 때 clock의 negedge에서 출력값이 1씩 증가하고 있음을 확인할 수 있다. 'q_rcc'의 경우 'rst_n'이 0일 때 0으로 초기화가 제대로 되지 않는다는 것을 확인할 수 있다. 이는 ripple carry counter에서 쓰이는 TFF instance의 클럭 핀에 실제 클럭이 연결되지 않고, 이전 TFF의 q값이 연결되어 있기 때문이다. 그로 인해 DFF내의 'always @(negedge clk)' 구문이 실제 클럭과는 별개로 작동하고, 클럭의 negedge에서 reset이 작동한다고 보장하지 못하게 된다.

II. Post-Synthesis Result

i. 8-bit Ripple Carry Counter

```
Number of ports:      10
Number of nets:       10
Number of cells:      8
Number of references:  8

Combinational area:   530.841614
Noncombinational area: 1327.104004
Net Interconnect area: undefined (No wire load specified)

Total cell area:      1857.945557
Total area:           undefined
1
```


위 사진은 합성된 ripple carry counter의 면적을 보여주고 있다. 조합회로의 면적은 $530.842\mu m^2$, 비조합회로의 면적은 $1327.104\mu m^2$ 인 것을 확인할 수 있다. 총 면적은 두 값의 합인 $1857.946\mu m^2$ 으로 보고되고 있다.

ii. 8-bit Adder Based Counter

ii-a. Fmax


아래의 그림은 clock period에 따른 slack 값을 나타낸 것이다. 2.0ns부터 시작해 0.1ns씩 주기를 줄여가며 Slack을 확인해 본 결과 주기가 1.5ns일 때 slack이 음수로 전환되며 타이밍 위반

이 발생한 것을 볼 수 있다. 주기를 1.6ns으로 낮출 때까지 주기는 0.1ns씩 낮아지지만 slack의 값은 큰 변화가 없는 것을 볼 수 있는데, 이것은 Design Compiler가 회로를 합성할 때 CPD를 줄이는 방향으로 최적화를 했기 때문이라고 볼 수 있다.



위 실험에서 클럭 주기가 1.6ns일 때 타이밍을 위반하지 않고, 가장 높은 클럭 주파수를 달성할 수 있음을 알 수 있다. Adder based counter의 F_{max} 는 $\frac{1}{1.6 \times 10^{-9}} = 625\text{MHz}$ 이다.

ii-b. Frequency-Area Tradeoff



위 그래프는 clock period에 따른 area의 변화를 나타낸다. Clock period가 줄수록 area는 그와 반대로 증가하는 양상을 확인할 수 있다. 따라서 회로를 제작할 때 tradeoff를 고려하여 스펙을 결정해야 할 것이다.

ii-c. Final Critical Path

아래는 1.6ns 클럭이라는 제약을 주고 회로를 합성한 결과이다. Area는 $3541.71 \mu\text{m}^2$, slack은 0으로 타이밍 조건을 충족한다는 것을 볼 수 있다. 그 아래에는 critical path flyline을 나타낸 그림이다. Adder based counter에서 critical path delay는 현재 클럭 사이클의 Q와 다음 클럭 사이클의 Q 사이에 존재하는 8-bit ripple carry adder가 결정하게 된다. 다음 negedge clk이 되기 전에 carry가 propagate하여 MSB까지 계산이 완료되어야 하기 때문이다.

```
design_vision~xg-t> report_area
```

```
*****
Report : area
Design : adder_based_counter_8bit
Version: Z-2007.03-SP4
Date   : Fri Mar 13 08:17:29 2026
*****
```

```
Library(s) Used:
```


```
lec25dsc25_SS (File: /home/admin/lib/lec25/lec25dsc25_SS.db)
```

```
Number of ports:    10
Number of nets:     27
Number of cells:    18
Number of references: 6
```

```
Combinational area: 2181,426804
Noncombinational area: 1360,280029
Net Interconnect area: undefined (No wire load specified)
```

```
Total cell area:    3541,706787
Total area:          undefined
1
```

Point	Incr	Path
clock clk' (rise edge)	0,80	0,80
clock network delay (ideal)	0,00	0,80
q_reg[3]/CLK (dffs2)	0,00	0,80 r
q_reg[3]/Q (dffs2)	0,32	1,12 f
add_9/H[3] (adder_based_counter_8bit_DW01_inc_0)	0,00	1,12 f
add_9/U40/Q (nnd2s2)	0,16	1,28 r
add_9/U60/Q (nnd2s2)	0,20	1,48 f
add_9/U62/Q (nnd2s2)	0,12	1,59 r
add_9/U61/Q (xor2s1)	0,26	1,85 f
add_9/SUM[6] (adder_based_counter_8bit_DW01_inc_0)	0,00	1,85 f
U68/Q (and2s2)	0,23	2,08 f
q_reg[6]/DIN (dffs1)	0,00	2,08 f
data arrival time		2,08
clock clk' (rise edge)	2,40	2,40
clock network delay (ideal)	0,00	2,40
q_reg[6]/CLK (dffs1)	0,00	2,40 r
library setup time	-0,32	2,08
data required time		2,08
data required time		2,08
data arrival time		-2,08
slack (MET)		0,00



III. Conclusion

이번 과제에서는 counter를 구현하기 위한 두 가지 디자인을 시뮬레이션하고 합성했다. Ripple carry counter은 LSB TFF의 출력이 MSB TFF의 클럭핀에 연결되어 있는 모습을 하고 있는데, 이 때문에 TFF의 클럭 신호에 노이즈가 생길 수 있어 특히 높은 주파수의 클럭을 사용할 경우 불안정해질 위험이 있다. 뿐만 아니라 I. Pre-Synthesis Simulation Result 항목에서 확인했듯이 디자인 특성으로 인해 reset기능이 제대로 작동하지 않는다는 것을 확인했다.

Ripple carry counter와 adder based counter을 비교했을 때 adder based counter은 8비트 카운터 값을 저장하기 위한 FF은 물론, 매번 1을 더하기 위한 8비트 가산기가 필요하기 때문에 같은 2ns 클럭에서도 ripple carry counter에 비해 면적이 50% 이상 넓은 것을 II. Post-Synthesis Result에서 확인할 수 있었다. 뿐만 아니라 8비트 덧셈의 결과가 다음 클럭 사이클 전에 준비되어야 하므로, critical path delay는 8-bit adder의 propagation delay가 대부분을 차지하고 있음을 추론해볼 수 있다.

마지막으로 클럭 주기를 다르게 하며 합성을 한 결과 adder based counter의 Fmax가 625MHz라는 것을 확인할 수 있었고, 클럭 주기와 면적은 반비례 관계에 있음을 확인할 수 있었다.